JP2001156050A - シリコンナノ構造の形成方法、シリコン量子細線配列、及びその上に基礎をおくデバイス - Google Patents
シリコンナノ構造の形成方法、シリコン量子細線配列、及びその上に基礎をおくデバイスInfo
- Publication number
- JP2001156050A JP2001156050A JP2000079824A JP2000079824A JP2001156050A JP 2001156050 A JP2001156050 A JP 2001156050A JP 2000079824 A JP2000079824 A JP 2000079824A JP 2000079824 A JP2000079824 A JP 2000079824A JP 2001156050 A JP2001156050 A JP 2001156050A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- ion
- sputtering
- forming
- undulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 121
- 239000010703 silicon Substances 0.000 title claims abstract description 121
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000002086 nanomaterial Substances 0.000 title claims abstract description 20
- 238000004544 sputter deposition Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- -1 nitrogen molecular ions Chemical class 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 230000000737 periodic effect Effects 0.000 claims description 12
- 230000035515 penetration Effects 0.000 claims description 9
- 230000005693 optoelectronics Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 26
- 239000012212 insulator Substances 0.000 abstract description 9
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 238000003491 array Methods 0.000 description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- 239000000523 sample Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000004883 computer application Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/125—Quantum wire structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Nanotechnology (AREA)
- Health & Medical Sciences (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Toxicology (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 シリコン量子細線配列のようなシリコンナノ
構造を制御可能に形成するための処理を提供する。 【解決手段】 シリコン表面は、超真空中で窒素分子イ
オンの均一流により、起伏の波窪がＳＯＩ材料のシリコ
ン−絶縁体の境界と同じ深さの周期的な波状起伏を形成
するためにスパッタされる。イオンエネルギー、前記材
料の表面へのイオン入射角、シリコン層の温度、波状起
伏の形成深さ、前記波状起伏の高さ、及びシリコンへの
イオン貫通範囲は全て、９ｎｍ〜１２０ｎｍの範囲にお
ける波状起伏の選択された波長を基準として決定され
る。突出縁を有する窒化シリコンマスクは、配列が形成
されるシリコン表面の領域を画するために用いられる。
スパッタの前に、マスク窓内のシリコン表面から不純物
が除去される。
構造を制御可能に形成するための処理を提供する。 【解決手段】 シリコン表面は、超真空中で窒素分子イ
オンの均一流により、起伏の波窪がＳＯＩ材料のシリコ
ン−絶縁体の境界と同じ深さの周期的な波状起伏を形成
するためにスパッタされる。イオンエネルギー、前記材
料の表面へのイオン入射角、シリコン層の温度、波状起
伏の形成深さ、前記波状起伏の高さ、及びシリコンへの
イオン貫通範囲は全て、９ｎｍ〜１２０ｎｍの範囲にお
ける波状起伏の選択された波長を基準として決定され
る。突出縁を有する窒化シリコンマスクは、配列が形成
されるシリコン表面の領域を画するために用いられる。
スパッタの前に、マスク窓内のシリコン表面から不純物
が除去される。
Description
【０００１】
【発明の属する技術分野】本発明は、準１次元的固体の
シリコンナノ構造の形成方法に関する。このようなナノ
構造はナノ単位の電子及び光電子製造技術の基礎を形成
し得るが、特にシリコン量子細線配列が除かれるもので
はなく、シリコンを基礎とした光電子・電子デバイスを
製造するために用いることができる。
シリコンナノ構造の形成方法に関する。このようなナノ
構造はナノ単位の電子及び光電子製造技術の基礎を形成
し得るが、特にシリコン量子細線配列が除かれるもので
はなく、シリコンを基礎とした光電子・電子デバイスを
製造するために用いることができる。
【０００２】さらに特には、本発明はイオン照射による
シリコン量子細線の形成に関し、さらに具体的には、ナ
ノ単位シリコン“量子細線”を設ける波状起伏を形成す
るために、窒素分子イオンの均一流によりＳＯＩ材料の
高純度表面をスパッタする処理に関する。量子細線配列
は、配列伝導による光電子デバイスにおける光源とし
て、またはナノ電子デバイスにおいて、すなわち電界効
果トランジスタ（ＦＥＴ）のチャネルとして用いること
ができる。
シリコン量子細線の形成に関し、さらに具体的には、ナ
ノ単位シリコン“量子細線”を設ける波状起伏を形成す
るために、窒素分子イオンの均一流によりＳＯＩ材料の
高純度表面をスパッタする処理に関する。量子細線配列
は、配列伝導による光電子デバイスにおける光源とし
て、またはナノ電子デバイスにおいて、すなわち電界効
果トランジスタ（ＦＥＴ）のチャネルとして用いること
ができる。
【０００３】酸化シリコンに１０×１５ｎｍ２の断面積
の量子細線を形成するための既知の方法は、シリコンへ
酸素の低エネルギーイオンを注入、電子ビームリソグラ
フィ及びウェット化学エッチングを行い、その後に不活
性雰囲気内での高温熱処理を行う。この結果、Ｖ字溝の
中心底において酸化シリコン内に埋め込まれたシリコン
量子細線が形成される（Y.Ishikawa, N.Shibata, F.Fuk
atsu "Fabrication of[110]‐aligned Si quantum wire
s embedded in SiO2 by low‐energy oxygenimplantati
on" Nuclear Instruments and Methods in Physics Res
earch, B,1999, v. 147, pp. 304‐309, Elsevier Scie
nce Ltd.）。 ［参考文献１］
の量子細線を形成するための既知の方法は、シリコンへ
酸素の低エネルギーイオンを注入、電子ビームリソグラ
フィ及びウェット化学エッチングを行い、その後に不活
性雰囲気内での高温熱処理を行う。この結果、Ｖ字溝の
中心底において酸化シリコン内に埋め込まれたシリコン
量子細線が形成される（Y.Ishikawa, N.Shibata, F.Fuk
atsu "Fabrication of[110]‐aligned Si quantum wire
s embedded in SiO2 by low‐energy oxygenimplantati
on" Nuclear Instruments and Methods in Physics Res
earch, B,1999, v. 147, pp. 304‐309, Elsevier Scie
nce Ltd.）。 ［参考文献１］
【０００４】この既知の方法には幾つか短所がある。シ
リコン表面にＶ字溝を形成する際に電子ビームリソグラ
フィーとウェット化学エッチングを使用することは、共
に構造の要素密度を制限し、細線歩留りを減少させる。
処理の内部制御がないことは、さらに細線歩留りを減少
させる。細線密度が低いため、隣接する細線に置かれた
パーティクルの相互作用が重要となる型であるナノ電子
デバイスを有用にすることを妨げる。
リコン表面にＶ字溝を形成する際に電子ビームリソグラ
フィーとウェット化学エッチングを使用することは、共
に構造の要素密度を制限し、細線歩留りを減少させる。
処理の内部制御がないことは、さらに細線歩留りを減少
させる。細線密度が低いため、隣接する細線に置かれた
パーティクルの相互作用が重要となる型であるナノ電子
デバイスを有用にすることを妨げる。
【０００５】本発明者らが共同著作者であった、以前に
公開された文献では、シリコン上、特にはＳＯＩ上に、
波状構造（ＷＯＳ）を形成する方法が開示されている。
この方法は、周期的な波状ナノ単位起伏（ＷＯＳ）を形
成するために、超真空中においてラスターパターンでプ
ローブ走査された窒素分子イオンにより、ＳＯＩシリコ
ン層をスパッタする処理から成る。ナノ単位起伏の波面
はイオン入射の方向に沿っている。この方法は、ＳＯＩ
絶縁層からの２次的イオン放射信号を検出し、この信号
が所定値に達した時にスパッタを終了することが含まれ
ている。この文献は、イオンエネルギーＥ、表面の法線
に対するイオン入射角θ、及びＳＯＩサンプルの温度Ｔ
に、ＷＯＳ形成が依存することも開示している。この文
献は起伏形成処理の特性も明らかにしており、すなわ
ち、ＷＯＳの急激な成長の始まりはスパッタ深さＤｍに
対応しており、ＤｍがＥ、θ、Ｔ及びＷＯＳ波長λに依
存していることを論じている。この文献はさらに、ＳＯ
Ｉシリコン厚ＤＢは、安定したＷＯＳが所望の波長で形
成されるスパッタ深さ（起伏形成深さと同等のこの深さ
を以下、ＤＦと呼ぶ）よりも小さくするべきではないこ
とを示している（V.K.Smirnov, D.S. Kibalov, S.A. Kr
ivelevich, P.A. Lepshin, E.V. Potapov, R.A. Yanko
v, W. Skorupa, V.V. Makarov, A.B. Danilin "Wave‐o
rdered structures formed on SOI wafers by reactive
ion beams"‐Nuclear Instruments andMethods in phy
sics Research B, 1999, v. 147, pp. 310‐315, Elsev
ier Science Ltd.）。 ［参考文献２］
公開された文献では、シリコン上、特にはＳＯＩ上に、
波状構造（ＷＯＳ）を形成する方法が開示されている。
この方法は、周期的な波状ナノ単位起伏（ＷＯＳ）を形
成するために、超真空中においてラスターパターンでプ
ローブ走査された窒素分子イオンにより、ＳＯＩシリコ
ン層をスパッタする処理から成る。ナノ単位起伏の波面
はイオン入射の方向に沿っている。この方法は、ＳＯＩ
絶縁層からの２次的イオン放射信号を検出し、この信号
が所定値に達した時にスパッタを終了することが含まれ
ている。この文献は、イオンエネルギーＥ、表面の法線
に対するイオン入射角θ、及びＳＯＩサンプルの温度Ｔ
に、ＷＯＳ形成が依存することも開示している。この文
献は起伏形成処理の特性も明らかにしており、すなわ
ち、ＷＯＳの急激な成長の始まりはスパッタ深さＤｍに
対応しており、ＤｍがＥ、θ、Ｔ及びＷＯＳ波長λに依
存していることを論じている。この文献はさらに、ＳＯ
Ｉシリコン厚ＤＢは、安定したＷＯＳが所望の波長で形
成されるスパッタ深さ（起伏形成深さと同等のこの深さ
を以下、ＤＦと呼ぶ）よりも小さくするべきではないこ
とを示している（V.K.Smirnov, D.S. Kibalov, S.A. Kr
ivelevich, P.A. Lepshin, E.V. Potapov, R.A. Yanko
v, W. Skorupa, V.V. Makarov, A.B. Danilin "Wave‐o
rdered structures formed on SOI wafers by reactive
ion beams"‐Nuclear Instruments andMethods in phy
sics Research B, 1999, v. 147, pp. 310‐315, Elsev
ier Science Ltd.）。 ［参考文献２］
【０００６】また、本発明者らの一人が関わった文献
は、１時間、１０００℃の温度で不活性雰囲気中におい
て、参考文献２で開示された型の材料を熱処理し、ＳＯ
Ｉ材料のシリコンと絶縁層の境界面においてＷＯＳの内
部構造を得る処理を開示している（V.K. Smirnov, A.B.
Danilin; "Nanoscale wave‐ordered structures on S
OI"‐Proceedings of the NATO Advanced Research Wor
kshop "Perspective, science and technologies for n
ovel silicon on insulator devices"/Ed By P.I.F. He
mment, 1999, Elsevier Science Ltd.）。 ［参考文献３］
は、１時間、１０００℃の温度で不活性雰囲気中におい
て、参考文献２で開示された型の材料を熱処理し、ＳＯ
Ｉ材料のシリコンと絶縁層の境界面においてＷＯＳの内
部構造を得る処理を開示している（V.K. Smirnov, A.B.
Danilin; "Nanoscale wave‐ordered structures on S
OI"‐Proceedings of the NATO Advanced Research Wor
kshop "Perspective, science and technologies for n
ovel silicon on insulator devices"/Ed By P.I.F. He
mment, 1999, Elsevier Science Ltd.）。 ［参考文献３］
【０００７】また、本発明者らの一人が関わった文献
は、窒化シリコン（Ｓｉ３Ｎ４）層厚ＤＮが、イオンエ
ネルギーＥ、表面へのイオン入射角、及び高温熱処理
（９００〜１１００℃で１時間）に依存していることを
開示している。熱処理はＤＮには全く影響を与えない
が、Ｓｉ／Ｓｉ３Ｎ４境界面の明確さを最大限なものと
する。そこに示されているように、ＤＮはシリコンへの
イオン浸透飛程Ｒに等しく、ＲはＷＯＳ形成に用いられ
るのと同じエネルギー範囲のためのＥの線形関数として
示される。この文献に開示されたデータに基づけば、Ｒ
のＥへの依存性は以下のように表わすことができる。 Ｒ（ｎｍ）＝１．５Ｅ（ｋｅＶ）＋４． （１） (V.I. Bachurin, A.B.Churilov, E.V. Potapov, V.K. S
mirnov, V.V. Makarov and A.B. Danilin; "Formation
of Thin Silicon Nitride Layers on Si by LowEnergy
N2 + Ion Bomardment" - Nuclear Instruments and Meth
ods in physicsResearch B, 1999, v. 147, pp. 316-31
9, Elsevier Science Ltd.）。 ［参考文献４］
は、窒化シリコン（Ｓｉ３Ｎ４）層厚ＤＮが、イオンエ
ネルギーＥ、表面へのイオン入射角、及び高温熱処理
（９００〜１１００℃で１時間）に依存していることを
開示している。熱処理はＤＮには全く影響を与えない
が、Ｓｉ／Ｓｉ３Ｎ４境界面の明確さを最大限なものと
する。そこに示されているように、ＤＮはシリコンへの
イオン浸透飛程Ｒに等しく、ＲはＷＯＳ形成に用いられ
るのと同じエネルギー範囲のためのＥの線形関数として
示される。この文献に開示されたデータに基づけば、Ｒ
のＥへの依存性は以下のように表わすことができる。 Ｒ（ｎｍ）＝１．５Ｅ（ｋｅＶ）＋４． （１） (V.I. Bachurin, A.B.Churilov, E.V. Potapov, V.K. S
mirnov, V.V. Makarov and A.B. Danilin; "Formation
of Thin Silicon Nitride Layers on Si by LowEnergy
N2 + Ion Bomardment" - Nuclear Instruments and Meth
ods in physicsResearch B, 1999, v. 147, pp. 316-31
9, Elsevier Science Ltd.）。 ［参考文献４］
【０００８】上記文献、参考文献２、参考文献３及び参
考文献４は組合わせてシリコン量子細線配列の形成のた
めの基本方法を開示している。分離された細線を用いる
ことと比較すると、シリコン量子細線配列を用いること
の原理的な優位性は、ナノ電子デバイス及びナノ光電子
デバイスにおいては、第１にデバイス歩留りが増大する
ことにあり、また電流特性の信号／雑音比が向上するこ
とにあり、さらに隣接する量子細線についたパーティク
ルの相互作用により配列基礎のデバイスにおける新しい
特性の可能性を与えることにもある。
考文献４は組合わせてシリコン量子細線配列の形成のた
めの基本方法を開示している。分離された細線を用いる
ことと比較すると、シリコン量子細線配列を用いること
の原理的な優位性は、ナノ電子デバイス及びナノ光電子
デバイスにおいては、第１にデバイス歩留りが増大する
ことにあり、また電流特性の信号／雑音比が向上するこ
とにあり、さらに隣接する量子細線についたパーティク
ルの相互作用により配列基礎のデバイスにおける新しい
特性の可能性を与えることにもある。
【０００９】参考文献２、参考文献３及び参考文献４で
開示されたような基本方法には、いくつかの短所があ
る。参考文献２は、スパッタ深さがＤｍからＤＦへと増
加するにつれてＷＯＳ波長λは変化するか否か、あるい
はＤｍとＤＦの間に相互関係があるか否かという問題は
扱っていない。本発明では、処理の特性は、参考文献２
で開示されたような深さＤｍよりもむしろ深さＤＦにお
ける加工が進んだ最終のＷＯＳ構造に関連していると認
識している。加えて、文献２では（Ｅ，θ）平面におい
てＷＯＳ形成が生じる領域の限界が存在するか否かの問
題も扱っていない。
開示されたような基本方法には、いくつかの短所があ
る。参考文献２は、スパッタ深さがＤｍからＤＦへと増
加するにつれてＷＯＳ波長λは変化するか否か、あるい
はＤｍとＤＦの間に相互関係があるか否かという問題は
扱っていない。本発明では、処理の特性は、参考文献２
で開示されたような深さＤｍよりもむしろ深さＤＦにお
ける加工が進んだ最終のＷＯＳ構造に関連していると認
識している。加えて、文献２では（Ｅ，θ）平面におい
てＷＯＳ形成が生じる領域の限界が存在するか否かの問
題も扱っていない。
【００１０】参考文献２、参考文献３及び参考文献４で
開示された研究のこのような限界は、ＳＯＩシリコン層
の所望厚は、これらの文献で論じられたような種々のパ
ラメータ間の関係からは一般的に予め計算することがで
きない事を意味する。加えて、スパッタ工程を制御する
ための必須パラメータ（イオンエネルギーＥ、イオン入
射角θ、及びＳＯＩ温度Ｔ）は予め計算することができ
ない。さらに、ＳＯＩに形成されたＷＯＳの隣接するシ
リコン細線の絶縁のため、ＷＯＳ起伏の谷を、ＳＯＩシ
リコン層とＳＯＩ絶縁層の間の境界と正確に一致させる
ことを確実にすることが重要である。参考文献２は、２
次的イオン放射信号をスパッタ工程を中止するための基
準として用いることが開示されているが、シリコン細線
の絶縁に対応する信号の値を予め計算するいかなる方法
も開示していない。
開示された研究のこのような限界は、ＳＯＩシリコン層
の所望厚は、これらの文献で論じられたような種々のパ
ラメータ間の関係からは一般的に予め計算することがで
きない事を意味する。加えて、スパッタ工程を制御する
ための必須パラメータ（イオンエネルギーＥ、イオン入
射角θ、及びＳＯＩ温度Ｔ）は予め計算することができ
ない。さらに、ＳＯＩに形成されたＷＯＳの隣接するシ
リコン細線の絶縁のため、ＷＯＳ起伏の谷を、ＳＯＩシ
リコン層とＳＯＩ絶縁層の間の境界と正確に一致させる
ことを確実にすることが重要である。参考文献２は、２
次的イオン放射信号をスパッタ工程を中止するための基
準として用いることが開示されているが、シリコン細線
の絶縁に対応する信号の値を予め計算するいかなる方法
も開示していない。
【００１１】すなわち、以前に公開された研究では、絶
縁されたシリコン細線の配列を形成するために、ＷＯＳ
の谷がＳＯＩのシリコン−絶縁体の境界に一致するよう
に確実にＷＯＳを形成することができる一般的な方法は
開示されていない。
縁されたシリコン細線の配列を形成するために、ＷＯＳ
の谷がＳＯＩのシリコン−絶縁体の境界に一致するよう
に確実にＷＯＳを形成することができる一般的な方法は
開示されていない。
【００１２】加えて、シリコン基礎のナノ電子技術及び
ナノ光電子技術を組合わせてこのような処理を行う実際
的な目的のために、実用的な構造を得るためには、例え
ば配列により接続された２つの絶縁されたシリコンパッ
ドを形成するためには、表面の特定された微小領域上に
ナノ構造配列を確実に形成する必要がある。しかし以前
に公開された研究は、リソグラフィーのような技術はこ
の目的のために使用できるのか、もしそうなら何らかの
マスク層、もしあるのであれば、を使うことができるの
か、という問題は取り扱っていない。
ナノ光電子技術を組合わせてこのような処理を行う実際
的な目的のために、実用的な構造を得るためには、例え
ば配列により接続された２つの絶縁されたシリコンパッ
ドを形成するためには、表面の特定された微小領域上に
ナノ構造配列を確実に形成する必要がある。しかし以前
に公開された研究は、リソグラフィーのような技術はこ
の目的のために使用できるのか、もしそうなら何らかの
マスク層、もしあるのであれば、を使うことができるの
か、という問題は取り扱っていない。
【００１３】本発明者らはまた、ＷＯＳ形成工程は、Ｓ
ＯＩ表面の不純物の存在に極めて影響されやすく、特に
ＷＯＳ起伏の平坦度を悪化させる酸化シリコンの存在に
極めて影響されやすいことを解明した。
ＯＩ表面の不純物の存在に極めて影響されやすく、特に
ＷＯＳ起伏の平坦度を悪化させる酸化シリコンの存在に
極めて影響されやすいことを解明した。
【００１４】前記短所の全ては、実際上ではＷＯＳ形成
工程の制御性への諸々に関連している。
工程の制御性への諸々に関連している。
【００１５】ナノ電子デバイスはシリコンチャネルによ
り接続される直径２０−ｎｍのパッド（いわゆる「量子
ドット」）、パッドの表面とチャネルを覆う４０−ｎｍ
厚の絶縁層、及び絶縁層の表面に位置する電極を有する
ことが知られている。シリコン接触パッド及びチャネル
はＳＯＩ材料のシリコン層に形成される（E. Leobandun
g, L. Guo, Y. Wang, S.Chou "Observation of quantum
effects and Coulombblockade in silicon quantum‐d
ot transistors at temperature over 100K"Applied Ph
ysics Letters, v. 67, No7 ,1995, pp. 938‐940, Ame
rican Institute of Physics, 1995）。 ［参考文献５］
り接続される直径２０−ｎｍのパッド（いわゆる「量子
ドット」）、パッドの表面とチャネルを覆う４０−ｎｍ
厚の絶縁層、及び絶縁層の表面に位置する電極を有する
ことが知られている。シリコン接触パッド及びチャネル
はＳＯＩ材料のシリコン層に形成される（E. Leobandun
g, L. Guo, Y. Wang, S.Chou "Observation of quantum
effects and Coulombblockade in silicon quantum‐d
ot transistors at temperature over 100K"Applied Ph
ysics Letters, v. 67, No7 ,1995, pp. 938‐940, Ame
rican Institute of Physics, 1995）。 ［参考文献５］
【００１６】この既知のデバイスの短所はチャネル配列
がないことと、寸法の小さいデバイスはマイクロ−リソ
グラフィー技術の限界に近づくため、例えば作業結果の
反復性が低いために、デバイス歩留りが低いことにあ
る。
がないことと、寸法の小さいデバイスはマイクロ−リソ
グラフィー技術の限界に近づくため、例えば作業結果の
反復性が低いために、デバイス歩留りが低いことにあ
る。
【００１７】もう１つのデバイスとして、８６×１００
ｎｍ２長方形シリコンであり、７つのシリコン線形チャ
ネルに接続されたシリコンパッドを有する量子細線を基
礎としたＦＥＴがある。シリコンチャネルは３０ｎｍ厚
の酸化シリコン膜に覆われている。１つの電極がこれら
のチャネル群の上に配置されている。このデバイスはＳ
ＯＩ材料を用いて作られている（J.P. Colinge, X. Bai
e, V. Bayot, E. Grivei "A silicon‐On‐Insulator Q
uantum Wire" ‐ Solid‐ State Electronics,Vol. 39,
No 1, 1996, pp. 49‐51, Elsevier Science Ltd 199
6）。 ［参考文献６］
ｎｍ２長方形シリコンであり、７つのシリコン線形チャ
ネルに接続されたシリコンパッドを有する量子細線を基
礎としたＦＥＴがある。シリコンチャネルは３０ｎｍ厚
の酸化シリコン膜に覆われている。１つの電極がこれら
のチャネル群の上に配置されている。このデバイスはＳ
ＯＩ材料を用いて作られている（J.P. Colinge, X. Bai
e, V. Bayot, E. Grivei "A silicon‐On‐Insulator Q
uantum Wire" ‐ Solid‐ State Electronics,Vol. 39,
No 1, 1996, pp. 49‐51, Elsevier Science Ltd 199
6）。 ［参考文献６］
【００１８】この既知のデバイスの短所は、デバイス作
製のために用いられる既知のリソグラフィー法の限界の
ため、チャネルのサイズと同じ間隔でシリコンチャネル
を形成することができないことにある。
製のために用いられる既知のリソグラフィー法の限界の
ため、チャネルのサイズと同じ間隔でシリコンチャネル
を形成することができないことにある。
【００１９】
【発明が解決しようとする課題】前記、種々の文献は、
個々の実験的な事例において、いかにしてシリコン量子
細線配列を製造することができるかを示している。しか
し、いずれも、各々の実験的工程を所定のサイズで量子
細線がつくられるようにいかにして一般化するかの問
題、あるいはいかにして効果的な処理制御をおこなうか
の問題は取り扱っていない。加えて、シリコン量子細線
配列を実用的なデバイスに集積すること、例えばＦＥＴ
においてチャネル配列を形成するために集積することへ
の要求がある。
個々の実験的な事例において、いかにしてシリコン量子
細線配列を製造することができるかを示している。しか
し、いずれも、各々の実験的工程を所定のサイズで量子
細線がつくられるようにいかにして一般化するかの問
題、あるいはいかにして効果的な処理制御をおこなうか
の問題は取り扱っていない。加えて、シリコン量子細線
配列を実用的なデバイスに集積すること、例えばＦＥＴ
においてチャネル配列を形成するために集積することへ
の要求がある。
【００２０】
【課題を解決するための手段】本発明の第１の態様にお
いては、周期的波状起伏を形成するため超真空中で窒素
分子イオンの均一流によりシリコン表面をスパッタし、
前記起伏の波面はイオン入射面の方向であるシリコンナ
ノ構造の形成方法において、スパッタをする前に、所望
の周期的波状起伏の波長を９ｎｍ〜１２０ｎｍの範囲で
選択し、前記選択された波長に基づいて、イオンエネル
ギー、前記材料表面へのイオン入射角、前記シリコン温
度、前記周期的波状起伏の形成深さ、周期的波状起伏の
高さ及びシリコンへのイオン浸透飛程の全てを決定する
ことを特徴とするシリコンナノ構造の形成方法が提供さ
れる（請求項１）。
いては、周期的波状起伏を形成するため超真空中で窒素
分子イオンの均一流によりシリコン表面をスパッタし、
前記起伏の波面はイオン入射面の方向であるシリコンナ
ノ構造の形成方法において、スパッタをする前に、所望
の周期的波状起伏の波長を９ｎｍ〜１２０ｎｍの範囲で
選択し、前記選択された波長に基づいて、イオンエネル
ギー、前記材料表面へのイオン入射角、前記シリコン温
度、前記周期的波状起伏の形成深さ、周期的波状起伏の
高さ及びシリコンへのイオン浸透飛程の全てを決定する
ことを特徴とするシリコンナノ構造の形成方法が提供さ
れる（請求項１）。
【００２１】好ましくは、前記イオンエネルギー、前記
イオン入射角、前記シリコン温度、前記形成深さ及び前
記波状起伏の高さは、前記周期的波状起伏の波長に対し
ての前記イオンエネルギー、前記イオン入射角、前記シ
リコン温度、前記形成深さ及び前記波状起伏の高さに関
するあらかじめ得られた実験的データに基づき決定さ
れ、前記イオン浸透飛程は前記イオンエネルギーから決
定される（請求項２）。
イオン入射角、前記シリコン温度、前記形成深さ及び前
記波状起伏の高さは、前記周期的波状起伏の波長に対し
ての前記イオンエネルギー、前記イオン入射角、前記シ
リコン温度、前記形成深さ及び前記波状起伏の高さに関
するあらかじめ得られた実験的データに基づき決定さ
れ、前記イオン浸透飛程は前記イオンエネルギーから決
定される（請求項２）。
【００２２】好ましくは、この方法はさらに、スパッタ
をする前にスパッタ領域上の前記シリコン表面に突出し
た縁の窓を有する窒化シリコンマスクを配置する工程を
含み、前記窓を通して前記シリコン表面をスパッタする
（請求項３）。
をする前にスパッタ領域上の前記シリコン表面に突出し
た縁の窓を有する窒化シリコンマスクを配置する工程を
含み、前記窓を通して前記シリコン表面をスパッタする
（請求項３）。
【００２３】好ましくは、この方法はさらに、スパッタ
をする前に、前記波状起伏が形成されるシリコン層の表
面から不純物を除去する工程を含む（請求項４）。
をする前に、前記波状起伏が形成されるシリコン層の表
面から不純物を除去する工程を含む（請求項４）。
【００２４】好ましくは、この方法はさらに、スパッタ
をした後に、不活性雰囲気中で前記起伏がある材料を熱
処理する（請求項５）。好ましくは、材料は少なくとも
１時間、１０００〜１２００℃の間の温度で熱処理され
る（請求項６）。
をした後に、不活性雰囲気中で前記起伏がある材料を熱
処理する（請求項５）。好ましくは、材料は少なくとも
１時間、１０００〜１２００℃の間の温度で熱処理され
る（請求項６）。
【００２５】本発明の好ましい実施態様において、前記
シリコンナノ構造はシリコン量子細線配列から成り、前
記シリコンはＳＯＩ材料のシリコン層から成り、この方
法はさらに、前記シリコン層の厚さが、前記波状起伏の
形成深さ、前記波状起伏の高さ、及び前記イオン浸透飛
程の合計よりも大きくなるように選択することを含む
（請求項７）。
シリコンナノ構造はシリコン量子細線配列から成り、前
記シリコンはＳＯＩ材料のシリコン層から成り、この方
法はさらに、前記シリコン層の厚さが、前記波状起伏の
形成深さ、前記波状起伏の高さ、及び前記イオン浸透飛
程の合計よりも大きくなるように選択することを含む
（請求項７）。
【００２６】好ましくは、この方法はさらに、スパッタ
中に、前記ＳＯＩ材料の絶縁層からの２次的イオン放射
信号を検出し、検出された信号値が所定のしきい値に達
した時にスパッタを終了することを含む（請求項８）。
中に、前記ＳＯＩ材料の絶縁層からの２次的イオン放射
信号を検出し、検出された信号値が所定のしきい値に達
した時にスパッタを終了することを含む（請求項８）。
【００２７】好ましくは、前記２次的イオン放射信号の
しきい値は、信号の雑音要素のピーク−トゥ−ピーク高
さと等しい量による平均背景値を超える値である（請求
項９）。
しきい値は、信号の雑音要素のピーク−トゥ−ピーク高
さと等しい量による平均背景値を超える値である（請求
項９）。
【００２８】本発明のさらなる態様において、前記シリ
コン量子細線配列により接続されたシリコンパッド、前
記シリコン量子細線配列上に配置された絶縁層、及び前
記絶縁体上に配置された電極から成るデバイス（請求項
１２）のような、本発明の第１の態様の方法により形成
された量子細線配列を有する光電子デバイス（請求項１
０）及び電子デバイス（請求項１１）が提供される。
コン量子細線配列により接続されたシリコンパッド、前
記シリコン量子細線配列上に配置された絶縁層、及び前
記絶縁体上に配置された電極から成るデバイス（請求項
１２）のような、本発明の第１の態様の方法により形成
された量子細線配列を有する光電子デバイス（請求項１
０）及び電子デバイス（請求項１１）が提供される。
【００２９】この方法を実施する装置は、超高真空チャ
ンバ、サンプル導入部品、イオンエネルギーを調整でき
サンプル表面上に位置するイオンプローブがあるイオン
マイクロビームコラム、電子銃、位置決め、傾斜、回転
機能及びサンプル温度を変化及び制御する手段を有する
サンプルホルダー、２次的電子検出器、及び２次的イオ
ン質量分析器から成る。
ンバ、サンプル導入部品、イオンエネルギーを調整でき
サンプル表面上に位置するイオンプローブがあるイオン
マイクロビームコラム、電子銃、位置決め、傾斜、回転
機能及びサンプル温度を変化及び制御する手段を有する
サンプルホルダー、２次的電子検出器、及び２次的イオ
ン質量分析器から成る。
【００３０】本発明は、１つのパラメータ、すなわち工
程の間連するパラメータの全てを決定する所望の配列間
隔（波長）に基づいた工程の制御性を提供することによ
り、先行技術の短所を克服する。
程の間連するパラメータの全てを決定する所望の配列間
隔（波長）に基づいた工程の制御性を提供することによ
り、先行技術の短所を克服する。
【００３１】
【発明の実施の形態】これより本発明の実施の態様を添
付の図面を参照しつつ単に一例として示す。図を参照す
ると、図１（Ａ）は本発明において用いられる最初のＳ
ＯＩ構造の一例を示しており、このＳＯＩ構造はシリコ
ン基板５、酸化シリコン絶縁層４、量子細線が形成され
るシリコン層３、シリコン層３の上面に形成される薄い
酸化シリコン層２、及び薄い酸化シリコン層２の上面に
形成される窒化シリコンマスク層１から成る。図１
（Ｂ）は本発明におけるスパッタ後の構造を示してお
り、この構造はシリコン基板５及び図１（Ａ）の酸化シ
リコン絶縁層４から成り、図１（Ａ）のシリコン層３は
スパッタにより修正加工されており、図１（Ａ）のマス
ク層１により被覆された領域のシリコン層６と、マスク
層１により露出されたままの領域のスパッタ処理により
形成されたシリコンナノ配列７とが残っている。矢印は
スパッタ中のＮ２ ＋イオン流の方向を示す。
付の図面を参照しつつ単に一例として示す。図を参照す
ると、図１（Ａ）は本発明において用いられる最初のＳ
ＯＩ構造の一例を示しており、このＳＯＩ構造はシリコ
ン基板５、酸化シリコン絶縁層４、量子細線が形成され
るシリコン層３、シリコン層３の上面に形成される薄い
酸化シリコン層２、及び薄い酸化シリコン層２の上面に
形成される窒化シリコンマスク層１から成る。図１
（Ｂ）は本発明におけるスパッタ後の構造を示してお
り、この構造はシリコン基板５及び図１（Ａ）の酸化シ
リコン絶縁層４から成り、図１（Ａ）のシリコン層３は
スパッタにより修正加工されており、図１（Ａ）のマス
ク層１により被覆された領域のシリコン層６と、マスク
層１により露出されたままの領域のスパッタ処理により
形成されたシリコンナノ配列７とが残っている。矢印は
スパッタ中のＮ２ ＋イオン流の方向を示す。
【００３２】ＷＯＳを形成するための基本のスパッタ処
理は参考文献２に記載されている。その記載では、集束
されたイオンビームはＳＯＩ材料の表面を横切りラスタ
スキャンされる。
理は参考文献２に記載されている。その記載では、集束
されたイオンビームはＳＯＩ材料の表面を横切りラスタ
スキャンされる。
【００３３】図１（Ｄ）は、本発明のスパッタ処理によ
り形成されたシリコンナノ構造配列の断面の一例を図示
し、それはアモルファス窒化シリコンの領域８、アモル
ファスシリコン及び窒化シリコンの混在領域９、酸窒化
シリコンの領域１０、及び結晶シリコン１２の領域を有
している。
り形成されたシリコンナノ構造配列の断面の一例を図示
し、それはアモルファス窒化シリコンの領域８、アモル
ファスシリコン及び窒化シリコンの混在領域９、酸窒化
シリコンの領域１０、及び結晶シリコン１２の領域を有
している。
【００３４】ＳＯＩ材料、ＷＯＳ構造、及びＷＯＳ形成
処理に関連する以下のパラメータは、図１に図示されて
いるように、ここに引用される。ＤＢはＳＯＩ材料のシ
リコン層３の最初の厚さである。ＤＦは起伏形成深さで
ある（例えば、“スパッタ深さ”が元のシリコン表面か
らＷＯＳの頂上までの垂直距離である場合おいて、安定
したＷＯＳを得るために、シリコン層３の元の表面から
ＷＯＳの波の波頭へとスパッタによって取り除かれた材
料の最小の深さ）。Ｈは安定したＷＯＳ起伏の高さ、例
えば、波頭と最も近い波窪の間の垂直距離である（波の
振幅の倍）。Ｒは任意のイオンエネルギーによるシリコ
ンへのイオン浸透飛程である。
処理に関連する以下のパラメータは、図１に図示されて
いるように、ここに引用される。ＤＢはＳＯＩ材料のシ
リコン層３の最初の厚さである。ＤＦは起伏形成深さで
ある（例えば、“スパッタ深さ”が元のシリコン表面か
らＷＯＳの頂上までの垂直距離である場合おいて、安定
したＷＯＳを得るために、シリコン層３の元の表面から
ＷＯＳの波の波頭へとスパッタによって取り除かれた材
料の最小の深さ）。Ｈは安定したＷＯＳ起伏の高さ、例
えば、波頭と最も近い波窪の間の垂直距離である（波の
振幅の倍）。Ｒは任意のイオンエネルギーによるシリコ
ンへのイオン浸透飛程である。
【００３５】本発明は特に、所定のパラメータにおい
て、確実に要求されるシリコンナノ構造を形成すること
ができるスパッタ処理の制御に関する。また、本発明者
らによるＷＯＳ形成処理の研究は以下の結論を導き出し
た。 （ａ） ＷＯＳ波長λは、スパッタ深さＤｍにおけるＷ
ＯＳの形成の最初の始まりからスパッタ深さＤＦ（起伏
形成深さ）におけるＷＯＳの安定化に至るまでの間を通
して、そしてその後にＤＦの値の数倍の深さに至るまで
スパッタを継続した場合でも、一定のままである。 （ｂ） 起伏の高さは、深さＤｍから深さＤＦへと線形
的に時間とともに増加し、深さＤＦでの値Ｈに達する
と、その後のスパッタ継続下において一定のままにな
る。すなわち、ＷＯＳの形状及び寸法は、ＤＦを超えて
のスパッタ継続下において実質的に一定のままである
が、ＳＯＩ材料上のＷＯＳの位置はイオン入射の方向と
は反対の方向に遷移する（図１（Ｄ）の破線１３は、ス
パッタ深さがＤ Ｆと等しくなった時点のＷＯＳの位置を
図示しており、一方、主線図はスパッタを中止した後の
より遅い時期における構造を図示している）。 （ｃ） ＤＦはＤｍと下式による関係がある。 ＤＦ＝１．５Ｄｍ （１） （ｄ） ＤＦはＷＯＳ波長λと９ｎｍ〜１２０ｎｍの範
囲のλについて下式による関係がある。 ＤＦ（ｎｍ）＝１．３１６（λ（ｎｍ）−９） （２） （ｅ） Ｈはλに比例しており、この比例性はイオンビ
ームの入射の角度θとともに変化する。例えば、 θ＝４１°についてＨ＝０．２６λ θ＝４３°についてＨ＝０．２５λ θ＝４５°についてＨ＝０．２３λ θ＝５５°についてＨ＝０．２２λ θ＝５８°についてＨ＝０．２２λ （３） （ｆ） シリコン表面のイオンがスパッタされた領域か
らの“真の”２次的電子放射の挙動は、スパッタ深さＤ
ｍにおけるＷＯＳの外観及びスパッタ深さＤＦにおける
安定化されたＷＯＳの形成を反映している。放射の増加
の始まりは深さＤｍに対応している。放射の飽和の始ま
りはスパッタ深さＤＦに対応している。
て、確実に要求されるシリコンナノ構造を形成すること
ができるスパッタ処理の制御に関する。また、本発明者
らによるＷＯＳ形成処理の研究は以下の結論を導き出し
た。 （ａ） ＷＯＳ波長λは、スパッタ深さＤｍにおけるＷ
ＯＳの形成の最初の始まりからスパッタ深さＤＦ（起伏
形成深さ）におけるＷＯＳの安定化に至るまでの間を通
して、そしてその後にＤＦの値の数倍の深さに至るまで
スパッタを継続した場合でも、一定のままである。 （ｂ） 起伏の高さは、深さＤｍから深さＤＦへと線形
的に時間とともに増加し、深さＤＦでの値Ｈに達する
と、その後のスパッタ継続下において一定のままにな
る。すなわち、ＷＯＳの形状及び寸法は、ＤＦを超えて
のスパッタ継続下において実質的に一定のままである
が、ＳＯＩ材料上のＷＯＳの位置はイオン入射の方向と
は反対の方向に遷移する（図１（Ｄ）の破線１３は、ス
パッタ深さがＤ Ｆと等しくなった時点のＷＯＳの位置を
図示しており、一方、主線図はスパッタを中止した後の
より遅い時期における構造を図示している）。 （ｃ） ＤＦはＤｍと下式による関係がある。 ＤＦ＝１．５Ｄｍ （１） （ｄ） ＤＦはＷＯＳ波長λと９ｎｍ〜１２０ｎｍの範
囲のλについて下式による関係がある。 ＤＦ（ｎｍ）＝１．３１６（λ（ｎｍ）−９） （２） （ｅ） Ｈはλに比例しており、この比例性はイオンビ
ームの入射の角度θとともに変化する。例えば、 θ＝４１°についてＨ＝０．２６λ θ＝４３°についてＨ＝０．２５λ θ＝４５°についてＨ＝０．２３λ θ＝５５°についてＨ＝０．２２λ θ＝５８°についてＨ＝０．２２λ （３） （ｆ） シリコン表面のイオンがスパッタされた領域か
らの“真の”２次的電子放射の挙動は、スパッタ深さＤ
ｍにおけるＷＯＳの外観及びスパッタ深さＤＦにおける
安定化されたＷＯＳの形成を反映している。放射の増加
の始まりは深さＤｍに対応している。放射の飽和の始ま
りはスパッタ深さＤＦに対応している。
【００３６】この研究により、λが、イオンビームエネ
ルギーＥ、イオンビーム入射角θ及びＳＯＩ材料の温度
Ｔ（あるいは、より具体的には、ＳＯＩシリコン層の温
度）に依存するという挙動も明確となった。図１（Ｅ）
は、室温においてどのようにλがＥ及びθとともに変化
するかを示すデータを図示する。曲線１５はＷＯＳ形成
が生じる領域の限界を定めている。曲線１５、１６及び
１２０は、式（２）によるλとＤＦとの間の線形関係に
関して波状起伏がより一定の構造を有するＷＯＳ領域の
部分を限定する。図１（Ｆ）は、Ｅ及びθの異なる値に
ついて、Ｔとともにλがどのように変化するかを図示し
ている。曲線２２は、Ｅ＝９ｋｅＶ、θ＝４５°に対応
している。曲線２４は、Ｅ＝５ｋｅＶ、θ＝４５°に対
応している。曲線２６は、Ｅ＝９ｋｅＶ、θ＝５５°に
対応している。
ルギーＥ、イオンビーム入射角θ及びＳＯＩ材料の温度
Ｔ（あるいは、より具体的には、ＳＯＩシリコン層の温
度）に依存するという挙動も明確となった。図１（Ｅ）
は、室温においてどのようにλがＥ及びθとともに変化
するかを示すデータを図示する。曲線１５はＷＯＳ形成
が生じる領域の限界を定めている。曲線１５、１６及び
１２０は、式（２）によるλとＤＦとの間の線形関係に
関して波状起伏がより一定の構造を有するＷＯＳ領域の
部分を限定する。図１（Ｆ）は、Ｅ及びθの異なる値に
ついて、Ｔとともにλがどのように変化するかを図示し
ている。曲線２２は、Ｅ＝９ｋｅＶ、θ＝４５°に対応
している。曲線２４は、Ｅ＝５ｋｅＶ、θ＝４５°に対
応している。曲線２６は、Ｅ＝９ｋｅＶ、θ＝５５°に
対応している。
【００３７】これらのデータから、室温においては、λ
は３０ｎｍから１２０ｎｍの値の実用的な範囲内で変化
し得るように見える。サンプルの温度を室温から５５０
Ｋに変化させても顕著な効果はない。サンプルを５５０
Ｋから８５０Ｋまで熱すると、室温においての相当する
値と比較すると３．３の係数によりλの値は減少する。
は３０ｎｍから１２０ｎｍの値の実用的な範囲内で変化
し得るように見える。サンプルの温度を室温から５５０
Ｋに変化させても顕著な効果はない。サンプルを５５０
Ｋから８５０Ｋまで熱すると、室温においての相当する
値と比較すると３．３の係数によりλの値は減少する。
【００３８】発明者はまた、任意のＷＯＳについて要求
されるＳＯＩ材料のシリコン層３の深さＤＢが下式によ
って表わされることを解明した。 ＤＢ＞ＤＦ＋Ｈ＋Ｒ （４）
されるＳＯＩ材料のシリコン層３の深さＤＢが下式によ
って表わされることを解明した。 ＤＢ＞ＤＦ＋Ｈ＋Ｒ （４）
【００３９】深さＤＢ＝ＤＦ＋Ｈが、安定したＷＯＳが
形成されるために十分であることは判る。しかし本発明
者らは、スパッタ処理および／またはその後のスパッタ
された生産物を高温熱処理することにより、互いに絶縁
された量子シリコン細線を確実に形成することを確保す
るために最小深さＤＢを計算する際には、イオン浸透飛
程Ｒを計算に入れることが重要であることを発見した。
形成されるために十分であることは判る。しかし本発明
者らは、スパッタ処理および／またはその後のスパッタ
された生産物を高温熱処理することにより、互いに絶縁
された量子シリコン細線を確実に形成することを確保す
るために最小深さＤＢを計算する際には、イオン浸透飛
程Ｒを計算に入れることが重要であることを発見した。
【００４０】発明者らの研究は、ＷＯＳの波窪がＳＯＩ
材料のシリコン−絶縁体の境界からおよそＲの距離に達
した時に、ＳＯＩ絶縁体からイオンの２次的放射は始ま
ることを確認した（埋め込まれた境界を予め検出するこ
の効果は、スパッタ深さ切削の分野においてすでに知ら
れている）。
材料のシリコン−絶縁体の境界からおよそＲの距離に達
した時に、ＳＯＩ絶縁体からイオンの２次的放射は始ま
ることを確認した（埋め込まれた境界を予め検出するこ
の効果は、スパッタ深さ切削の分野においてすでに知ら
れている）。
【００４１】これらの観測は、ＷＯＳ波長λの所定値に
基づいて所望のシリコンナノ構造の形成を制御するため
の基準を提供する。
基づいて所望のシリコンナノ構造の形成を制御するため
の基準を提供する。
【００４２】図１（Ｅ）において図示されたデータは、
室温における３０ｎｍから１２０ｎｍの範囲のλの所望
の値についてＥ及びθを決めることができ、３０ｎｍは
室温において得ることができる最小λである（Ｅ＝２ｋ
ｅＶ及びθ＝５８°）。λのより小さな値は、図１
（Ｆ）に示すように、５５０Ｋ以上にＳＯＩ材料を熱す
ることにより得ることができる。
室温における３０ｎｍから１２０ｎｍの範囲のλの所望
の値についてＥ及びθを決めることができ、３０ｎｍは
室温において得ることができる最小λである（Ｅ＝２ｋ
ｅＶ及びθ＝５８°）。λのより小さな値は、図１
（Ｆ）に示すように、５５０Ｋ以上にＳＯＩ材料を熱す
ることにより得ることができる。
【００４３】したがって、λの選択された値、Ｅの適当
な値について、θ及びＴが決定される。イオン浸透飛程
及び形成深さＤＦは、式（１）及び式（２）及び実験デ
ータ（３）により計算され、ＳＯＩシリコン層の所望の
深さＤＦは式（４）により計算される。
な値について、θ及びＴが決定される。イオン浸透飛程
及び形成深さＤＦは、式（１）及び式（２）及び実験デ
ータ（３）により計算され、ＳＯＩシリコン層の所望の
深さＤＦは式（４）により計算される。
【００４４】例えば、もし３０ｎｍの細線間隔（λ）の
シリコン量子細線を製造することが所望される場合、図
１（Ｅ）からλ＝３０ｎｍについてのＥ＝２ｋｅＶ及び
θ＝５８°を決定することができる（推定により）。こ
れらの値から、Ｒ＝７ｎｍ、Ｈ＝６．６ｎｍ、ＤＦ＝２
７．６ｎｍ、またそれからＤＢ＝４１．２ｎｍを決定す
ることができる。
シリコン量子細線を製造することが所望される場合、図
１（Ｅ）からλ＝３０ｎｍについてのＥ＝２ｋｅＶ及び
θ＝５８°を決定することができる（推定により）。こ
れらの値から、Ｒ＝７ｎｍ、Ｈ＝６．６ｎｍ、ＤＦ＝２
７．６ｎｍ、またそれからＤＢ＝４１．２ｎｍを決定す
ることができる。
【００４５】更なる例では、もし９ｎｍの細線間隔
（λ）のシリコン量子細線を製造することが所望される
場合、サンプルはλにおける３．３の折線減少を得るた
めに加熱されるべきであり、それにより室温におけるλ
＝３０ｎｍに８５０Ｋにおけるλ＝９ｎｍが対応する。
図１（Ｅ）から８５０Ｋにおけるλ＝９ｎｍについての
Ｅ＝２ｋｅＶ及びθ＝５８°を決定することができる
（推定により）。これらの値から、Ｒ＝７ｎｍ、Ｈ＝
１．９８ｎｍ、ＤＦ＝０ｎｍ、またそれからＤＢ＝８．
９８ｎｍを決定することができる。
（λ）のシリコン量子細線を製造することが所望される
場合、サンプルはλにおける３．３の折線減少を得るた
めに加熱されるべきであり、それにより室温におけるλ
＝３０ｎｍに８５０Ｋにおけるλ＝９ｎｍが対応する。
図１（Ｅ）から８５０Ｋにおけるλ＝９ｎｍについての
Ｅ＝２ｋｅＶ及びθ＝５８°を決定することができる
（推定により）。これらの値から、Ｒ＝７ｎｍ、Ｈ＝
１．９８ｎｍ、ＤＦ＝０ｎｍ、またそれからＤＢ＝８．
９８ｎｍを決定することができる。
【００４６】更なる例では、もし１２０ｎｍの細線間隔
（λ）のシリコン量子細線を製造することが所望される
場合、図１（Ｅ）からλ＝１２０ｎｍについてのＥ＝８
ｋｅＶ及びθ＝４５°を決定することができる（推定に
より）。これらの値から、Ｒ＝１６ｎｍ、Ｈ＝２７．６
ｎｍ、ＤＦ＝１４６ｎｍ、またそれからＤＢ＝１８９．
６ｎｍを決定することができる。同じλについて替りの
パラメータを決定することができ、例えばλ＝１２０ｎ
ｍについては、Ｅ＝５．５ｋｅＶ及びθ＝４３°を決定
することができる。これらの値から、Ｒ＝１２．２５ｎ
ｍ、Ｈ＝３０ｎｍ、ＤＦ＝１４６ｎｍ、またそれよりＤ
Ｂ＝１８８．３ｎｍを決定することができる。
（λ）のシリコン量子細線を製造することが所望される
場合、図１（Ｅ）からλ＝１２０ｎｍについてのＥ＝８
ｋｅＶ及びθ＝４５°を決定することができる（推定に
より）。これらの値から、Ｒ＝１６ｎｍ、Ｈ＝２７．６
ｎｍ、ＤＦ＝１４６ｎｍ、またそれからＤＢ＝１８９．
６ｎｍを決定することができる。同じλについて替りの
パラメータを決定することができ、例えばλ＝１２０ｎ
ｍについては、Ｅ＝５．５ｋｅＶ及びθ＝４３°を決定
することができる。これらの値から、Ｒ＝１２．２５ｎ
ｍ、Ｈ＝３０ｎｍ、ＤＦ＝１４６ｎｍ、またそれよりＤ
Ｂ＝１８８．３ｎｍを決定することができる。
【００４７】従って、９ｎｍから１２０ｎｍの範囲にお
ける所望の量子細線配列の間隔λのの基準として、上記
のように処理を制御するパラメータを予め決定すること
ができる。
ける所望の量子細線配列の間隔λのの基準として、上記
のように処理を制御するパラメータを予め決定すること
ができる。
【００４８】ＳＯＩ材料の多くの種類をこの処理のため
に用いることができ、例えばＳＩＭＯＸ（Separation b
y IMplanted Oxygen）技術により得られたＳＯＩをシリ
コン層の所望厚を得るために用いることができる。他の
替りとしては、スマートカット技術により得られたＳＯ
Ｉ、あるいは石英またはガラスウエーハ上に単結晶膜を
設けたもののように、当業者には自明のものである。
に用いることができ、例えばＳＩＭＯＸ（Separation b
y IMplanted Oxygen）技術により得られたＳＯＩをシリ
コン層の所望厚を得るために用いることができる。他の
替りとしては、スマートカット技術により得られたＳＯ
Ｉ、あるいは石英またはガラスウエーハ上に単結晶膜を
設けたもののように、当業者には自明のものである。
【００４９】図１は、ＳＩＭＯＸ技術により作られたＳ
ＯＩを用いた例に関連している。シリコン層３の厚さは
高い均一性を有する（適当なＳＩＭＯＸウエーハは米
国、Ｉｂｉｓより入手することができる。）
ＯＩを用いた例に関連している。シリコン層３の厚さは
高い均一性を有する（適当なＳＩＭＯＸウエーハは米
国、Ｉｂｉｓより入手することができる。）
【００５０】一度、ＳＯＩ材料を選択すると、図１
（Ａ）に示すように窒化シリコン層１が用意される。窒
化シリコン層１は薄い酸化シリコン層２の上面に堆積さ
れる。マスク窓がリソグラフィー及びプラズマ化学エッ
チングにより窒化シリコン層１に形成され、酸化シリコ
ン層２はプラズマ化学エッチングの阻止層として機能す
る。薄い窓領域内の酸化層２はウェット化学エッチング
によりそこで除去され、マスク窓領域の周辺を取り囲む
突出した縁を形成する。マスク層は、マスク窓領域外に
おけるシリコン層３の表面上に波状起伏が形成されるの
を防ぐために適度に厚い。マスク窓の周りに突出した縁
を形成することは、マスク窓の縁の周りの平坦なシリコ
ン表面によって囲まれた均一なＷＯＳ得ることにおいて
都合が良い。
（Ａ）に示すように窒化シリコン層１が用意される。窒
化シリコン層１は薄い酸化シリコン層２の上面に堆積さ
れる。マスク窓がリソグラフィー及びプラズマ化学エッ
チングにより窒化シリコン層１に形成され、酸化シリコ
ン層２はプラズマ化学エッチングの阻止層として機能す
る。薄い窓領域内の酸化層２はウェット化学エッチング
によりそこで除去され、マスク窓領域の周辺を取り囲む
突出した縁を形成する。マスク層は、マスク窓領域外に
おけるシリコン層３の表面上に波状起伏が形成されるの
を防ぐために適度に厚い。マスク窓の周りに突出した縁
を形成することは、マスク窓の縁の周りの平坦なシリコ
ン表面によって囲まれた均一なＷＯＳ得ることにおいて
都合が良い。
【００５１】図１（Ａ）の１１に図示されるように、ス
パッタ処理により形成される配列７への荷電ダメージを
防止するために、スパッタ処理中においてシリコン層６
は接地される。
パッタ処理により形成される配列７への荷電ダメージを
防止するために、スパッタ処理中においてシリコン層６
は接地される。
【００５２】マスク窓は好ましくは、図１（Ａ）、図１
（Ｂ）及び図２に図示されるように、表面の法線により
決められるイオン入射面及びイオン流方向が長方形のマ
スク窓の長い辺に平行に方向付けられように、イオンビ
ームの方向に対応して方向付けられる。
（Ｂ）及び図２に図示されるように、表面の法線により
決められるイオン入射面及びイオン流方向が長方形のマ
スク窓の長い辺に平行に方向付けられように、イオンビ
ームの方向に対応して方向付けられる。
【００５３】マスク厚はマスク材料がスパッタ処理によ
り除去されるように選択され、マスク材料及びマスク窓
内のシリコン表面はおよそ等しい率でスパッタされる。
り除去されるように選択され、マスク材料及びマスク窓
内のシリコン表面はおよそ等しい率でスパッタされる。
【００５４】スパッタ処理は、予め決定されたパラメー
タＥ、θ、及びＴを基準にして実施される。スパッタ
は、表面分析装置（例えば、米国、Perkin Elmer製、Ｐ
ＨＩ６６０型）の超真空チャンバ内で実施してもよい。
スパッタの間、ＳＯＩ材料の絶縁層４から２次的イオン
放射信号が監視され、ＷＯＳの波窪がシリコン−絶縁体
の境界に近づいたことを示すこの信号が所定のしきい値
を超えた時に、スパッタを終了する。図１（Ｃ）に示す
ように、しきい値Ｓは、信号が、雑音信号Ｎのピーク・
トゥ・ピーク値に等しい量による平均背景値Ｂを超える
値として適当に定義することができる（例えば、Ｓ＝Ｂ
＋Ｎ）。
タＥ、θ、及びＴを基準にして実施される。スパッタ
は、表面分析装置（例えば、米国、Perkin Elmer製、Ｐ
ＨＩ６６０型）の超真空チャンバ内で実施してもよい。
スパッタの間、ＳＯＩ材料の絶縁層４から２次的イオン
放射信号が監視され、ＷＯＳの波窪がシリコン−絶縁体
の境界に近づいたことを示すこの信号が所定のしきい値
を超えた時に、スパッタを終了する。図１（Ｃ）に示す
ように、しきい値Ｓは、信号が、雑音信号Ｎのピーク・
トゥ・ピーク値に等しい量による平均背景値Ｂを超える
値として適当に定義することができる（例えば、Ｓ＝Ｂ
＋Ｎ）。
【００５５】スパッタ領域の電子照射により、イオン荷
電を補うために低エネルギー電子銃（不図示）を用いて
も良い（絶縁体の深さ切削の分野ではよく知られている
ように）。
電を補うために低エネルギー電子銃（不図示）を用いて
も良い（絶縁体の深さ切削の分野ではよく知られている
ように）。
【００５６】これらの工程により、マスク窓の領域内に
量子細線配列７が形成される。図１（Ｄ）は上記のよう
に室温で製造した時の配列７の内部構造を図示する。８
５０Ｋで製造した時は、配列７の内部構造は室温で得ら
れたそれとは異なる。８５０Ｋで準備された時は、本発
明者らは、室温で同様の処理パラメータで得られた波長
と比較すると、ＷＯＳの波長は３．３の係数により減少
することを発見した。しかし、層の厚さ及び波の横の斜
面は室温と同様に残る。８５０Ｋで得られた構造は結晶
シリコン領域１２を有さない。アモルファス窒化シリコ
ンの領域８の水平寸法は、室温状態で形成されたそれに
比べて３．３の比率で短縮され、酸窒化シリコン領域１
０は分離されない。この場合、領域９は、以下に示すよ
うに、領域８によってそれぞれ絶縁された熱処理後の量
子細線とみなすことができる。
量子細線配列７が形成される。図１（Ｄ）は上記のよう
に室温で製造した時の配列７の内部構造を図示する。８
５０Ｋで製造した時は、配列７の内部構造は室温で得ら
れたそれとは異なる。８５０Ｋで準備された時は、本発
明者らは、室温で同様の処理パラメータで得られた波長
と比較すると、ＷＯＳの波長は３．３の係数により減少
することを発見した。しかし、層の厚さ及び波の横の斜
面は室温と同様に残る。８５０Ｋで得られた構造は結晶
シリコン領域１２を有さない。アモルファス窒化シリコ
ンの領域８の水平寸法は、室温状態で形成されたそれに
比べて３．３の比率で短縮され、酸窒化シリコン領域１
０は分離されない。この場合、領域９は、以下に示すよ
うに、領域８によってそれぞれ絶縁された熱処理後の量
子細線とみなすことができる。
【００５７】スパッタ処理の完了に続いて、生産物は、
適当に１０００℃から１２００℃の温度で少なくとも１
時間の間、不活性雰囲気内で熱処理され、続いて高温酸
化が行われる。熱処理処理により、領域９の周りに明瞭
な窒化物の境界が形成されつつ、アモルファスシリコン
と窒素が効果的に使い尽くされた窒化シリコン含有物の
混合領域９ができる。加えて、領域９は結晶シリコンに
変換される。高温酸化工程は、半導体製造の分野で良く
知られているようなゲート酸化膜の形成に用いられる酸
化処理と同様で良い。
適当に１０００℃から１２００℃の温度で少なくとも１
時間の間、不活性雰囲気内で熱処理され、続いて高温酸
化が行われる。熱処理処理により、領域９の周りに明瞭
な窒化物の境界が形成されつつ、アモルファスシリコン
と窒素が効果的に使い尽くされた窒化シリコン含有物の
混合領域９ができる。加えて、領域９は結晶シリコンに
変換される。高温酸化工程は、半導体製造の分野で良く
知られているようなゲート酸化膜の形成に用いられる酸
化処理と同様で良い。
【００５８】前記から、本発明による配列のシリコン量
子細線は、３つの基本方法のうちの１つで形成されるこ
とができることが判る。第１に、室温でスパッタした時
に、スパッタされた構造は、領域８により互いから絶縁
されている量子細線とみなすことができる結晶シリコン
の領域１２を有する。第２に、もし室温でスパッタされ
た構造が引き続き熱処理されれば、領域９は結晶シリコ
ンに変換され、量子細線とみなすこともできる。この場
合、領域９と溶け合い、量子細線は再び領域８により互
いに絶縁されつつ領域１２も体積を増大する。第３に、
もし配列が８５０Ｋでスパッタされれば、スパッタされ
た構造は結晶シリコン領域１２を有さず、続く熱処理は
領域９を結晶シリコンに変換し、それにより領域８によ
り互いから絶縁された配列の量子細線を形成する。
子細線は、３つの基本方法のうちの１つで形成されるこ
とができることが判る。第１に、室温でスパッタした時
に、スパッタされた構造は、領域８により互いから絶縁
されている量子細線とみなすことができる結晶シリコン
の領域１２を有する。第２に、もし室温でスパッタされ
た構造が引き続き熱処理されれば、領域９は結晶シリコ
ンに変換され、量子細線とみなすこともできる。この場
合、領域９と溶け合い、量子細線は再び領域８により互
いに絶縁されつつ領域１２も体積を増大する。第３に、
もし配列が８５０Ｋでスパッタされれば、スパッタされ
た構造は結晶シリコン領域１２を有さず、続く熱処理は
領域９を結晶シリコンに変換し、それにより領域８によ
り互いから絶縁された配列の量子細線を形成する。
【００５９】熱処理は、上記全ての場合において領域９
の絶縁を向上させつつ、領域８の最低角部も拡大する。
の絶縁を向上させつつ、領域８の最低角部も拡大する。
【００６０】前述の記載から、約３０ｎｍ〜１２０ｎｍ
の範囲の波長の量子細線配列は室温でスパッタすること
により形成することができ、約９ｎｍに減少したより短
い波長はスパッタ中における材料の温度を約５５０Ｋを
超えて増加することにより得ることができ、最小の波長
は約８５０Ｋで得ることができることが理解される。処
理パラメータに依存しているため、スパッタにより得ら
れたＷＯＳは、結晶シリコン領域１２を有し、それは実
用的で、互いに絶縁された量子細線を提供する。スパッ
タされた構造がそれ自体でそのような領域１２を含まな
いところは、量子細線は、スパッタされた生産物を引続
いて熱処理することにより領域９において形成され、そ
のような熱処理はスパッタされた生産物が領域１２を含
むか含まないかを問わず好ましい。
の範囲の波長の量子細線配列は室温でスパッタすること
により形成することができ、約９ｎｍに減少したより短
い波長はスパッタ中における材料の温度を約５５０Ｋを
超えて増加することにより得ることができ、最小の波長
は約８５０Ｋで得ることができることが理解される。処
理パラメータに依存しているため、スパッタにより得ら
れたＷＯＳは、結晶シリコン領域１２を有し、それは実
用的で、互いに絶縁された量子細線を提供する。スパッ
タされた構造がそれ自体でそのような領域１２を含まな
いところは、量子細線は、スパッタされた生産物を引続
いて熱処理することにより領域９において形成され、そ
のような熱処理はスパッタされた生産物が領域１２を含
むか含まないかを問わず好ましい。
【００６１】図２及び図３は、これまで記載した処理に
より量子細線配列７を組込んだデバイス（この例ではＦ
ＥＴ）を作製する工程を図示する。図２（Ａ）は、前述
のようなスパッタに先立ってＳＯＩ材料上のマスク窓を
限定するマスク層１を図示する。図２（Ｂ）は、また前
述したようなシリコン層６に形成された量子細線配列７
を示す。
より量子細線配列７を組込んだデバイス（この例ではＦ
ＥＴ）を作製する工程を図示する。図２（Ａ）は、前述
のようなスパッタに先立ってＳＯＩ材料上のマスク窓を
限定するマスク層１を図示する。図２（Ｂ）は、また前
述したようなシリコン層６に形成された量子細線配列７
を示す。
【００６２】図２（Ｃ）は量子細線７を組込んだＦＥＴ
を形成する第１工程を図示する。前記高温酸化工程はス
パッタされた生産物の表面上に薄い絶縁層２８を形成す
る。既知のリソグラフィ技術を用い、多結晶長方形３０
が絶縁層の上部に堆積され、配列７の幅を横切り拡が
る。配列７の長さＬは多結晶領域３０の幅Ｗよりも大き
くて良い。多結晶３０を取り囲む領域はそこで残ってい
るＳＯＩ絶縁層４へとエッチし直されることができる。
そこでリソグラフィーにより、多結晶領域３０の端部
は、数字１７が長さがＬからＷへと減少したエッチング
後の配列７を図示する図２（Ｄ）のように、配列の両端
にシリコンパッド３６とシリコンパッド３８を残し、パ
ッド３６及びパッド３８を金属化するようにエッチされ
る。
を形成する第１工程を図示する。前記高温酸化工程はス
パッタされた生産物の表面上に薄い絶縁層２８を形成す
る。既知のリソグラフィ技術を用い、多結晶長方形３０
が絶縁層の上部に堆積され、配列７の幅を横切り拡が
る。配列７の長さＬは多結晶領域３０の幅Ｗよりも大き
くて良い。多結晶３０を取り囲む領域はそこで残ってい
るＳＯＩ絶縁層４へとエッチし直されることができる。
そこでリソグラフィーにより、多結晶領域３０の端部
は、数字１７が長さがＬからＷへと減少したエッチング
後の配列７を図示する図２（Ｄ）のように、配列の両端
にシリコンパッド３６とシリコンパッド３８を残し、パ
ッド３６及びパッド３８を金属化するようにエッチされ
る。
【００６３】量子細線の作製に続いて、様々な従来の半
導体製造技術のいずれかにより、配列を含むデバイスを
製造することができることが判る。
導体製造技術のいずれかにより、配列を含むデバイスを
製造することができることが判る。
【００６４】図２（Ｄ）及び図３は上記のように作製さ
れたＦＥＴデバイスを図示する。図２（Ｄ）及び図３に
おいて、数字３２は酸化絶縁層を図示し、数字３４は図
２（Ｃ）の対応する層２８及び層３０のエッチング後に
残存する多結晶層を図示する。図３において、層３２及
び層３４は下敷きとなっている量子細線配列を明らかに
するために、図示の目的のみのため、部分的に取り除か
れている。図２（Ｄ）において、層３２及び層３４はパ
ッド３６及びパッド３８へと伸びているとみなすことが
できる。
れたＦＥＴデバイスを図示する。図２（Ｄ）及び図３に
おいて、数字３２は酸化絶縁層を図示し、数字３４は図
２（Ｃ）の対応する層２８及び層３０のエッチング後に
残存する多結晶層を図示する。図３において、層３２及
び層３４は下敷きとなっている量子細線配列を明らかに
するために、図示の目的のみのため、部分的に取り除か
れている。図２（Ｄ）において、層３２及び層３４はパ
ッド３６及びパッド３８へと伸びているとみなすことが
できる。
【００６５】本発明は、この型のデバイスを従来可能で
あったよりも小さな寸法で作ることができ、および／ま
たは生産物の反復性及び最終生産物の品質を向上させて
作ることができる。
あったよりも小さな寸法で作ることができ、および／ま
たは生産物の反復性及び最終生産物の品質を向上させて
作ることができる。
【００６６】本発明はここまでは、スパッタにより形成
された波状構造を基礎とした量子細線の形成を特に参照
して記載された。しかし、基本スパッタ処理により形成
されたＷＯＳも、量子コンピュータアプリケーションの
ためのシリコンへのイオン注入（例えば、リンイオンの
低エネルギー注入）のためのマスクとして用いることが
できる。イオン注入は、ＶＬＳＩアプリケーションのた
めの半導体材料にドープ原子を導入するための主要な技
術である。窓があるマスク層は、２次元的なドープ分布
の形成のために通常用いられる。イオン注入の後は、ド
ーパントの電気的活性化と半導体の結晶構造の復元のた
めに、通常は熱処理が行なわれる。例えば、もし図１
（Ｄ）に図示されているようなＷＯＳが形成されると、
そこで高温熱処理後に、領域８は領域９（低エネルギー
イオン流の方向は通常物質の表面への方向）の右側に選
択的なイオン注入ができるマスクとして用いることがで
きる。このようなイオン注入処理により、ＷＯＳのよう
な等間隔を持つ、交互にドープされた縞の形状を得るこ
とになる。約１０ｎｍあるいはそれより小さいＷＯＳ間
隔を用いれば、この方法で形成されたリンがドープされ
た縞は、量子コンピュータアプリケーションに要求され
る型の相互作用を与えることが十分に可能である。イオ
ン注入は、マスクとしてＷＯＳを用いる量子細線配列の
形成方法の替りとして用いることができる。
された波状構造を基礎とした量子細線の形成を特に参照
して記載された。しかし、基本スパッタ処理により形成
されたＷＯＳも、量子コンピュータアプリケーションの
ためのシリコンへのイオン注入（例えば、リンイオンの
低エネルギー注入）のためのマスクとして用いることが
できる。イオン注入は、ＶＬＳＩアプリケーションのた
めの半導体材料にドープ原子を導入するための主要な技
術である。窓があるマスク層は、２次元的なドープ分布
の形成のために通常用いられる。イオン注入の後は、ド
ーパントの電気的活性化と半導体の結晶構造の復元のた
めに、通常は熱処理が行なわれる。例えば、もし図１
（Ｄ）に図示されているようなＷＯＳが形成されると、
そこで高温熱処理後に、領域８は領域９（低エネルギー
イオン流の方向は通常物質の表面への方向）の右側に選
択的なイオン注入ができるマスクとして用いることがで
きる。このようなイオン注入処理により、ＷＯＳのよう
な等間隔を持つ、交互にドープされた縞の形状を得るこ
とになる。約１０ｎｍあるいはそれより小さいＷＯＳ間
隔を用いれば、この方法で形成されたリンがドープされ
た縞は、量子コンピュータアプリケーションに要求され
る型の相互作用を与えることが十分に可能である。イオ
ン注入は、マスクとしてＷＯＳを用いる量子細線配列の
形成方法の替りとして用いることができる。
【００６７】改良および改造は、特許請求の範囲で定義
された本発明の範囲から逸脱することなく取り入れるこ
とができる。
された本発明の範囲から逸脱することなく取り入れるこ
とができる。
【図１】図１（Ａ）は、本発明に関して用いるために窒
化シリコンマスクを有する最初のＳＯＩ構造の遠近法に
よる概略図である。図１（Ｂ）は、図１（Ａ）の最初の
構造に本発明による方法を適用した後の最終のＳＯＩ構
造の遠近法による概略図である。図１（Ｃ）は、２次的
イオン放射信号が、本発明による制御方法に用いられる
様子を示したグラフ図である。図１（Ｄ）は、図１
（Ｂ）のスパッタされた構造の部分を極めて拡大した断
面図である（図１（Ｂ）のＡの詳細）。図１（Ｅ）は、
本発明によるイオン入射角、イオンエネルギー、及び形
成されたＷＯＳの波長の関係を示したグラフ図である。
図１（Ｆ）は、異なるイオンエネルギーについてＳＯＩ
材料の温度により、本発明により形成されたＷＯＳの波
長が変化する様子を示したグラフ図である。
化シリコンマスクを有する最初のＳＯＩ構造の遠近法に
よる概略図である。図１（Ｂ）は、図１（Ａ）の最初の
構造に本発明による方法を適用した後の最終のＳＯＩ構
造の遠近法による概略図である。図１（Ｃ）は、２次的
イオン放射信号が、本発明による制御方法に用いられる
様子を示したグラフ図である。図１（Ｄ）は、図１
（Ｂ）のスパッタされた構造の部分を極めて拡大した断
面図である（図１（Ｂ）のＡの詳細）。図１（Ｅ）は、
本発明によるイオン入射角、イオンエネルギー、及び形
成されたＷＯＳの波長の関係を示したグラフ図である。
図１（Ｆ）は、異なるイオンエネルギーについてＳＯＩ
材料の温度により、本発明により形成されたＷＯＳの波
長が変化する様子を示したグラフ図である。
【図２】図２（Ａ）〜図２（Ｄ）は、本発明によるＦＥ
Ｔデバイスの形成を示すＳＯＩ構造の平面視による概略
図である。
Ｔデバイスの形成を示すＳＯＩ構造の平面視による概略
図である。
【図３】図３は、本発明により形成されたシリコンナノ
構造配列の形態であるチャネルのＦＥＴの構造を示した
遠近法による概略図である。
構造配列の形態であるチャネルのＦＥＴの構造を示した
遠近法による概略図である。
１…窒化シリコンマスク層、 ２…薄い酸化シリコン
層、３…シリコン層、 ４…酸化シリコン絶縁層、 ５
…シリコン基板、６…シリコン層、 ７…シリコンナノ
配列、８…アモルファス窒化シリコンの領域、９…アモ
ルファスシリコン及び窒化シリコンの混在領域、１０…
酸窒化シリコンの領域、 １１…接地、 １２…単結晶
シリコンの領域、１３…スパッタ深さがＤＦと等しくな
った時点のＷＯＳの位置、１４…信号値、 １５…ＷＯ
Ｓ形成が生じる領域の限界、１６…波状起伏がより一定
の構造を有する領域の限界、１７…エッチング後の配列
７、２２…Ｅ＝９ｋｅＶ、θ＝４５°に対応したＴとλ
の関係、２４…Ｅ＝５ｋｅＶ、θ＝４５°に対応したＴ
とλの関係、２６…Ｅ＝９ｋｅＶ、θ＝５５°に対応し
たＴとλの関係、２８…薄い絶縁層、 ３０…多結晶、
３２…酸化絶縁層、 ３４…多結晶層、３６…パッ
ド、 ３８…パッド。
層、３…シリコン層、 ４…酸化シリコン絶縁層、 ５
…シリコン基板、６…シリコン層、 ７…シリコンナノ
配列、８…アモルファス窒化シリコンの領域、９…アモ
ルファスシリコン及び窒化シリコンの混在領域、１０…
酸窒化シリコンの領域、 １１…接地、 １２…単結晶
シリコンの領域、１３…スパッタ深さがＤＦと等しくな
った時点のＷＯＳの位置、１４…信号値、 １５…ＷＯ
Ｓ形成が生じる領域の限界、１６…波状起伏がより一定
の構造を有する領域の限界、１７…エッチング後の配列
７、２２…Ｅ＝９ｋｅＶ、θ＝４５°に対応したＴとλ
の関係、２４…Ｅ＝５ｋｅＶ、θ＝４５°に対応したＴ
とλの関係、２６…Ｅ＝９ｋｅＶ、θ＝５５°に対応し
たＴとλの関係、２８…薄い絶縁層、 ３０…多結晶、
３２…酸化絶縁層、 ３４…多結晶層、３６…パッ
ド、 ３８…パッド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デミトリ エス キバロフ ロシア、ヤロスラブル 150051、クラスノ ボルスカヤ 31−66 Ｆターム(参考） 4M106 BA03 BA20 CA48 CA50 CA52 CA70 5F004 AA16 BA20 CB20 DA00 DB01 EA07 EB08 FA01 FA02
Claims (12)
- 【請求項１】 周期的波状起伏を形成するために超真空
中で窒素分子イオンの均一流によりシリコン表面をスパ
ッタし、前記起伏の波面はイオン入射面の方向であるシ
リコンナノ構造の形成方法であって、 スパッタをする前に、所望の周期的波状起伏の波長を９
ｎｍ〜１２０ｎｍの範囲から選択し、前記選択された波
長に基づいて、イオンエネルギー、前記材料表面へのイ
オン入射角、前記シリコンの温度、前記周期的波状起伏
の形成深さ、周期的波状起伏の高さ及びシリコンへのイ
オン浸透飛程の全てを決定することを特徴とするシリコ
ンナノ構造の形成方法。 - 【請求項２】 請求項１に記載の方法であって、前記イ
オンエネルギー、前記イオン入射角、前記シリコン温
度、前記形成深さ及び前記波状起伏の高さは、前記周期
的波状起伏の波長に対しての前記イオンエネルギー、前
記イオン入射角、前記シリコン温度、前記形成深さ及び
前記波状起伏の高さに関するあらかじめ得られた実験的
データに基づき決定され、前記イオン浸透飛程は前記イ
オンエネルギーから決定されることを特徴とするシリコ
ンナノ構造の形成方法。 - 【請求項３】 請求項１に記載の方法であって、スパッ
タをする前にスパッタ領域上の前記シリコン表面に突出
した縁の窓を有する窒化シリコンマスクを配置する工程
を含み、前記窓を通して前記シリコン表面をスパッタす
ることを特徴とするシリコンナノ構造の形成方法。 - 【請求項４】 請求項１に記載の方法であって、スパッ
タをする前に、前記周期的波状起伏が形成されるシリコ
ン層の表面から不純物を除去する工程を含むことを特徴
とするシリコンナノ構造の形成方法。 - 【請求項５】 請求項１に記載の方法であって、スパッ
タをした後に、不活性雰囲気中で前記起伏がある材料を
熱処理することを特徴とするシリコンナノ構造の形成方
法。 - 【請求項６】 請求項１に記載の方法であって、材料は
少なくとも１時間の間、１０００〜１２００℃の間の温
度で熱処理されることを特徴とするシリコンナノ構造の
形成方法。 - 【請求項７】 請求項１ないし請求項６のいずれか１項
に記載の方法であって、前記シリコンナノ構造はシリコ
ン量子細線配列から成り、前記シリコンはＳＯＩ材料の
シリコン層から成り、前記シリコン層の厚さが、前記波
状起伏の形成深さ、前記波状起伏の高さ、及び前記イオ
ン浸透飛程の合計よりも大きくなるように選択すること
を特徴とするシリコンナノ構造の形成方法。 - 【請求項８】 請求項７に記載の方法であって、スパッ
タ中に、前記ＳＯＩ材料の絶縁層からの２次的イオン放
射信号を検出し、検出された信号値が所定のしきい値に
達した時にスパッタを終了することを特徴とするシリコ
ンナノ構造の形成方法。 - 【請求項９】 請求項８に記載の方法であって、前記２
次的イオン放射信号のしきい値は、信号の雑音要素のピ
ーク−トゥ−ピーク高さと等しい量による平均背景値を
超える値であることを特徴とするシリコンナノ構造の形
成方法。 - 【請求項１０】 請求項７の方法により形成された量子
細線配列を有する光電子デバイス。 - 【請求項１１】 請求項７の方法により形成された量子
細線配列を有する電子デバイス。 - 【請求項１２】 請求項１１に記載のデバイスであっ
て、シリコン量子細線配列により接続されたシリコンパ
ッド、前記シリコン量子細線配列上に配置された絶縁
層、及び前記絶縁層上に配置された電極から成ることを
特徴とするデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU99124768/28A RU2173003C2 (ru) | 1999-11-25 | 1999-11-25 | Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств |
| RU99124768 | 1999-11-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156050A true JP2001156050A (ja) | 2001-06-08 |
Family
ID=20227346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000079824A Pending JP2001156050A (ja) | 1999-11-25 | 2000-03-22 | シリコンナノ構造の形成方法、シリコン量子細線配列、及びその上に基礎をおくデバイス |
Country Status (23)
| Country | Link |
|---|---|
| US (1) | US6274007B1 (ja) |
| EP (1) | EP1104011A1 (ja) |
| JP (1) | JP2001156050A (ja) |
| KR (1) | KR20020069195A (ja) |
| CN (1) | CN1399791A (ja) |
| AU (1) | AU7547400A (ja) |
| BG (1) | BG106739A (ja) |
| BR (1) | BR0016095A (ja) |
| CA (1) | CA2392307A1 (ja) |
| CZ (1) | CZ20021824A3 (ja) |
| EE (1) | EE200200261A (ja) |
| HR (1) | HRP20020459A2 (ja) |
| HU (1) | HUP0203517A2 (ja) |
| IL (1) | IL149832A0 (ja) |
| IS (1) | IS6393A (ja) |
| MX (1) | MXPA02005281A (ja) |
| NO (1) | NO20022427L (ja) |
| PL (1) | PL355890A1 (ja) |
| RU (1) | RU2173003C2 (ja) |
| SK (1) | SK7442002A3 (ja) |
| WO (1) | WO2001039259A1 (ja) |
| YU (1) | YU38202A (ja) |
| ZA (1) | ZA200204822B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4767859B2 (ja) * | 2003-10-10 | 2011-09-07 | ウォステック・インコーポレイテッド | コヒーレントな波形ナノ構造の形成方法 |
Families Citing this family (104)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2191444C1 (ru) * | 2001-10-09 | 2002-10-20 | Общество с ограниченной ответственностью "Агентство маркетинга научных разработок" | Способ изготовления полевого транзистора с периодически легированным каналом |
| US6872645B2 (en) * | 2002-04-02 | 2005-03-29 | Nanosys, Inc. | Methods of positioning and/or orienting nanostructures |
| EP1547139A4 (en) | 2002-09-30 | 2009-08-26 | Nanosys Inc | MACRO-ELECTRONIC SUBSTRATE WITH HIGH NANO-ACTIVATION SURFACE AREA AND USES THEREOF |
| US7067867B2 (en) * | 2002-09-30 | 2006-06-27 | Nanosys, Inc. | Large-area nonenabled macroelectronic substrates and uses therefor |
| EP1563480A4 (en) * | 2002-09-30 | 2010-03-03 | Nanosys Inc | INTEGRATED ADS WITH NANOWIRE TRANSISTORS |
| US7135728B2 (en) * | 2002-09-30 | 2006-11-14 | Nanosys, Inc. | Large-area nanoenabled macroelectronic substrates and uses therefor |
| US7619562B2 (en) * | 2002-09-30 | 2009-11-17 | Nanosys, Inc. | Phased array systems |
| US7051945B2 (en) * | 2002-09-30 | 2006-05-30 | Nanosys, Inc | Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites |
| US7514328B2 (en) * | 2003-06-26 | 2009-04-07 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween |
| US7446002B2 (en) * | 2003-06-26 | 2008-11-04 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a superlattice dielectric interface layer |
| US7227174B2 (en) * | 2003-06-26 | 2007-06-05 | Rj Mears, Llc | Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
| US7491587B2 (en) * | 2003-06-26 | 2009-02-17 | Mears Technologies, Inc. | Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer |
| US20070015344A1 (en) * | 2003-06-26 | 2007-01-18 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions |
| US20060289049A1 (en) * | 2003-06-26 | 2006-12-28 | Rj Mears, Llc | Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer |
| US20070063185A1 (en) * | 2003-06-26 | 2007-03-22 | Rj Mears, Llc | Semiconductor device including a front side strained superlattice layer and a back side stress layer |
| US7659539B2 (en) | 2003-06-26 | 2010-02-09 | Mears Technologies, Inc. | Semiconductor device including a floating gate memory cell with a superlattice channel |
| US20050279991A1 (en) * | 2003-06-26 | 2005-12-22 | Rj Mears, Llc | Semiconductor device including a superlattice having at least one group of substantially undoped layers |
| US20060011905A1 (en) * | 2003-06-26 | 2006-01-19 | Rj Mears, Llc | Semiconductor device comprising a superlattice dielectric interface layer |
| US7531828B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
| US20070020833A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer |
| US20060292765A1 (en) * | 2003-06-26 | 2006-12-28 | Rj Mears, Llc | Method for Making a FINFET Including a Superlattice |
| US20070010040A1 (en) * | 2003-06-26 | 2007-01-11 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer |
| US20070063186A1 (en) * | 2003-06-26 | 2007-03-22 | Rj Mears, Llc | Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer |
| US7598515B2 (en) * | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
| US6897472B2 (en) * | 2003-06-26 | 2005-05-24 | Rj Mears, Llc | Semiconductor device including MOSFET having band-engineered superlattice |
| US7202494B2 (en) * | 2003-06-26 | 2007-04-10 | Rj Mears, Llc | FINFET including a superlattice |
| JP2007521648A (ja) * | 2003-06-26 | 2007-08-02 | アール．ジェイ． メアーズ エルエルシー | バンド設計超格子を有するｍｏｓｆｅｔを有する半導体装置 |
| US7045377B2 (en) * | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
| US7531850B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a memory cell with a negative differential resistance (NDR) device |
| US20040262594A1 (en) * | 2003-06-26 | 2004-12-30 | Rj Mears, Llc | Semiconductor structures having improved conductivity effective mass and methods for fabricating same |
| US7586165B2 (en) * | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Microelectromechanical systems (MEMS) device including a superlattice |
| US20060243964A1 (en) * | 2003-06-26 | 2006-11-02 | Rj Mears, Llc | Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
| US7153763B2 (en) | 2003-06-26 | 2006-12-26 | Rj Mears, Llc | Method for making a semiconductor device including band-engineered superlattice using intermediate annealing |
| US20060231857A1 (en) * | 2003-06-26 | 2006-10-19 | Rj Mears, Llc | Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device |
| US7045813B2 (en) * | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Semiconductor device including a superlattice with regions defining a semiconductor junction |
| US20060267130A1 (en) * | 2003-06-26 | 2006-11-30 | Rj Mears, Llc | Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween |
| US7612366B2 (en) * | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
| US20040266116A1 (en) * | 2003-06-26 | 2004-12-30 | Rj Mears, Llc | Methods of fabricating semiconductor structures having improved conductivity effective mass |
| US20060220118A1 (en) * | 2003-06-26 | 2006-10-05 | Rj Mears, Llc | Semiconductor device including a dopant blocking superlattice |
| US20050282330A1 (en) * | 2003-06-26 | 2005-12-22 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers |
| US7531829B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
| US20060273299A1 (en) * | 2003-06-26 | 2006-12-07 | Rj Mears, Llc | Method for making a semiconductor device including a dopant blocking superlattice |
| US20070020860A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods |
| US7586116B2 (en) * | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
| US7229902B2 (en) * | 2003-06-26 | 2007-06-12 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction |
| US7535041B2 (en) * | 2003-06-26 | 2009-05-19 | Mears Technologies, Inc. | Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
| US7033437B2 (en) * | 2003-06-26 | 2006-04-25 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
| US7768018B2 (en) | 2003-10-10 | 2010-08-03 | Wostec, Inc. | Polarizer based on a nanowire grid |
| DE10351059B4 (de) * | 2003-10-31 | 2007-03-01 | Roth & Rau Ag | Verfahren und Vorrichtung zur Ionenstrahlbearbeitung von Oberflächen |
| US8025960B2 (en) * | 2004-02-02 | 2011-09-27 | Nanosys, Inc. | Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production |
| US7553371B2 (en) | 2004-02-02 | 2009-06-30 | Nanosys, Inc. | Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production |
| US20110039690A1 (en) * | 2004-02-02 | 2011-02-17 | Nanosys, Inc. | Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production |
| JP2007535413A (ja) * | 2004-04-30 | 2007-12-06 | ナノシス・インコーポレイテッド | ナノワイヤ成長および採取のための系および方法 |
| US20050279274A1 (en) * | 2004-04-30 | 2005-12-22 | Chunming Niu | Systems and methods for nanowire growth and manufacturing |
| US7785922B2 (en) | 2004-04-30 | 2010-08-31 | Nanosys, Inc. | Methods for oriented growth of nanowires on patterned substrates |
| AU2005325265A1 (en) * | 2004-07-07 | 2006-07-27 | Nanosys, Inc. | Systems and methods for harvesting and integrating nanowires |
| WO2006124055A2 (en) * | 2004-10-12 | 2006-11-23 | Nanosys, Inc. | Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires |
| US7473943B2 (en) * | 2004-10-15 | 2009-01-06 | Nanosys, Inc. | Gate configuration for nanowire electronic devices |
| RU2267832C1 (ru) * | 2004-11-17 | 2006-01-10 | Александр Викторович Принц | Способ изготовления микро- и наноприборов на локальных подложках |
| WO2006057818A2 (en) * | 2004-11-24 | 2006-06-01 | Nanosys, Inc. | Contact doping and annealing systems and processes for nanowire thin films |
| WO2007044028A2 (en) * | 2004-11-30 | 2007-04-19 | Agoura Technologies, Inc. | Applications and fabrication techniques for large scale wire grid polarizers |
| US7351346B2 (en) * | 2004-11-30 | 2008-04-01 | Agoura Technologies, Inc. | Non-photolithographic method for forming a wire grid polarizer for optical and infrared wavelengths |
| US7560366B1 (en) | 2004-12-02 | 2009-07-14 | Nanosys, Inc. | Nanowire horizontal growth and substrate removal |
| KR100624461B1 (ko) * | 2005-02-25 | 2006-09-19 | 삼성전자주식회사 | 나노 와이어 및 그 제조 방법 |
| US7604690B2 (en) * | 2005-04-05 | 2009-10-20 | Wostec, Inc. | Composite material for ultra thin membranes |
| EP1938381A2 (en) * | 2005-09-23 | 2008-07-02 | Nanosys, Inc. | Methods for nanostructure doping |
| US7517702B2 (en) * | 2005-12-22 | 2009-04-14 | Mears Technologies, Inc. | Method for making an electronic device including a poled superlattice having a net electrical dipole moment |
| US20070158640A1 (en) * | 2005-12-22 | 2007-07-12 | Rj Mears, Llc | Electronic device including a poled superlattice having a net electrical dipole moment |
| JP2009522197A (ja) * | 2005-12-29 | 2009-06-11 | ナノシス・インコーポレイテッド | パターン形成された基板上のナノワイヤの配向した成長のための方法 |
| US7741197B1 (en) | 2005-12-29 | 2010-06-22 | Nanosys, Inc. | Systems and methods for harvesting and reducing contamination in nanowires |
| US7700447B2 (en) * | 2006-02-21 | 2010-04-20 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a lattice matching layer |
| FI122010B (fi) * | 2006-08-09 | 2011-07-15 | Konstantin Arutyunov | Ionisuihkuetsausmenetelmä ja -laitteisto |
| KR20090087467A (ko) * | 2006-11-07 | 2009-08-17 | 나노시스, 인크. | 나노와이어 성장 시스템 및 방법 |
| KR100836426B1 (ko) * | 2006-11-24 | 2008-06-09 | 삼성에스디아이 주식회사 | 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치 |
| US7786024B2 (en) * | 2006-11-29 | 2010-08-31 | Nanosys, Inc. | Selective processing of semiconductor nanowires by polarized visible radiation |
| US20080129930A1 (en) * | 2006-12-01 | 2008-06-05 | Agoura Technologies | Reflective polarizer configuration for liquid crystal displays |
| US7781827B2 (en) | 2007-01-24 | 2010-08-24 | Mears Technologies, Inc. | Semiconductor device with a vertical MOSFET including a superlattice and related methods |
| US7928425B2 (en) * | 2007-01-25 | 2011-04-19 | Mears Technologies, Inc. | Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods |
| US7880161B2 (en) * | 2007-02-16 | 2011-02-01 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
| US7863066B2 (en) * | 2007-02-16 | 2011-01-04 | Mears Technologies, Inc. | Method for making a multiple-wavelength opto-electronic device including a superlattice |
| US7812339B2 (en) * | 2007-04-23 | 2010-10-12 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures |
| US8668833B2 (en) * | 2008-05-21 | 2014-03-11 | Globalfoundries Singapore Pte. Ltd. | Method of forming a nanostructure |
| HUE054466T2 (hu) * | 2009-05-19 | 2021-09-28 | Oned Mat Inc | Nanoszerkezetû anyagok akkumulátor alkalmazásokhoz |
| US8623288B1 (en) | 2009-06-29 | 2014-01-07 | Nanosys, Inc. | Apparatus and methods for high density nanowire growth |
| CN102386096A (zh) * | 2010-08-31 | 2012-03-21 | 上海华虹Nec电子有限公司 | 改善ldmos性能一致性和稳定性的方法 |
| WO2013006077A1 (en) * | 2011-07-06 | 2013-01-10 | Wostec, Inc. | Solar cell with nanostructured layer and methods of making and using |
| RU2569638C2 (ru) | 2011-08-05 | 2015-11-27 | Востек, Инк. | Светоизлучающий диод с наноструктурированным слоем и способы изготовления и применения |
| US9057704B2 (en) | 2011-12-12 | 2015-06-16 | Wostec, Inc. | SERS-sensor with nanostructured surface and methods of making and using |
| WO2013109157A1 (en) | 2012-01-18 | 2013-07-25 | Wostec, Inc. | Arrangements with pyramidal features having at least one nanostructured surface and methods of making and using |
| US9134250B2 (en) | 2012-03-23 | 2015-09-15 | Wostec, Inc. | SERS-sensor with nanostructured layer and methods of making and using |
| US9500789B2 (en) | 2013-03-13 | 2016-11-22 | Wostec, Inc. | Polarizer based on a nanowire grid |
| CN106104805B (zh) | 2013-11-22 | 2020-06-16 | 阿托梅拉公司 | 包括超晶格穿通停止层堆叠的垂直半导体装置和相关方法 |
| US9406753B2 (en) | 2013-11-22 | 2016-08-02 | Atomera Incorporated | Semiconductor devices including superlattice depletion layer stack and related methods |
| WO2015191561A1 (en) | 2014-06-09 | 2015-12-17 | Mears Technologies, Inc. | Semiconductor devices with enhanced deterministic doping and related methods |
| US20170194167A1 (en) | 2014-06-26 | 2017-07-06 | Wostec, Inc. | Wavelike hard nanomask on a topographic feature and methods of making and using |
| US9722046B2 (en) | 2014-11-25 | 2017-08-01 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
| US9899479B2 (en) | 2015-05-15 | 2018-02-20 | Atomera Incorporated | Semiconductor devices with superlattice layers providing halo implant peak confinement and related methods |
| WO2016196600A1 (en) | 2015-06-02 | 2016-12-08 | Atomera Incorporated | Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control |
| US9558939B1 (en) | 2016-01-15 | 2017-01-31 | Atomera Incorporated | Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source |
| WO2018093284A1 (en) | 2016-11-18 | 2018-05-24 | Wostec, Inc. | Optical memory devices using a silicon wire grid polarizer and methods of making and using |
| WO2018156042A1 (en) | 2017-02-27 | 2018-08-30 | Wostec, Inc. | Nanowire grid polarizer on a curved surface and methods of making and using |
| RU2671294C1 (ru) * | 2017-11-28 | 2018-10-30 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления полупроводникового прибора |
| CN110137254B (zh) * | 2019-04-30 | 2021-07-09 | 中国科学技术大学 | 半导体栅极电控量子点及其制备方法 |
| CN114497275A (zh) * | 2021-12-29 | 2022-05-13 | 昆明物理研究所 | 硅量子点光伏异质结制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2141699C1 (ru) | 1997-09-30 | 1999-11-20 | Закрытое акционерное общество Центр "Анализ Веществ" | Способ формирования твердотельных наноструктур |
-
1999
- 1999-11-25 RU RU99124768/28A patent/RU2173003C2/ru not_active IP Right Cessation
-
2000
- 2000-03-14 US US09/525,722 patent/US6274007B1/en not_active Expired - Fee Related
- 2000-03-21 EP EP00302277A patent/EP1104011A1/en not_active Withdrawn
- 2000-03-22 JP JP2000079824A patent/JP2001156050A/ja active Pending
- 2000-10-02 EE EEP200200261A patent/EE200200261A/xx unknown
- 2000-10-02 CA CA002392307A patent/CA2392307A1/en not_active Abandoned
- 2000-10-02 CN CN00816289A patent/CN1399791A/zh active Pending
- 2000-10-02 AU AU75474/00A patent/AU7547400A/en not_active Abandoned
- 2000-10-02 KR KR1020027006725A patent/KR20020069195A/ko not_active Application Discontinuation
- 2000-10-02 CZ CZ20021824A patent/CZ20021824A3/cs unknown
- 2000-10-02 BR BR0016095-4A patent/BR0016095A/pt not_active Application Discontinuation
- 2000-10-02 HU HU0203517A patent/HUP0203517A2/hu unknown
- 2000-10-02 IL IL14983200A patent/IL149832A0/xx unknown
- 2000-10-02 MX MXPA02005281A patent/MXPA02005281A/es unknown
- 2000-10-02 SK SK744-2002A patent/SK7442002A3/sk not_active Application Discontinuation
- 2000-10-02 PL PL00355890A patent/PL355890A1/xx not_active Application Discontinuation
- 2000-10-02 WO PCT/IB2000/001397 patent/WO2001039259A1/en not_active Application Discontinuation
-
2002
- 2002-05-22 NO NO20022427A patent/NO20022427L/no not_active Application Discontinuation
- 2002-05-24 IS IS6393A patent/IS6393A/is unknown
- 2002-05-24 HR HR20020459A patent/HRP20020459A2/xx not_active Application Discontinuation
- 2002-05-24 YU YU38202A patent/YU38202A/sh unknown
- 2002-05-27 BG BG106739A patent/BG106739A/xx unknown
- 2002-06-14 ZA ZA200204822A patent/ZA200204822B/xx unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4767859B2 (ja) * | 2003-10-10 | 2011-09-07 | ウォステック・インコーポレイテッド | コヒーレントな波形ナノ構造の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| YU38202A (sh) | 2006-08-17 |
| RU2173003C2 (ru) | 2001-08-27 |
| US6274007B1 (en) | 2001-08-14 |
| CZ20021824A3 (cs) | 2004-10-13 |
| EE200200261A (et) | 2003-08-15 |
| SK7442002A3 (en) | 2003-05-02 |
| HRP20020459A2 (en) | 2005-10-31 |
| CN1399791A (zh) | 2003-02-26 |
| KR20020069195A (ko) | 2002-08-29 |
| MXPA02005281A (es) | 2006-02-10 |
| IL149832A0 (en) | 2002-11-10 |
| NO20022427D0 (no) | 2002-05-22 |
| AU7547400A (en) | 2001-06-04 |
| IS6393A (is) | 2002-05-24 |
| BR0016095A (pt) | 2004-03-23 |
| NO20022427L (no) | 2002-06-25 |
| HUP0203517A2 (en) | 2003-07-28 |
| CA2392307A1 (en) | 2001-05-31 |
| ZA200204822B (en) | 2003-11-26 |
| WO2001039259A1 (en) | 2001-05-31 |
| PL355890A1 (en) | 2004-05-31 |
| EP1104011A1 (en) | 2001-05-30 |
| BG106739A (en) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001156050A (ja) | シリコンナノ構造の形成方法、シリコン量子細線配列、及びその上に基礎をおくデバイス | |
| US6465782B1 (en) | Strongly textured atomic ridges and tip arrays | |
| US4343082A (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| US5543342A (en) | Method of ion implantation | |
| TW201250905A (en) | Method and system for post-etch treatment of patterned substrate features | |
| JPH07114184B2 (ja) | 薄膜形シリコン半導体装置およびその製造方法 | |
| US9385136B2 (en) | Silicon dot formation by self-assembly method and selective silicon growth for flash memory | |
| US20150054059A1 (en) | Silicon Dot Formation by Direct Self-Assembly Method for Flash Memory | |
| TWI302345B (en) | A thin film semiconductor device having arrayed configurated of semiconductor crystals and a method for producing it | |
| US20190035907A1 (en) | Method for obtaining a graphene-based fet, in particular a memory fet, equipped with an embedded dielectric element made by fluorination | |
| USRE32613E (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| JP3911658B2 (ja) | 半導体装置の製造方法 | |
| KR950027916A (ko) | 반도체장치의 제조방법 | |
| RU2191444C1 (ru) | Способ изготовления полевого транзистора с периодически легированным каналом | |
| JP3107791B2 (ja) | 半導体装置及びその製造方法 | |
| US7491997B2 (en) | Memory device and method of manufacturing the same | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| TW478013B (en) | Method of formation of nano-structures on the surface of silicon | |
| KR100526480B1 (ko) | 양자점을 이용한 비휘발성 메모리 제조 방법 | |
| CN110148622B (zh) | 基于硅纳米晶粒束缚的杂质原子晶体管及其制备方法 | |
| JPS62122170A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JPH0412629B2 (ja) | ||
| Kumar G et al. | Study of growth of Ge nanoclusters embedded in Si/SiO2 matrix | |
| Sharp et al. | A Chemical Approach to 3-D Lithographic Patterning of Si and Ge Nanocrystals | |
| JP2002521818A (ja) | シリコン・カーバイド基板における水平方向に変化する電荷分布の形成方法 |