JP4767859B2 - コヒーレントな波形ナノ構造の形成方法 - Google Patents

コヒーレントな波形ナノ構造の形成方法 Download PDF

Info

Publication number
JP4767859B2
JP4767859B2 JP2006536967A JP2006536967A JP4767859B2 JP 4767859 B2 JP4767859 B2 JP 4767859B2 JP 2006536967 A JP2006536967 A JP 2006536967A JP 2006536967 A JP2006536967 A JP 2006536967A JP 4767859 B2 JP4767859 B2 JP 4767859B2
Authority
JP
Japan
Prior art keywords
wavy
nanostructure
ions
ion
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006536967A
Other languages
English (en)
Other versions
JP2007512682A5 (ja
JP2007512682A (ja
Inventor
ヴァレリー・コンスタンティノヴィッチ・スミルノフ
ドミートリ・スタニスラヴォヴィッチ・キバロフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wostec Inc
Original Assignee
Wostec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wostec Inc filed Critical Wostec Inc
Publication of JP2007512682A publication Critical patent/JP2007512682A/ja
Publication of JP2007512682A5 publication Critical patent/JP2007512682A5/ja
Application granted granted Critical
Publication of JP4767859B2 publication Critical patent/JP4767859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/2633Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3174Etching microareas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Silicon Compounds (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明はイオン流束により基板表面に波形(波状)パターンを起伏構造として約100nm以下の周期で形成するための方法および装置、ならびに基板研磨のための装置に関する。
技術水準
シリコン表面に波状パターンをナノ起伏構造として形成する以下の方法が知られている(ロシア国特許出願第99124768号):
シリコンを分子状窒素イオンN の均一なイオン流束によりスパッタリングして、周期的な波状ナノ構造を、イオン入射面に対して垂直なナノ構造波峰(crest)配向で形成する方法において;
まず最初に、現われる波状ナノ構造の形状(またはジオメトリ)と、ナノ構造の波振幅(または高さ)の成長(または増大)の開始および終了に対応するスパッタリング深さDおよびDとを規定するパラメータを選択し:イオンエネルギー、シリコンの初期表面に対するイオン入射角度、シリコン温度、およびシリコン中へのイオンの侵入深さを該ナノ構造の波長に基づいて決める。
このようにして、この従来技術(アナログ)はN −Si系を用いて波形ナノ構造を形成している。
イオンによるガリウムヒ素スパッタリング(O −GaAs系)により、波状ナノ構造が形成されることが知られている(Karen A.、Nakagawa Y.、Hatada M.、Okino K.、Soeda F.、Ishitani A.による「GaAsおよび他のIII−V族半導体のO 誘発トポグラフィーに関する定量的調査:サンプル回転による二次イオン収量変化の波紋形成および抑制に関するSTM研究(Quantitative Investigation of the O2 +-Induced Topography of GaAs and other III-V Semiconductors: an STM Study of the Ripple Formation and Suppression of the Secondary Ion Yield Change By Sample Rotation)」、サーフェス・アンド・インターフェース・アナリシス(Surf. and Interf. Anal.)、1995年、第23巻、第506〜513頁)。このナノ構造の有用な特性は、そのアスペクト比(即ち、波長または波周期に対する起伏振幅の比)が十分大きいことである。しかしながら、O −GaAs系にて形成される波状ナノ構造の規則性および平面性(planarity)の程度は低い。
一群の発明を成す本第1発明の技術的効果は、形成される波状起伏構造の規則性が実質的に改善されることである。
これは、(従来技術ロシア国特許出願第99124768号に記載されるように)N イオン流束でスパッタリングするシリコンの代わりにガリウムヒ素を用いること、換言すれば、N −Si系に代えてN −GaAs系を用いることによって実現される。このようにして、GaAsをN で照射することにより、質の高い自然規則性(natural ordering)を有する波状ナノ構造が形成される。
好ましくは、ガリウムヒ素としてアモルファスガリウムヒ素の層を用いる。
好ましくは、アモルファスガリウムヒ素の層をガリウムヒ素のマグネトロンスパッタリング法により形成する。
好ましくは、N イオン入射角度をGaAs初期表面の法線に対して55°〜60°の範囲で選択する。
好ましくは、N イオンエネルギーを6〜8keVの範囲で選択する。
好ましくは、GaAsをN イオンにより深さD=1ミクロンまでスパッタリングする。
好ましくは、波状ナノ構造の振幅を増大させるために、N −GaAs系にて形成された波状ナノ構造をO イオン流束により、N イオンのボンバードメント面と一致するボンバードメント面にて更にスパッタリングする。
好ましくは、更なるスパッタリングにおけるO イオンによるボンバードメントのエネルギーおよび角度を、N −GaAs系およびO −GaAs系における波長が等しくなるように選択する。
好ましくは、O イオンによる更なるスパッタリング下での波状ナノ構造の振幅の成長を二次放出信号により制御する。
好ましくは、二次放出信号として二次電子、イオンまたはフォトン放出の信号を用いる。
好ましくは、O イオンによる更なる照射を、二次放出信号が飽和する時点までのみ実施する。
また、シリコンを分子状酸素のイオン流束でスパッタリングする間(O −Si系)にも波状起伏構造が形成されることが知られている(Vajo J. J.、Doty R. E.、Cirlin E. H.による「スパッタリングによって誘発されるシリコン上波紋トポグラフィーの形成および成長に対するO エネルギー、流束、フルエンスの影響(Influence of O2 + energy, flux and fluence on the formation and growth of sputtering-induced ripple topography on silicon)」、ジャーナル・オブ・バキューム・サイエンス・アンド・テクノロジー・エー(J. Vac. Sci. Thchnol. A)、1996年、第14巻、第5号、第2709〜2720頁)。走査型電子顕微鏡(SEM)により、波状起伏構造の振幅が大きな成長を開始する点に対応するシリコンスパッタリング深さDにて、O −Si系で振幅の小さな起伏が形成され始め、これはN −Si系に比べて規則性がより高く、または波長がより長いという注目すべき点があることを本発明者らは見出した。しかしながら、O −Si系にて酸素イオンにより更にスパッタリングすると波振幅の成長を伴うが、起伏の規則性およびその平面性が著しく低下する。これに対して、N −Si系にて形成される波状起伏は3Dに等しいスパッタリング深さまで高い平面性のまま維持されるという点で注目される。
本第2発明の技術的効果も、形成される波状起伏構造の規則性が実質的に改善されることである。
これは、シリコンスパッタリングを2段階で実施することで実現される。第1に、O イオン流束によりO −Si系にて規則性の増大した振幅の小さな波状ナノ構造をスパッタリング深さDで形成し、その後、N イオンによりN −Si系にて更なるシリコンスパッタリングを、波状ナノ構造の振幅がスパッタリング深さDにて飽和するまで実施する。このとき、O イオンおよびN イオンのボンバードメント面を一致させ、イオンボンバードメントのエネルギーおよび角度を、O −SiおよびN −Siにおける波状起伏構造の波長が一致するように選択する。
好ましくは、シリコンとしてアモルファスシリコンの層を用いる。
好ましくは、波状ナノ構造の形成を二次放出信号により制御する。
−Si系に関する研究により、シリコン表面をその上に形成される波状起伏構造の波峰の方向に予め(または予備的に)方向性研磨することにより、起伏配向性の程度、即ち起伏の規則性が著しく増大することを本発明者らは見出した。
本第3発明の技術的効果も、形成される波状起伏構造の規則性が改善されることである。
これは、シリコン表面の予備的方向性研磨を実施し、その後、N −Si系にて波状起伏構造を、波峰の配向が研磨の方向と一致するように形成することで実現される。
好ましくは、アルミニウム、シリコンおよびクロムの酸化物などの小さい粒子を含む研磨剤を方向性研磨に用いる。
イオンビームマトリックスを一般的なプラズマ以外で形成するための開口部マトリックスを有するプラズマ電極を含んで成る装置が知られている(K.L. Scott、T.-J. King、M.A. Lieberman、K.-N. Leungによる「イオンリソグラフィーのためのパターン形成機およびマイクロカラム(Pattern generators and microcolumns for ion lithography)」、ジャーナル・オブ・バキューム・サイエンス・アンド・テクノロジー・ビー、第18巻、第6号、2000年、第3172〜3176頁;K.-N. Leung、H.Y. Lee、V. Ngo、N. Zahirによる「プラズマ形成イオンビーム投影リソグラフィーシステム(Plasma formed ion beam projection lithography system)」、米国特許第6486480号)。
この従来技術の欠点は、形成されるパターンの最小寸法が不十分なことである。
基板表面にパターンを形成する装置(ロシア国特許第2180885号)が知られており、これは、シリコン表面に位置するナノラインのアレイについて所望される配置に従って設けられた線状開口部のマトリックスを有するプラズマ電極に基づいて、傾斜した線状イオンビームのマトリックスを形成する手段(または部材)と、シート状イオンビームを横断して基板を移動させる精密テーブルとを備える。
このプロトタイプの欠点は、変位(deviation)のマイクロシステムの作製およびシート状イオンビームの焦点合せが複雑なことである。
本第4発明の技術的効果は、変位のためのマイクロシステムをなくし、シート状イオンビームの焦点合せ、およびシリコン表面へシート状イオンビームを法線入射させるナノラインアレイ形成することによって、既知の装置の作製が簡素化されることである。
これは、シリコン表面へのビームの法線入射を確保するシート状イオンビームのマトリックスを形成する手段を用いることで実現される。このことは本発明の装置を従来技術に近づけるものである。しかしながら、本発明の装置はその目的(シリコン表面にコヒーレントな波状ナノ構造をイオンビームの幅よりはるかに小さい周期で形成すること)により、イオンビーム投影リソグラフィー(即ち、レジストにラインをイオンビームの直径と同等の幅で形成すること)を意図している従来技術と異なるものとなっている。
本発明の本質的な特徴は、円形ビームのマトリックスと比較したシート状ビームのマトリックスにあり、また、シート状ビームを横断して基板を移動させ得る精密テーブルの動作にある。
好ましくは、シート状イオンビームの幅は、5keVのイオンエネルギーでは約0.5ミクロンである。
好ましくは、基板用精密テーブルは以下の関係式によって決まる速度で基板を移動させる。
V=(I・Y・A)/(ρ・D・N・e)
式中、
はシート状イオンビームの直線電流密度(A/cm)であり;
Yは1個の窒素原子について算出されるスパッタリング量(yield)であり;
Aはシリコンの分子量(g)であり;
ρはシリコンの密度(g/cm)であり;
はコヒーレントな波状構造の形成深さ(cm)であり;
はアボガドロ数(6.022×1023モル−1)であり;
eは電荷(1.6×10−19クーロン)である。
好ましくは、基板用精密テーブルは、精密テーブル上に設置された試験セルからの二次電子放出信号により調整された速度で基板を移動させる。
半導体製造において基板を基板研磨する装置が知られている(米国特許出願公開第2002/0142704号)。
この既知の装置は、軸廻りおよび基板面内にて基板を回転させる基板ホルダ(または保持体)、基板表面がベルト(またはバンド)と合わさる場所で支持体により支持される一定走行ベルト、基板ホルダを回転させるモータ、研磨混合物をベルト上に供給するため、およびベルトを浮上させかつベルトに対する基板圧力を均等に分配するように、支持体にある開口部のシステムを通じて空気を供給するための装置で構成される。
本第5発明の技術的効果は、半導体基板の方向性研磨を確保するように既知の装置を設計変更したことである。
これは、基板ホルダにより基板をベルト動作方向に対して一定の位置に固定することで実現される。
発明の詳細な説明
本発明の本質を以下の実施例により詳しく述べる。
実施例1:イオンスパッタリングを用いて物質を層毎に分析するよう設計された装置において、GaAsサンプルのイオンスパッタリングを実施した。
均一なイオン流束を提供するようにイオンビームをサンプル表面に走査(またはスキャン)パターンで向けた。図1AはN −GaAsにて波状ナノ構造を形成するプロセスを概略的に示す。図1Aの紙面はイオンボンバードメント面またはイオン入射面と一致する。GaAs表面の法線に対するイオンボンバードメント角度の狭い範囲θ=55〜58°、イオンエネルギーN E=8keV、スパッタリング深さDを約1ミクロンとして、波長λ=130nmを有する安定で極めてコヒーレントな波状ナノ構造が形成され、このナノ構造は波の変異(突然変異または異常部)が殆どなく、また波の交差が極めて少ない。波峰はイオンボンバードメント面に対して垂直に配向する。照射量を増やしても、該ナノ構造は35ミクロンのスパッタリング深さまで著しく変形しない。E=8keV、θ=56°にて得られる波状ナノ構造を有するGaAs結晶チップを走査型電子顕微鏡(SEM)で観察することにより、個々の波の形状が容易に確認された。λ=130nmにて波の振幅は13nmとなった。波の斜面は水平に対して8〜9°で傾斜している。このため、波の斜面の局所的なボンバードメント角度は47°および65°に等しく、スパッタリングを長引かせてもこれらの角度は変わらない。
−GaAs系において、角度θ>60°(E=8keV)では、ならびにイオンエネルギーE<6keV(θ=56°)では、SEMにより観察される波状ナノ構造は形成されない。E=6keVおよびθ=56°で、λ=123nmを有する波状ナノ構造が形成される。θ>60°にて波状ナノ構造が存在しないとき、孤立した円錐形状の形成物がイオンスパッタリングの窪みの底部および斜面に観察される。θ=45〜55°の角度範囲でE=8keVとする場合、低コヒーレント、小振幅の周期的なナノ構造が形成され、これはイオン照射量が増えるにつれて発達する摂動(または撹乱)が起こる。同様の発達的摂動はO −GaAsおよびO −Si系についても典型的なものである。
波状ナノ構造形成方法のオージェ電子放出に対する影響は認められなかった。よって、この方法によるその場での計測(in situ registration)は不可能であった。
イオンによりGaAs表面にE=8keVおよびθ=55°で、および様々な照射量で形成された、イオンビームでエッチングされた窪みの表面をSEM観察することにより、波状ナノ構造形成物の深さは1ミクロンであることがわかった。
−GaAs系にて形成される波状ナノ構造の振幅を大きくするため、および波の斜面の傾斜角度を大きくするため、波状ナノ構造の2段階形成についての実験を行った。第1段階では、N −GaAs系にて、E=8keVおよびθ=56.7°の条件(この条件はナノ構造の規則性を最大限にするものである)で、λ=128nmおよびスパッタリング深さ1.5ミクロンの波状ナノ構造を形成した。その後、この波状ナノ構造をO イオンにより、E=5.5keVおよびθ=39°の条件で、様々なイオン照射量にてスパッタリングした。波状ナノ構造の更なるスパッタリング工程を図1Bに示す。O イオンおよび イオンのボンバートメント面は一致させた。O イオンによる照射量は、GaOイオンの二次放出信号が飽和点に達するまでの時間に基づいて選択した。この放出信号の増大および飽和はナノ構造の波斜面の傾斜角度の増大および飽和を反映しており、このことはO −GaAs系におけるAsまたはAsO二次イオンについても同様に認められる。
実験では、GaO放出信号の増大は4分間で飽和するに至った。図1Cおよび1Dは、後続のO イオンによるスパッタリングをそれぞれ1.5分および2.5分間行う2つの実験方法により形成されたλ=123nmを有する波状ナノ構造のSEM像を示す。O イオン照射量の増加につれて二次電子放出が起こるとSEM像のコントラストが際立ち、このことは波斜面の傾斜角度が増加していることを示すものである。図1Cおよび1Dの比較により、O イオン照射量の増加により、N −GaAs系にて得られる初期波状ナノ構造の規則性が著しく影響されないことがわかる。
この波状ナノ構造を利用する際、GaAsターゲットマグネトロンスパッタリングという既知の方法により様々な材料の表面に堆積したアモルファスGaAsの層に波状ナノ構造を形成しなければならないことになり得る。
実施例2:波紋モルフォロジーの漸進的変化をSEM観察することにより、この系においてスパッタリング深さDにて波の規則性がより高いという結論が導き出された。N −Si系に比べ、O −Si系では、波状ナノ構造は深さDにおいて波の変異が著しく少ない状態で形成される。これらに基づいて、波状ナノ構造の2段階形成についての実験を行った。第1段階では、O −Si系にて、E=4keVおよびθ=47°で、スパッタリング深さD=1350nmとして、λ=130nmの波状ナノ構造を形成した。第2段階のパラメータはO −Si系およびN −Si系にて等しい波長が得られるように選択した。第2段階では、N イオンにより、E=8keVおよびθ=43°で、最終深さD=1670nmまで波状ナノ構造をスパッタリング形成した。N −Si系での更なるスパッタリング深さは320nmに等しく、波状ナノ構造形成の第2段階の条件に対応する。O イオンおよびN イオンのボンバードメント面は実施例1におけるものと一致させた。この2段階プロセスにより、図2Bに示すλ=140nmを有する波状ナノ構造を得た。比較のために、N −Si系にてE=8keVおよびθ=43°での1段階プロセスにより形成された波状ナノ構造の像を図2Aに示す。SEM像の統計分析を6.77×9ミクロンのサイズで行った。この分析は1.3×6.5ミクロンの枠(波峰に対して垂直方向を長手側とする)の内部にある波の数を数えることにより行い、各々は50個の波を含むものであった。この枠の一方の長手方向端から他方の端まで変異および交差なしに通過する波の数(良好な波の数量)、一方の端を通過するものの他方の端まで達しない波の数(波変異の数量)および枠内で交差している波の数を数えた。この結果、N −[O −Si]波状ナノ構造を形成する2段階プロセスは波変異の数を5.4分の1に低減し、波交差の数を2.9分の1に低減し、そして良好な波の数を2.4倍に増加させることがわかった。このように、O −Si系におけるスパッタリング深さDでの増加した波経線と、N −Siの平面性とを組み合わせるようにして2段階プロセスを用いて、波の規則性が改善された波状ナノ構造を形成することができる。
実施例3:自然規則性を有しないN −Si系では、シリコン表面を予備的に機械加工することによって、波状ナノ構造の規則性の程度を上昇させることができる。Cr粒子を含むGOI化合物によりシリコン表面を方向性研磨し、その後、N −Si系にて、シリコン表面に対する研磨粒子の移動方向に対して垂直な方向のN イオン流束を用いて波状ナノ構造を形成する実験を通じて、予備的方向性研磨プロセスにより、研磨方向に沿ったナノ構造の配向性の程度が著しく上昇することがわかった。ナノ構造を形成する際のパラメータ(E=8keV、θ=43°、D=360nm、λ=150nm)は研磨なしの場合に用いられるパラメータに近い。GOI化合物での予備的研磨によりナノ構造の配向性が改善されることを示す同様の結果が、アモルファスシリコンの層について得られた。GOIペーストに代えて、アルミナまたはシリカ粒子を含む様々な水ベースのスラリーまたは低アルカリ性スラリーを適用することができる。この種のスラリー系は半導体製造において基板を研磨するのに産業的に使用されるものである。
実施例4:コヒーレントな波状ナノ構造を形成する装置の動作原理を図4A〜4Bに図示する。この装置は次のようにして動作する。基板10を精密テーブル19に設置する。真空チャンバを減圧して動作圧力とする。窒素イオン流束を得るためのプラズマチャンバに窒素を送出系を通じて供給する。プラズマチャンバにて電荷点火(または放電)させる。接地に対するプラズマの動作電位は凡そU=+5keVであり、よって、チャンバ16をチャンバ20から適切に電気的に隔離すべきである。プラズマ電極3は電位U−Uを有し、電極4はビームのスイッチをオンにしたときに電位U−Uを有し、ビームのスイッチをオフにしたときに電位U+Uを有する。電極4は絶縁体5により電極3から隔離される。電位Uは+100Vのオーダーである。精密テーブル19の動きはコンピュータおよびインターフェースにより、また試験セル17からの二次電子信号の検出器により制御する。テーブルの移動速度は、試験セル17から検出器18により計測(または記録)される二次電子放出の流れ(または電流)に比例して減少させる。単位時間あたり基板6枚の生産速度を(基板をナノラインで100%覆った状態とする)次の条件で実現することができる:プラズマ中のイオン電流密度を250mA/cm、基板移動速度を2.5ミクロン/s、およびシート状ビーム間の距離を1mmとする。
プラズマ電極3にある線状開口部2を、基板10上の結晶12の寸法Sの整数分の1となっている周期dにて列に沿って配置する。これにより、結晶寸法のS/d分の1の距離に亘って移動することで、結晶をナノライン14のアレイで完全に覆うことができる。プラズマ電極は高合金シリコン基板でできており、これはn型導電性を有し、および厚さ約20ミクロンを有する。線状ビーム11のマトリックスの形成機器の一部(電極3および4を有する)は、窒化シリコンから電極支持絶縁体5を得るプレーナシリコン技術を用いて作製できる。この形成手段の基板10に面する外側部分11は、アモルファスシリコンまたは低導電性カーボンの層で覆われる。
特許請求する方法に関する全ての実施例において、イオン流束は基板に傾斜して降り注ぐ。しかしながら、これらは均一なイオン束である。図4Aに示すようにシート状イオンビームを走らせる場合、スパッタリングされる表面領域7はイオン流束の方向に対して傾斜するものとなる。ビーム1がシリコン表面10に沿って進行するにつれて、ビーム1はシリコンを散らばらせ、そしてその後に規則的なナノ構造6を残す。ナノ構造を有する表面レベル(または位置)は初期表面10のレベルより低い。傾斜してスパッタリングされる表面領域7の幅はビーム1の幅に等しい。このようにして、イオン流束1が初期表面10に垂直に降り注ぐものであっても、スパッタリングすべき表面領域に対する傾斜ボンバードメントにより、ナノ構造6を形成するプロセスが実施される。
従って、本発明は既知の従来の装置の機能的特性を拡張するものである。
好ましい実施態様
実施例5:線状化学的−機械的研磨のための装置は半導体製造において基板を研磨するのに広範に使用されており、これは連続走行ベルトを含んで成る(米国特許出願公開第2002/0142704号)。実験を行うことにより、そのような装置をわずかに設計変更することで基板の方向性研磨を実施できるという結論に達した。例えば、この変更は、基板ホルダを軸廻りに回転させないものとし、かつホルダをベルトの走行方向に対して一定の向きに維持することである。図5は方向性基板研磨のための装置を示す。この装置は基板を設置するように設計された基板ホルダ1(非運転状態にある場合を示す)より構成される。運転状態2では、このホルダは基板3を連続ベルト4に対して押圧し、連続ベルト4はロール5により動かされる。基板ホルダにより、基板3はベルト4の走行方向に対して一定の位置(または状態)に維持される。支持体6はベルト4および基板ホルダを運転状態で保持する。この支持体は圧縮空気を通過させる開口部のシステムを有し、これにより、ベルトに対する基板の圧力を一様に分配する。加えて、研磨スラリーをベルト上に供給する(図5にはスラリーを供給するための装置を図示せず)。ロール5はベルト4の下側部分と共に研磨スラリー浴に沈めてよい。研磨スラリーに用いるのに適切な研磨剤、例えば製造の際に一般的に使用されているシリカまたはアルミナなどを選択することは、実施例3にて示したように、基板のその後のイオンスパッタリングにおいて波状ナノ構造のコヒーレンスを最大限にして得るのに有用なことがわかるであろう。
本発明は、シリコンおよびガリウムヒ素の表面にパターンを10〜60nmの線幅で形成するために用いられるものを包含するパターン形成方法に、またナノ電子および光電子デバイスのためのナノ配線形成方法に使用することができる。
本発明を図面により説明し、図1AはN イオンでのスパッタリングによりガリウムヒ素表面にコヒーレントな振幅の小さな波状ナノ構造を形成する方法および個々の波の形状を概略的に示す。 図1BはO イオンでの更なるスパッタリングによって得られる振幅の増大したガリウムヒ素表面におけるコヒーレントな波状ナノ構造および個々の波の形状示す。 図1CはO イオンでの後続の更なるスパッタリングによりN −GaAsにて形成されたコヒーレントなナノ構造のSEM像を示す。 図1DはO イオンでの後続の更なるスパッタリングによりN −GaAsにて形成されたコヒーレントなナノ構造のSEM像を示す。 図2AはN −Si系にて形成された波状ナノ構造のSEM像を示す。 図2BはO −Si系にて、N イオンでの後続の更なるスパッタリングにより深さDで形成された波状ナノ構造のSEM像を示す。 図3AはN −Si系にて形成された波状ナノ構造のSEM像を示す。 図3BはGOIペーストにより予備的方向性表面研磨を行ってN −Si系にて形成された波状ナノ構造のSEM像を示す。 図4Aはビーム1を形成するシート状ビームのマトリックスの形成手段(または形成部)を示し、これはプラズマ電極3にある線状開口部2のマトリックス、シート状ビームをスイッチオンおよびスイッチオフするための電極4、および絶縁体5を含んで成る。イオンビーム1によりシリコン基板10上にナノ構造6が形成される。 図4Bはプラズマ電極3の上方(視線A)から見た図を示し、結晶12はナノライン14のアレイを有する。 図4Cはコヒーレントな波状ナノ構造を基板表面に形成するための装置を示し、これはシート状ビーム11のマトリックスの形成手段、永久磁石15、窒素を送出および排気するシステム(図示せず)を有するプラズマチャンバ16、試験セル17、二次電子検出器18、基板10のための精密テーブル19、基板を取出しおよびチャンバへ導入するシステム(図示せず)を有する真空チャンバ20、シリコン基板10、インターフェースを有するコンピュータ(図示せず)を含んで成る。 図5は基板を方向性研磨するための装置を示す。

Claims (15)

  1. 半導体材料を分子状窒素イオンN の均一な流束によりスパッタリングして、材料表面に周期的な波状ナノ構造をイオン入射面に対して垂直な波峰配向で形成することを含むコヒーレントな波状ナノ構造の形成方法であって、半導体材料としてガリウムヒ素を用い、N 窒素イオンによるスパッタリングの後、形成された波状ナノ構造をO 酸素イオン流束により更にスパッタリングし、このとき酸素イオンの入射面を窒素イオンの入射面と一致させ、および窒素イオンおよび酸素イオンを単独で照射する場合に波状ナノ構造の波長が一致するようにイオン入射のエネルギーおよび角度を選択することを特徴とする方法。
  2. ガリウムヒ素としてアモルファスガリウムヒ素の層を用いることを特徴とする請求項1に記載の方法。
  3. アモルファスガリウムヒ素の層をマグネトロンスパッタリング法により形成することを特徴とする、請求項2に記載の方法。
  4. イオン入射角度をガリウムヒ素の初期表面の法線に対して55〜60度の範囲にあるように選択すること、およびN イオンのエネルギーを6〜8keVの範囲にあるように選択すること、ならびにガリウムヒ素をN イオンにより深さD=1ミクロンまでスパッタリングすることを特徴とする、請求項3に記載の方法。
  5. 波状ナノ構造の振幅の成長を二次放出信号により制御することを特徴とする、請求項1〜4のいずれかに記載の方法。
  6. 二次放出信号として二次電子、イオンおよびフォトン放出の信号を用いることを特徴とする、請求項5に記載の方法。
  7. イオンによる照射を二次放出信号が飽和する時点まで実施することを特徴とする、請求項5に記載の方法。
  8. コヒーレントな波状ナノ構造の形成方法であって、振幅の小さな波状ナノ構造が形成されるまで、シリコン表面をO イオン流束によりスパッタリングしその後、波状ナノ構造の振幅が成長して飽和するまで、シリコン表面にN イオン流束を、そのボンバードメント面をO イオンのボンバードメント面に一致させて照射し、 イオンによるときとN イオンによるときとで同一の波長を有する波状ナノ構造を形成するようにイオンボンバードメントのエネルギーおよび角度を選択することを含む方法。
  9. シリコンとしてアモルファスシリコンの層を用いることを特徴とする、請求項8に記載の方法。
  10. 波状ナノ構造の振幅の成長および飽和を、二次放出信号により制御することを特徴とする、請求項8に記載の方法。
  11. 半導体材料をN 窒素イオンの均一な流束によりスパッタリングして、材料表面に周期的な波状ナノ構造をイオン入射面に対して垂直な波峰配向で形成することを含むコヒーレントな波状ナノ構造の形成方法であって、半導体材料としてガリウムヒ素を用い、分子状窒素イオンによるスパッタリングに先立って、ガリウムヒ素表面を方向性研磨し、ガリウムヒ素表面への波状構造の形成を、波峰配向を研磨方向に一致させて実施し、N 分子状窒素イオンによるスパッタリングの後、形成された波状ナノ構造をO 酸素イオン流束により更にスパッタリングし、このとき酸素イオンの入射面を窒素イオンの入射面と一致させ、および波状ナノ構造の波長が窒素イオンおよび酸素イオンを単独で照射する場合で一致するようにイオン入射のエネルギーおよび角度を選択することを特徴とする方法。
  12. 研磨にアルミニウム、シリコンまたはクロムの酸化物の粒子を含む研磨剤を用いることを特徴とする、請求項11に記載の方法。
  13. コヒーレントな波状ナノ構造の形成方法であって、シリコン表面を方向性研磨し、その後、振幅の小さな波状ナノ構造が形成されるまで、シリコン表面をO イオン流束でスパッタリングすることによりシリコン表面に波状ナノ構造を研磨方向と一致する波峰配向で形成しその後、波状ナノ構造の振幅が成長して飽和するまで、シリコン表面にN イオン流束を、そのボンバードメント面をO イオンによるボンバードメント面に一致させて照射し、 イオンによるときとN イオンによるときとで同一の波長を有する波状ナノ構造を形成するようにイオンボンバードメントのエネルギーおよび角度を選択すること含む方法。
  14. 方向性研磨が、酸化物の粒子を含むスラリーを用いて実施されることを特徴とする、請求項13に記載の方法。
  15. 酸化物の粒子は、シリカ、アルミナ、および酸化クロムを含む群から選択される、請求項14に記載の方法。
JP2006536967A 2003-10-10 2004-10-08 コヒーレントな波形ナノ構造の形成方法 Active JP4767859B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
RU2003129927 2003-10-10
RU2003129927/28A RU2240280C1 (ru) 2003-10-10 2003-10-10 Способ формирования упорядоченных волнообразных наноструктур (варианты)
PCT/RU2004/000396 WO2005050697A2 (en) 2003-10-10 2004-10-08 Method for forming wavy nanostructures

Publications (3)

Publication Number Publication Date
JP2007512682A JP2007512682A (ja) 2007-05-17
JP2007512682A5 JP2007512682A5 (ja) 2007-12-13
JP4767859B2 true JP4767859B2 (ja) 2011-09-07

Family

ID=34311279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006536967A Active JP4767859B2 (ja) 2003-10-10 2004-10-08 コヒーレントな波形ナノ構造の形成方法

Country Status (7)

Country Link
US (3) US7977252B2 (ja)
EP (1) EP1681262B1 (ja)
JP (1) JP4767859B2 (ja)
KR (2) KR101160308B1 (ja)
CN (1) CN1894157B (ja)
RU (1) RU2240280C1 (ja)
WO (1) WO2005050697A2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768018B2 (en) * 2003-10-10 2010-08-03 Wostec, Inc. Polarizer based on a nanowire grid
RU2240280C1 (ru) 2003-10-10 2004-11-20 Ворлд Бизнес Ассошиэйтс Лимитед Способ формирования упорядоченных волнообразных наноструктур (варианты)
WO2013006077A1 (en) 2011-07-06 2013-01-10 Wostec, Inc. Solar cell with nanostructured layer and methods of making and using
JP5840294B2 (ja) * 2011-08-05 2016-01-06 ウォステック・インコーポレイテッドWostec, Inc ナノ構造層を有する発光ダイオードならびに製造方法および使用方法
US9057704B2 (en) 2011-12-12 2015-06-16 Wostec, Inc. SERS-sensor with nanostructured surface and methods of making and using
WO2013109157A1 (en) * 2012-01-18 2013-07-25 Wostec, Inc. Arrangements with pyramidal features having at least one nanostructured surface and methods of making and using
US9134250B2 (en) 2012-03-23 2015-09-15 Wostec, Inc. SERS-sensor with nanostructured layer and methods of making and using
DE102012017502B4 (de) * 2012-05-30 2022-11-17 Airbus Defence and Space GmbH Verfahren zur Nanostrukturierung von anorganischen und organischen Materialien mit hochenergetischer gepulster Laserstrahlung
RU2519865C1 (ru) * 2012-12-20 2014-06-20 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ получения структурированной поверхности полупроводников
US9500789B2 (en) 2013-03-13 2016-11-22 Wostec, Inc. Polarizer based on a nanowire grid
US9748341B2 (en) * 2013-07-02 2017-08-29 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery
RU2553830C2 (ru) * 2013-08-06 2015-06-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) Способ модификации полупроводниковой пленки лазерным излучением
US9925616B2 (en) * 2013-12-23 2018-03-27 Samsung Display Co., Ltd. Method for fusing nanowire junctions in conductive films
US20170194167A1 (en) 2014-06-26 2017-07-06 Wostec, Inc. Wavelike hard nanomask on a topographic feature and methods of making and using
CN104064502A (zh) * 2014-07-18 2014-09-24 余瑞琴 结合离子束表面活化溅射和反应离子刻蚀的黑硅制备工艺
CN105271107B (zh) * 2015-09-29 2017-03-29 中国人民解放军国防科学技术大学 熔石英光学曲面的大面积纳米微结构调控制备方法
DE102016111998B4 (de) * 2016-06-30 2024-01-18 Infineon Technologies Ag Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
WO2018093284A1 (en) 2016-11-18 2018-05-24 Wostec, Inc. Optical memory devices using a silicon wire grid polarizer and methods of making and using
WO2018156042A1 (en) * 2017-02-27 2018-08-30 Wostec, Inc. Nanowire grid polarizer on a curved surface and methods of making and using
CN112158798B (zh) * 2020-09-18 2022-05-17 中国科学技术大学 利用双层材料制备有序自组织纳米结构的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349779A (ja) * 1993-04-06 1994-12-22 Siemens Ag 基板の表面にパターンを形成する方法
JPH08293483A (ja) * 1994-09-06 1996-11-05 Res Dev Corp Of Japan ガスクラスターイオンビームによる固体表面の 平坦化方法
JP2001156050A (ja) * 1999-11-25 2001-06-08 Sceptre Electronics Ltd シリコンナノ構造の形成方法、シリコン量子細線配列、及びその上に基礎をおくデバイス
JP2003282384A (ja) * 2002-03-27 2003-10-03 Mitsui Eng & Shipbuild Co Ltd カーボン製モニタウェハ

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009933A (en) 1975-05-07 1977-03-01 Rca Corporation Polarization-selective laser mirror
US4233109A (en) 1976-01-16 1980-11-11 Zaidan Hojin Handotai Kenkyu Shinkokai Dry etching method
US4400409A (en) 1980-05-19 1983-08-23 Energy Conversion Devices, Inc. Method of making p-doped silicon films
JP2650930B2 (ja) * 1987-11-24 1997-09-10 株式会社日立製作所 超格子構作の素子製作方法
US4857080A (en) 1987-12-02 1989-08-15 Membrane Technology & Research, Inc. Ultrathin composite metal membranes
US5498278A (en) 1990-08-10 1996-03-12 Bend Research, Inc. Composite hydrogen separation element and module
US5160618A (en) 1992-01-02 1992-11-03 Air Products And Chemicals, Inc. Method for manufacturing ultrathin inorganic membranes
US5451386A (en) 1993-05-19 1995-09-19 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Osu Hydrogen-selective membrane
JP3295675B2 (ja) * 1993-10-29 2002-06-24 三菱電機株式会社 化合物半導体デバイスの製造方法
NL9401260A (nl) 1993-11-12 1995-06-01 Cornelis Johannes Maria Van Ri Membraan voor microfiltratie, ultrafiltratie, gasscheiding en katalyse, werkwijze ter vervaardiging van een dergelijk membraan, mal ter vervaardiging van een dergelijk membraan, alsmede diverse scheidingssystemen omvattende een dergelijk membraan.
US5702503A (en) 1994-06-03 1997-12-30 Uop Composite gas separation membranes and making thereof
US5663488A (en) 1995-05-31 1997-09-02 Hewlett-Packard Co. Thermal isolation system in an analytical instrument
RU2141699C1 (ru) * 1997-09-30 1999-11-20 Закрытое акционерное общество Центр "Анализ Веществ" Способ формирования твердотельных наноструктур
US6108131A (en) 1998-05-14 2000-08-22 Moxtek Polarizer apparatus for producing a generally polarized beam of light
RU2152108C1 (ru) 1998-08-20 2000-06-27 Акционерное общество открытого типа "НИИМЭ и завод "Микрон" Способ изготовления полупроводникового прибора
JP2002531246A (ja) 1998-12-02 2002-09-24 マサチューセッツ・インスティチュート・オブ・テクノロジー 水素分離及び水素化/脱水素反応のための集積されたパラジウムをベースとする微小膜
FR2791781B1 (fr) 1999-03-30 2002-05-31 Instruments Sa Filtre polarisant et son procede de fabrication
US6667240B2 (en) 2000-03-09 2003-12-23 Canon Kabushiki Kaisha Method and apparatus for forming deposited film
AU2001280980A1 (en) 2000-08-01 2002-02-13 Board Of Regents, The University Of Texas System Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography
US6518194B2 (en) 2000-12-28 2003-02-11 Thomas Andrew Winningham Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
US6387787B1 (en) 2001-03-02 2002-05-14 Motorola, Inc. Lithographic template and method of formation and use
US6837774B2 (en) 2001-03-28 2005-01-04 Taiwan Semiconductor Manufacturing Co., Ltd Linear chemical mechanical polishing apparatus equipped with programmable pneumatic support platen and method of using
JP2002311843A (ja) 2001-04-17 2002-10-25 Dainippon Printing Co Ltd 電磁波遮蔽用部材及びディスプレイ
US20020154403A1 (en) * 2001-04-23 2002-10-24 Trotter, Donald M. Photonic crystal optical isolator
RU2180885C1 (ru) 2001-06-20 2002-03-27 Общество с ограниченной ответственностью "Агентство маркетинга научных разработок" Установка для формирования рисунка на поверхности пластин
TWI289494B (en) 2002-01-22 2007-11-11 Multi Planar Technologies Inc Chemical mechanical polishing apparatus and method having a retaining ring with a contoured surface for slurry distribution
US7001446B2 (en) 2002-03-05 2006-02-21 Eltron Research, Inc. Dense, layered membranes for hydrogen separation
US6706576B1 (en) 2002-03-14 2004-03-16 Advanced Micro Devices, Inc. Laser thermal annealing of silicon nitride for increased density and etch selectivity
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
RU2204179C1 (ru) * 2002-08-19 2003-05-10 Общество с ограниченной ответственностью "Агентство маркетинга научных разработок" Способ формирования нанорельефа на поверхности пленок
US6665119B1 (en) 2002-10-15 2003-12-16 Eastman Kodak Company Wire grid polarizer
US7113336B2 (en) 2002-12-30 2006-09-26 Ian Crosby Microlens including wire-grid polarizer and methods of manufacture
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US20040174596A1 (en) 2003-03-05 2004-09-09 Ricoh Optical Industries Co., Ltd. Polarization optical device and manufacturing method therefor
US7510946B2 (en) 2003-03-17 2009-03-31 Princeton University Method for filling of nanoscale holes and trenches and for planarizing of a wafer surface
CA2519769A1 (en) 2003-03-21 2004-10-07 Worcester Polytechnic Institute Composite gas separation modules having intermediate porous metal layers
RU2231171C1 (ru) 2003-04-30 2004-06-20 Закрытое акционерное общество "Инновационная фирма "ТЕТИС" Светоизлучающий диод
JP4386413B2 (ja) 2003-08-25 2009-12-16 株式会社エンプラス ワイヤーグリッド偏光子の製造方法
US7768018B2 (en) 2003-10-10 2010-08-03 Wostec, Inc. Polarizer based on a nanowire grid
RU2240280C1 (ru) 2003-10-10 2004-11-20 Ворлд Бизнес Ассошиэйтс Лимитед Способ формирования упорядоченных волнообразных наноструктур (варианты)
US7341788B2 (en) 2005-03-11 2008-03-11 International Business Machines Corporation Materials having predefined morphologies and methods of formation thereof
US7604690B2 (en) 2005-04-05 2009-10-20 Wostec, Inc. Composite material for ultra thin membranes
US7265374B2 (en) 2005-06-10 2007-09-04 Arima Computer Corporation Light emitting semiconductor device
US20070012355A1 (en) 2005-07-12 2007-01-18 Locascio Michael Nanostructured material comprising semiconductor nanocrystal complexes for use in solar cell and method of making a solar cell comprising nanostructured material
RU2321101C1 (ru) 2006-07-06 2008-03-27 ФГУП "НИИ физических измерений" Способ изготовления полупроводниковых приборов
TW200939471A (en) 2008-03-10 2009-09-16 Silicon Based Tech Corp A semiconductor device and its manufacturing methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349779A (ja) * 1993-04-06 1994-12-22 Siemens Ag 基板の表面にパターンを形成する方法
JPH08293483A (ja) * 1994-09-06 1996-11-05 Res Dev Corp Of Japan ガスクラスターイオンビームによる固体表面の 平坦化方法
JP2001156050A (ja) * 1999-11-25 2001-06-08 Sceptre Electronics Ltd シリコンナノ構造の形成方法、シリコン量子細線配列、及びその上に基礎をおくデバイス
JP2003282384A (ja) * 2002-03-27 2003-10-03 Mitsui Eng & Shipbuild Co Ltd カーボン製モニタウェハ

Also Published As

Publication number Publication date
US20110248386A1 (en) 2011-10-13
WO2005050697A2 (en) 2005-06-02
KR20110125275A (ko) 2011-11-18
WO2005050697A3 (en) 2005-08-11
CN1894157A (zh) 2007-01-10
US20130228780A1 (en) 2013-09-05
CN1894157B (zh) 2010-08-11
RU2240280C1 (ru) 2004-11-20
US8859440B2 (en) 2014-10-14
US7977252B2 (en) 2011-07-12
US8426320B2 (en) 2013-04-23
EP1681262A2 (en) 2006-07-19
KR101160321B1 (ko) 2012-06-26
KR20060113664A (ko) 2006-11-02
JP2007512682A (ja) 2007-05-17
EP1681262A4 (en) 2012-02-29
KR101160308B1 (ko) 2012-06-26
US20080119034A1 (en) 2008-05-22
EP1681262B1 (en) 2016-03-30

Similar Documents

Publication Publication Date Title
JP4767859B2 (ja) コヒーレントな波形ナノ構造の形成方法
TW516123B (en) Stepped upper electrode for plasma processing uniformity
JP5160436B2 (ja) ガスクラスターイオンビームによる固体表面の平坦化方法
WO2001018866A1 (en) Strongly textured atomic ridges and dots
KR20090089787A (ko) 나노입자의 집속 패터닝에 의한 나노입자 구조체의 제조방법 및 이에 의해 얻어진 나노입자 구조체
US20100096566A1 (en) Reducing Line Edge Roughness by Particle Beam Exposure
KR101349976B1 (ko) 나노입자로 조립된 3차원 구조물을 이용한 광학소자
US6099698A (en) Magnetic disc and method of manufacturing same
Li et al. Low-current focused-ion-beam induced deposition of three-dimensional tungsten nanoscale conductors
US11017989B2 (en) Collimator, fabrication apparatus including the same, and method of fabricating a semiconductor device using the same
KR101806389B1 (ko) 애그리게이트 소스를 이용한 나노입자들의 증착에 의한 원자력 현미경 팁들의 수정
JP2004148198A (ja) 超微細インクジェット印刷用ノズルおよびその製造方法
JP5035678B2 (ja) ナノインプリントモールドの製造方法
Dunn et al. C60 manipulation and cluster formation using a scanning tunneling microscope
JP2000040828A (ja) 薄膜トランジスタの製造方法
Zimin et al. Inductively Coupled Plasma Sputtering: Structure of IV-VI Semiconductors
US6468598B1 (en) Magnetic disk and method of making thereof
JP2810191B2 (ja) ベリリウム薄膜の平坦化方法
JP2003208703A (ja) 磁気記録ヘッド及びその製造方法並び炭素保護膜形成装置
JPS6037119A (ja) プラズマ気相反応装置
Radi et al. Surface polishing and slope cut by parallel ar ion beams for high resolution electron backscatter diffraction measurements
JP3008466B2 (ja) ダイヤモンド微粉末を用いるダイヤモンド薄膜の選択成長法
Colgan et al. Non-lithographic Nanocolumn Fabrication with Application to Field Emitters
Saeed Ion Irradiation Induce Surface Modifications of InSb (001)
LeQuan The Research and Development of Sub-Micron Gap Nanodiamond Lateral Field Emission Diodes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4767859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250