KR101160321B1 - 간섭성의 파동 나노구조(버젼)를 형성하기 위한 방법 - Google Patents

간섭성의 파동 나노구조(버젼)를 형성하기 위한 방법 Download PDF

Info

Publication number
KR101160321B1
KR101160321B1 KR1020067006789A KR20067006789A KR101160321B1 KR 101160321 B1 KR101160321 B1 KR 101160321B1 KR 1020067006789 A KR1020067006789 A KR 1020067006789A KR 20067006789 A KR20067006789 A KR 20067006789A KR 101160321 B1 KR101160321 B1 KR 101160321B1
Authority
KR
South Korea
Prior art keywords
wave
ions
nanostructures
sputtering
nanostructure
Prior art date
Application number
KR1020067006789A
Other languages
English (en)
Other versions
KR20060113664A (ko
Inventor
발레리 콘스탄티노비치 스미르노브
드미트리 스타니슬라보비치 키발로브
Original Assignee
워스텍, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 워스텍, 인코포레이티드 filed Critical 워스텍, 인코포레이티드
Publication of KR20060113664A publication Critical patent/KR20060113664A/ko
Application granted granted Critical
Publication of KR101160321B1 publication Critical patent/KR101160321B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3174—Etching microareas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Silicon Compounds (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

파동 나노구조를 형성하는 본 발명의 방법은, 주기적인 파동 나노구조가 물질의 표면상에 형성되고 상기 나노구조의 파동의 마루가 이온의 입사 평면에 대하여 수직 방향으로 배향되는 방식으로, 분자 질소 N2 + 이온들의 플럭스에 의해 반도체 물질에 스프레이되는 것을 포함한다. 나노구조의 진폭을 증가시키기 위하여, 질소 N2 + 이온들에 의한 충격 평면과 일치하는 이온 충격 평면상에서 부가적인 스프레이가 O2 + 이온들의 플럭스로 수행된다. 형성 가능한 파동 나노구조의 파장들이 N2 + 및, O2 + 이온들에 의한 단일 조사시에 일치하도록 O2 + 이온 충격의 에너지와 각도가 선택된다. 비화물, 갈륨 및, 실리콘 구조들을 위한 정돈된 파동 나노구조를 형성하기 위한 3 가지 변형들도 설명된다.

Description

간섭성의 파동 나노구조(버젼)를 형성하기 위한 방법{The method of formation of coherent wavy nanostructures (versions)}
본 발명은 기판 폴리싱을 위한 장치들 및 이온 플럭스(ion fluxes)를 가지고 기판의 표면상에 약 100 nm 내지 그보다 작은 주기를 가진 릴리이프 구조(relief structure)로서 파동(wavy)(파도와 같은) 패턴을 형성하기 위한 장치들 및, 방법들에 관한 것이다.
실리콘 표면상에 파동 패턴(wavelike pattern)을 나노릴리이프 구조(nano-relief structure)로서 형성하는 방법(러시아 특허 출원 RU 99124768)이 공지되어 있다.
나노구조(nanostructure) 파동 마루(crest)의 배향이 이온 입사의 평면에 수직으로 되는 주기적인 파동 나노 구조가 형성될 때까지 실리콘은 분자 질소 N2 + 의 균질한 이온 플럭스로 스퍼터링된다.
여기에서 처음에, 나노구조 파동 진폭 성장의 개시 및, 완료에 대응하는 스퍼터링 깊이 Dm 및, DF 와, 드러나는 파동의 나노구조의 기하 형상을 한정하는 파라미터들이 선택된다: 이온 에너지, 실리콘의 최초 표면에 대한 이온 입사의 각도, 실리콘의 온도 및, 실리콘 안으로의 이온 침투 깊이는 상기 나노구조의 파장에 기초한다. 스퍼터링 깊이가 파동 나노구조의 진폭의 포화 및 성장의 개시에 해당하는 지점에 도달하는 순간은 스퍼터링되는 표면으로부터 방출되는 방출 신호에 의해 제어된다.
따라서, 유사물(analogue)은 파장 나노구조를 형성하도록 N2 + - Si 시스템을 이용한다.
공지된 바로서, O2 + 이온과 함께 하는 갈륨 비화물의 스퍼터링(O2 +-GaAs 시스템)은 파동 나노 구조에 이른다. (Karen A, Nakagawa Y, Hatada M, Okino K, Soeda F, Ishitani A. GaAs 및 다른 III-V 반도체들의 O2 + 로 유도된 토포그래피(Topography)의 정량적 조사: 샘플 회전에 의한 제 2 이온 산출 변화의 리플(ripple) 형성 및 억제에 관한 STM 연구. - Surf. 및 Interf. Anal., 1995, v.23, p.506-513). 상기 나노구조의 유용한 특징은 그것의 종횡비(aspect ratio; 즉, 파장 또는 파동 주기에 대한 릴리이프 진폭의 비율)가 충분히 높은 값이라는 점이다. 그러나, O2 +-GaAs 시스템에서 형성되는 파동 나노구조의 질서도 및, 평탄도(degree of ordering and planity)는 낮다.
본 발명의 그룹들중 제 1 발명의 기술적인 결과는 형성되는 파동 릴리이프 구조의 질서도가 실질적으로 향상되는 것으로 이루어진다.
이것은 (러시아 특허 출원 RU99124768 호에 개시된 바와 같이) N2 +-이온 플럭스로 스퍼터링된 실리콘 대신에 갈륨 비화물의 이용을 통하여 달성되며, 즉, N2 +-Si 시스템 대신에 N2 +-GaAs 시스템이 이용된다. 따라서, N2 +와 함께 갈륨 비화물을 조사하는 것은 고도의 자연적인 질서도의 품질을 가지는 파동 나노구조의 형성에 이르게 된다.
바람직스럽게는, 비결정질 갈륨 비화물의 층들이 갈륨 비화물로서 존재하여야 한다.
바람직스럽게는, 비결정질 갈륨 비화물의 층들이 갈륨 비화물의 전자관 스퍼터링(magnetron sputtering)에 의해 형성되어야 한다.
바람직스럽게는, N2 +-이온 입사 각도가 GaAs 최초 표면의 법선에 대하여 55°내지 60°범위로 선택되어야 한다.
바람직스럽게는, N2 +- 이온 에너지가 6 내지 8 keV 범위에서 선택되어야 한다.
바람직스럽게는, GaAs 가 최대 DF =1 마이크론까지 N2 + 로 스퍼터링되어야 한다.
바람직스럽게는, N2 +-GaAs 시스템에서 형성된 파동 나노구조의 부가적인 스퍼터링이, 파동 나노구조의 진폭을 증가시키기 위하여, N2 + 이온의 충격 평면과 일치하는 충격 평면에서 O2 + 이온 플럭스로 수행되어야 한다.
바람직스럽게는, 부가적인 스퍼터링에서 O2 + 이온으로 충격되는 각도와 에너지는 N2 +-GaAs 시스템 및, O2 +-GaAs 시스템에서의 파장이 같게 되는 방식으로 선택되어야 한다.
바람직스럽게는, O2 +이온으로 부가적으로 스퍼터링되는 중에 파동 나노구조의 진폭 성장이 제 2 의 방출 신호에 의해 제어되어야 한다. (스퍼터링되는 대상의 표면으로부터 방출되는 전자, 이온, 또는 광자의 신호를 당해 기술 분야에서 "제 2 의 방출 신호"로 정의하며, 본원 명세서에서 "방출 신호"는 "제 2 방출 신호"와 동일한 의미를 가진다.)
바람직스럽게는, 제 2 의 전자, 이온 또는 광자의 방출 신호들이 제 2 의 방출 신호로서 이용되어야 한다.
바람직스럽게는, 제 2 의 방출 신호가 포화되는 순간까지만 O2 + 를 가지고 부가적으로 조사하는 것이 수행되어야 한다.
실리콘이 분자 산소의 이온 플럭스로 스퍼터링되는 동안 (O2 +-Si 시스템), 파동 릴리이프 구조도 형성되는 것이 공지되어 있다 (Vajo J.J., Doty R.E., Cirlin E. H. 실리콘상에서 스퍼터링으로 유도된 리플 토포그래피의 형성 및 성장에서 O2 +에너지, 플럭스 및, 변량도(fluency)의 영향. - J. Vac. Sci. Technol. A. 1996. v.14, No.5, p.2709-2720). 주사 전자 마이크로스코피에 의하여 본 발명의 저자가 믿는 바로서, 파동 릴리이프 구조 진폭의 강력한 성장의 개시에 해당하는 실리콘 스퍼터링의 특정 깊이 Dm 에서 낮은 진폭의 릴리이프가 O2 +-Si 시스템에서 형성되는데, 이것은 N2 +-Si 시스템에 비교할 때 증가된 질서도 또는 큰 파장으로서 주목할 만한 것이다. 그러나, N2 +-Si 시스템에서 산소 이온으로 더 스퍼터링하는 것이 파동 진폭의 성장과 함께 발생하는 반면에, 릴리이프의 질서도와 그것의 평탄도는 상당히 저하된다. 반대로, N2 +-Si 에서 형성된 파동 릴리이프 구조는 최대 3 배의 DF 와 같은 스퍼터링 깊이로 지속되는 높은 정도의 평탄도로서 주목할만 하다.
제 2 발명의 기술적인 결과는 또한 형성된 릴리이프 구조의 파동에 대한 질서도의 향상으로 이루어진다.
이것은 2 단계로 이루어지는 실리콘 스퍼터링의 수행을 통하여 달성된다. 처음에, 스퍼터링 깊이(Dm)에서 증가된 질서도를 가진 작은 진폭의 파동 나노구조가 O2 +-Si 시스템에서 O2 +-이온 플럭스로 형성되며, 이때 스퍼터링 깊이 DF 에서 파동 나노구조의 진폭이 포화될 때까지 N2 +-Si 시스템에서 N2 + 이온을 가지고 실리콘 스퍼터링이 더 수행된다. O2 +와 N2 + 이온들에 대한 충격 평면들은 일치하며, 이온 충격의 각도와 에너지는 O2 +-Si 및, N2 +-Si에서 파동 릴리이프 구조의 파장이 같게 되는 방식으로 선택된다.
바람직스럽게는, 비결정 실리콘의 층들이 실리콘으로서 이용되어야 한다.
바람직스럽게는, 파동 나노구조의 형성이 제 2 의 방출 신호들에 의해 제어되어야 한다.
N2 +-Si 시스템 연구에 기초하여, 본 발명의 저자들이 확인하는 바로서, 실리콘 표면상에 형성된 파동 릴리이프 구조의 파동 마루의 방향에서 실리콘 표면의 예비적인 방향성 폴리싱(directional polishing)은 릴리이프 배향의 정도, 즉, 그것의 질서도를 상당히 증가시킨다.
제 3 발명의 기술적인 결과는 형성되는 파동 릴리이프 구조의 질서도의 향상으로 이루어진다.
이것은 실리콘 표면의 예비적인 방향성 폴리싱의 수행을 통하여 달성되며, 이때 N2 +-Si 시스템 안의 파동 릴리이프 구조는 파동 마루의 배향이 폴리싱 방향과 일치하는 방식으로 형성된다.
바람직스럽게는, 알루미늄, 실리콘 및, 크롬 산화물과 같은 작은 입자들로 이루어진 연마재가 방향성 폴리싱을 위해서 이용되어야 한다.
일반적인 플라즈마로부터 이온 비임 매트릭스를 형성하기 위한 개구 매트릭스를 가진 플라즈마 전극을 구비한 장치가 공지되어 있다. (K. L. Scott, T.J. King, M. A. Lieberman, K. N. Leung "이온 리소그래피를 위한 패턴 제네레이터와 마이크로컬럼"- Journal of Vacuum Science and Technology B, v. 18(6), 2000, pp.3172-3176; K.N. Leung, H.Y. Lee, V.Ngo, N.Zahir "플라즈마로 형성된 이온 비임 투사 리소그래피 시스템" 미국 특허 제 6,486,480 호).
상기의 유사물의 결함은 형성된 패턴이 부적절하게 극소한 크기라는 것이다.
시이트 이온 비임을 가로질러서 기판을 이전시키기 위한 정밀 테이블과, 실리콘 표면상의 나노라인(nanoline) 어레이(array)의 필요한 배치와 적합하게 위치된 선형 개구들의 매트릭스를 가진 플라즈마 전극에 기초하여, 경사 선형 이온 비임들의 매트릭스 형성자(former)를 포함하는, 기판 표면상에 패턴을 형성하는 방법이 공지되어 있다 (러시아 특허 RU 2180885).
상기한 것의 원형의 결함은 시이트 이온 비임(sheet ion beam)의 초점을 맞추고 편향시키는 것의 마이크로시스템 제조의 복잡성이다.
제 4 발명의 기술적인 결과는 시이트 이온 비임들의 초점 맞추기와 편향을 위한 마이크로 시스템을 제거하고 실리콘 표면에 대한 시이트 비임들의 수직 입사에서 나노라인의 어레이(array)을 형성함으로써 공지 장치의 제조를 단순화시킨 것이다.
상기와 같은 것은 실리콘 표면상에 비임의 수직 입사를 보장하는 시이트 이온 비임들의 매트릭스 형성자(former)를 이용하여 달성된다. 이것은 장치를 유사물(analogue)에 더 근접하게 한다. 그러나, 이온 비임의 폭보다 훨씬 작은 주기를 가지고 실리콘 표면상에 간섭성의(coherent) 파동 나노구조를 형성하여야 하는 장치의 목적은 장치를 이온 비임 투영 리소그래피(ion beam projection lithography)를 위한 유사 수단과 상이하게 하며, 즉, 이온 비임의 직경과 필적하는 폭으로 레지스트(resist) 안에 라인을 형성한다.
원형 비임(circular beam)들의 매트릭스와 비교되는 뚜렷한 구별은 시이트 비임들의 매트릭스에 있으며 그리고 시이트 비임을 가로질러서 기판의 이전을 달성하는 정밀 테이블의 운동에 있다.
바람직스럽게는, 시이트 이온 비임들의 폭이 5 KeV 의 이온 에너지에서 0.5 마이크론의 양이어야 한다.
바람직스럽게는, 기판을 위한 정밀 테이블이 다음의 관계로 결정되는 속도에서 기판의 이전을 위해 제공되어야 한다.
V=(ILㆍYㆍ A)/(ρㆍDFㆍNAㆍe)
여기에서 IL 은 질소의 하나의 원자에 대하여 계산된 스퍼터링 산출량이다.
A 는 실리콘의 분자 질량으로서 그램 단위이다.
ρ는 실리콘의 밀도로서 gram/cm3 단위 이다.
DF 는 깊이를 형성하는 간섭성의 파동 구조로서 cm 단위이다.
NA 는 아보가드로 수로서, 6.022 x 1023 mole-1 이다.
e 는 전하로서 1.6 x 10-19 K1 이다.
바람직스럽게는, 정밀 테이블이, 정밀 테이블 위에 설정된 테스트 셀(test cell)로부터의 제 2 전자 방출 신호에 의해 조절되는 속도로 기판을 이전시켜야 한다.
반도체 제조에서 기판을 폴리싱(polishing)하는 기판용 장치는 공지되어 있다 (미국 특허 출원 US2002/0142704).
공지의 장치는 축 둘레의 기판의 회전과 기판의 평면을 제공하는 기판 홀더(holder), 기판 표면이 밴드(band)와 접합되는 장소에서 지지부에 의해 지탱되는 연속적으로 주행되는 밴드, 기판 홀더의 회전을 제공하는 모터, 밴드 위로 폴리싱 혼합물을 공급하고 밴드의 공중 부양(levitation)과 밴드로의 기판 압력의 균일한 분포를 제공하도록 지지부 안에 있는 통공들의 시스템을 통하여 공기를 공급하는 장치들로 이루어진다.
제 5 발명의 기술적인 결과는 반도체 기판의 방향성 폴리싱을 보장하는 공지 장치의 설계 개량으로 이루어진다.
상기와 같은 것은 밴드 운동의 방향에 대한 기판의 고정 위치를 보장하는 기판 홀더에 의해 달성된다.
본 발명은 도면을 참조하여 설명될 것이다.
도 1a 는 개별 파동의 기하학적 형상과, N2 + 이온의 스퍼터링에 의해 갈륨 비 화물 표면상에 간섭성의 소 진폭 파동 나노구조를 형성하는 과정을 개략적으로 도시한다.
도 1b 는 개별 파동의 기하학적 형상과, O2 + 이온의 부가적인 스퍼터링으로부터 초래된 증가된 진폭으로써 갈륨 비화물 표면에 간섭성의 파동 나노구조를 도시한다.
도 1c 는 결과적으로 부가된 O2 + 이온의 스퍼터링으로써 N2 + - GaAs에서 형성된 간섭성 나노구조의 SEM 이미지를 도시한다.
도 1d 는 결과적으로 부가된 O2 + 이온의 스퍼터링으로써 N2 + - GaAs에서 형성된 간섭성 나노구조의 SEM 이미지를 도시한다.
도 2a 는 N2 + - Si 시스템에서 형성된 파동 나노구조의 SEM 이미지를 도시한다.
도 2b 는 결과적으로 부과된 N2 + 이온의 스퍼터링으로써 O2 + - Si 에서 Dm 의 깊이로 형성된 파동 나노구조의 SEM 이미지를 도시한다.
도 3a 는 N2 + - Si 시스템에서 형성된 파동 나노구조의 SEM 이미지를 도시한다.
도 3b 는 GOI 페이스트로 폴리싱된 예비적인 방향성 표면을 가지는 N2 + - Si 시스템에서 형성된 파동 나노구조의 SEM 이미지를 도시한다.
도 4a 는 플라즈마 전극(3) 안에 선형 통공(2)의 매트릭스를 포함하고 비임(1)을 형성하는 시이트 비임 매트릭스의 형성자, 시이트 비임들을 스위치 온(switch on) 시키고 스위치 오프(switch off) 시키기 위한 전극(4) 및, 절연부(5)를 도시한다.
도 4b 는 플라즈마 전극(3)의 위로부터 도시한, 나노라인(14)의 어레이(array)들을 가진 크리스탈(12)을 도시한다.
도 4c 는 기판의 표면상에 간섭성의 파동 나노구조를 형성하기 위한 장치를 도시하는 것으로서, 이것은 시이트 비임(11)의 매트릭의 형성자, 영구 자석(15), 질소 충전과 소비(도면에 도시되지 않음)의 시스템을 가진 플라즈마 챔버(16), 테스트 셀(17), 제 2 전자 검출부(18), 기판(10)용 정밀 테이블(19), 기판의 소비와 챔버(도면에 미도시) 안으로 도입하기 위한 시스템을 가진 진공 챔버(20), 실리콘 기판(10), 인터페이스(도면에 미도시)를 가진 컴퓨터를 구비한다.
도 5 는 기판의 방향성 폴리싱을 위한 장치를 도시한다.
본 발명의 특징들은 다음의 구현예를 통하여 설명될 것이다.
구현예 1:
GaAs 샘플을 이온 스퍼터링하는 것은 이온 스퍼터링에 의하여 물질의 층-대- 층(layer-by-layer)을 해석하도록 설계된 장치에서 수행되었다.
이온 비임은 균질의 이온 플럭스를 제공하도록 샘플 표면상에 주사 패턴으로 배향되었다. 도 1a 는 N2 + - GaAs 구조에서 파동 나노구조의 형성 방법을 개략적으로 도시한다. 도 1a 의 도면 평면은 이온 충격의 평면 또는 이온 입사의 평면과 일치한다. 약 1 mkm이 되는 스퍼터링 깊이에서 N2 + 의 이온 에너지 E=8 keV를 가지고 GaAs 표면의 법선에 대하여 θ=55°내지 58°의 좁은 이온 충격 각도 범위로, λ=130 nm 의 파장을 가진 안정된 고도 간섭성의 파동 나노구조가 형성됨으로써 상기 나노구조는 거의 파동의 급작스런 종결을 가지지 않으며, 그리고 사소한 정도의 수량으로 파동 교차를 가진다. 파동의 마루(crest)들은 이온 충격의 평면에 대하여 수직으로 배향된다. 조사 분량이 증가해도 상기 나노구조는 35 마이크론의 스퍼터링 깊이까지 그 어떤 현저한 변형도 겪지 않는다. E = 8KeV 와 θ=56°에서 얻은 파동 나노구조를 가진 GaAs 크리스탈 칩의 주사 전자 현미경(SEM)을 통한 관찰은 개별 파동의 기하학적 형상의 확인을 용이하게 하였다. 파동의 진폭은 λ=130 nm 에서 13 nm 이었다. 파동의 경사는 수평에 대하여 8 내지 9°로 경사진다. 결국, 파동 경사의 국부적인 충격 각도는 47°및, 65°와 같으며 연장된 스퍼터링이 이러한 각도를 변경시키지 않는다.
N2 + - GaAs 시스템에서 SEM 을 통하여 관찰된 파동 나노구조는 E < 6 keV 의 에너지(θ=56°)에서 뿐만 아니라, θ > 60°의 각도에서 (E=8 keV)에서 형성된다. E= 6 keV 와 θ=56°에서 λ=123 nm을 가진 파동 나노구조가 형성된다. θ > 60°에서 파동 나노구조가 없는 경우에는 유일한 원추 형상의 형성부가 이온 스퍼터링의 구멍(crater)의 경사부와 저부에서 관찰된다. θ=45°내지 55°의 각도 범위의 E = 8keV에서, 낮은 간섭성의, 작은 진폭을 가진 주기적인 나노구조가 형성되는데, 이것은 이온 조사의 분량(dose)이 증가될 때 공정의 교란(progressing perturbation)을 겪게된다. 유사한 공전 교란이 O2 + - GaAs 시스템 및, O2 + - Si 시스템에 대해서도 통상적이다.
오제 전자(Auger electron)의 방출시에 파동 나노구조를 형성하는 공정에 대한 영향은 검출되지 않았다. 결국, 이러한 공정이 원위치에 정합되는 것은 불가능하였다.
E = 8 keV 및, θ=55°와, 다양한 조사 분량들에서, GaAs 표면에 N2 + 이온으로 형성된 이온 비임 에칭 구멍의 표면을 SEM 으로 관찰함으로써, 파동 나노구조 형성부의 깊이가 1 마이크론인 것이 확인되었다.
N2 + - GaAs 시스템에서 형성된 파동 나노구조의 진폭을 증가시킬 목적으로, 그리고 파동 경사부의 경사 각도를 증가시키도록, 파동 나노구조의 2 단계 형성에 대한 실험이 수행되었다. 제 1 단계에서는 E=8 keV 와 θ=56.7°의 조건하에서 1.5 마이크론의 스퍼터링 깊이로 λ=128 nm을 가진 파동 나노구조가 N2 + - GaAs 시스템 에서 형성되었는데, 여기에서 상기의 조건들은 나노구조의 최대 질서도를 제공하였다. 그 결과로 이러한 파동 나노구조의 스퍼터링은 E = 5.5 keV 와 θ=39°의 조건하에서 다양한 이온 조사 분량을 가지고 O2 + 이온으로써 수행되었다. 파동 나노구조의 부가적인 스퍼터링의 공정은 도 1b 에 도시되어 있다. O2 + 이온과 N2 + 이온들의 충격 평면들은 일치하였다. O2 + 이온들을 가지고 조사하는 분량은 GAO+ 이온들의 제 2 방출 신호가 포화 지점에 도달하는 동안의 시간에 기초하여 선택되었다. 이러한 방출 신호의 성장(growth)과 포화(saturation)는, O2 + - GaAs 시스템에서 As+ 또는 AsO+ 제 2 이온들과 함께 관찰되는 바와 같이, 나노구조의 파동 경사의 경사 각도가 성장하고 포화되는 것을 반영한다.
실험에 있어서 GaO+ 방출 신호의 성장은 4 분 이내에 포화에 도달한다. 도 1c 및, 도 1d 는 1.5 분과 2.5 분 안에 O2 + 로 스퍼터링한 2 가지 연구의 결과로서 형성된 λ=123 nm 을 가진 파동 나노구조의 SEM 이미지들을 도시한다. O2 + 이온 조사 분량이 증가된 제 2 의 전자 조사에서 SEM 이미지의 콘트라스트를 증폭시킨 것은 파동 경사의 경사 각도가 증가되는 것을 증명한다. 도 1c 및, 도 1d 의 비교가 나타내는 것은, O2 + 이온 분량의 증가로써 조사의 분량을 증가시키는 것이 N2 + - GaAs 시스템에서 획득된 최초 파동 나노구조의 질서도에 현저하게 영향을 미치지 않는다는 것이다.
상기 파동 나노구조의 적용은, GaAs 타겟 마그네트론 스퍼터링의 공지 방법으로 다양한 물질의 표면에 증착된 비결정질 GaAs의 층들에 그것을 형성할 필요가 있을 수 있다.
구현예 2:
리플(ripple)들의 형태가 전개되는 것을 SEM 으로 관찰하는 것은 스퍼터링 깊이 Dm 에서 시스템 안의 파동의 높은 질서도에 대한 결론을 내릴 수 있게 하였다. N2 + - Si 시스템과 비교하여 O2 + - Si 시스템에서는 파동 나노구조가 상당히 낮은 파동 교란을 가지고 Dm 의 깊이에서 형성된다. 파동 나노구조의 2 단계 형성에 대한 실험들은 이러한 근거에서 수행되었다. 제 1 의 단계에서, O2 + - Si 시스템은 파동 나노구조가 스퍼터링 깊이 Dm = 1350 nm 에서 E = 4 KeV 와 θ=47°로 λ=130 nm 을 가지고 형성되었다. 제 2 단계에 대한 파라미터들은 O2 + - Si 와 N2 + - Si 시스템에서 동일한 파장을 달성하도록 선택되었다. 제 2 단계에서 파동 나노구조는 최종의 깊이 D=1670 nm 까지 E=8 keV 와 θ=43°에서 N2 + 로 스퍼터링되었다. 부가 적인 스퍼터링의 깊이는 N2 + - Si 시스템에 대하여 320 nm 와 같았으며 파동 나노구조 형성에 대한 제 2 단계의 조건들에 대응한다. O2 +와 N2 + 이온들에 대한 충격 평면들은 구현예 1 과 일치한다. 2 단계의 공정은 도 2b 에 도시된 λ=140 nm을 가진 파동 나노구조를 초래하였다. 비교의 목적을 위해서, 도 2a 는 N2 + - Si 시스템에 E = 8 KeV 와 θ=43°로 1 단계의 공정에서 형성된 파동 나노구조의 이미지를 도시한다. 6.77 x 9 micron2 의 크기를 가진 SEM 이미지의 통계학적 해석은, 각각 50 개의 파동을 포함하고 파동 마루(crest)에 수직인 장변에 의해 배향된 1.3 x 6.5 micron2 의 프레임들에 있는 파동의 수를 계산함으로써 수행되었다. 프레임의 하나의 긴 에지(edge)로부터 다른 에지로 교란과 교차 없이 통과하는 파동의 수 (양호한 파동의 수량), 에지들중 하나와 교차하지만 다른 에지에 도달하지 않는 파동의 수 (파동 교란의 수량) 및, 프레임의 내측과 교차하는 파동의 수들이 계산되었다. 결과적으로, N2 + - [O2 + - Si] 파동 나노구조를 형성하는 2 단계 공정은 파동 교란의 수를 5.4 배로 감소시키고, 파동 교차를 2.9 배로 감소시키며 양호한 파동의 수량을 2.4 배로 증가시킨다는 점이 확인되었다. 따라서, 2 단계의 과정을 이용하여 향상된 파동 질서도를 가진 파동 나노구조를 형성하는 것이 가능하여, 스퍼터링 깊이 Dm 에 서 O2 + - Si 시스템에서와 같은 증가된 파동의 길이와 N2 + - Si 의 평탄도를 결합시킨다.
구현예 3:
자연적인 질서도 특성을 가지지 않는 N2 + - Si 시스템에서, 파동 나노구조의 질서도는 실리콘 표면의 예비적인 기계적 처리에 의해 증가될 수 있다. 실리콘 표면에 대한 마모 입자의 운동 방향에 대하여 수직으로 배향된 N2 + 이온 플럭스로 N2 + - Si 시스템에서 파동 나노구조를 차후에 형성하는 것과 함께, Cr2O3 입자를 포함하는 GOI 화합물로써 실리콘 표면을 방향성을 가지고 폴리싱하는 실험은, 예비적인 방향성 폴리싱의 과정이 폴리싱 방향에 따른 나노구조의 배향 정도에 상당한 증가로 이르게 된다는 점을 확인시켰다. 나노구조를 형성하기 위한 파라미터들(E=keV, θ=43°, DF=360 nm, λ=150 nm)은 폴리싱 없이 이용된 것과 유사하다. GOI 화합물로 예비적인 폴리싱을 수행한 결과로서 나노구조 배향성의 향상을 나타내는 유사한 결과가 비결정질 실리콘의 층들에 대하여 획득되었다. GOI 페이스트 대신에, 알루미나 또는 실리카 입자를 포함하는 다양한 경질의 알카라인 슬러리들이나 또는 물에 기초한 슬러리들이 적용될 수 있다. 이러한 종류의 슬러리 시스템들은 반도체 제조에서 기판을 산업적으로 폴리싱하는데 이용된다.
구현예 4:
간섭성 파동 나노구조를 형성하기 위한 장치의 작동 원리가 도 4a 내지 도 4b 에 도시되어 있다. 장치는 다음과 같이 작동한다. 기판(10)은 정밀 테이블(19)에 설치된다. 진공 챔버는 작동 압력으로 감압된다. 질소는 질소 이온의 플럭스를 얻을 수 있도록 배출 시스템을 통하여 플라즈마 챔버 안으로 공급된다. 플라즈마 챔버 안에서 충전물이 점화된다. 접지에 대한 플라즈마의 작동 전위는 대략 U=+ 5 keV 이며, 따라서 챔버(16)는 챔버(20)로부터 적절하게 전자적으로 절연된다. 플라즈마 전극(3)은 전위 U + U1을 가지며, 전극(4)은 비임들이 스위치-온 되었을 때 U - U1 의 전위를 가지고 비임들이 스위치-오프되었을 때 전위 U + U1 을 가진다. 전극(4)은 절연부(15)에 의해서 전극(3)으로부터 절연된다. 전위 U1 는 + 100 V 의 정도이다. 정밀 테이블(19)의 운동은 컴퓨터와 인터페이스에 의해서, 그리고 테스트 셀(17)로부터의 제 2 전기 신호 검출기에 의해서 제어된다. 테이블 운동의 속도는 테스트 셀(17)로부터의 검출기(18)에 의해서 기록된 제 2 의 전자 방출의 전류에 비례하여 감소된다. 기판이 나노라인(nanoline)들로 100 % 덮혀 있는 기판으로서, 시간당 6 개의 기판들을 제조하는 속도는 다음의 조건하에서 달성될 수 있었다: 플라즈마 안의 이온 전류의 밀도가 250 mA/cm2 , 기판 운동의 속도가 2.5 mkm/s 그리고 시이트 비임들 사이의 거리가 1 mm 인 조건하에서 그러한 속도가 달성된다.
플라즈마 전극(3) 안의 선형 통공(linear apertures, 2)들은, 주기(d)가 기판(10) 상의 크리스탈(12)의 크기(S) 보다 작은 전체적인 배수로써 열(row)을 따라서 형성된다. 이것은 크리스탈의 크기보다 작은 S/d 배의 거리에 걸쳐서 움직이면 서 크리스탈을 나노라인(14)의 어레이로 완전히 덮을 수 있게 한다. 플라즈마 전극은 n-형(type)의 도전성과 약 20 mkm 두께인 고도 합금의 실리콘 기판으로 제조된다. 전극(3,4)을 구비하는 선형 비임(11) 매트릭스의 형성자의 일부는 실리콘 질화물로부터 전극 베어링 절연부(electrode bearing insulator, 5)를 만드는 평탄 실리콘 기술(planar silicon technology)을 이용하여 제조될 수 있다. 기판을 면하고 있는 형성자의 외측 부분(11)은 저 도전성 탄소 또는 비결정질 실리콘의 층으로 덮혀 있다.
청구된 방법들의 모든 예에서 이온 플럭스들은 기판상으로 경사지게 강하한다. 그러나, 이들은 균질의 이온 플럭스들이다. 도 4a 에 도시된 바와 같이, 가동되는 시이트 이온 비임의 경우에, 스퍼터링된 표면(7)의 부위는 이온 플럭스의 방향을 향하여 경사진다. 실리콘 표면(10)을 따라서 진전됨에 따라서 비임(1)은 실리콘을 분산시키며 정돈된 나노구조(6)를 뒤에 남긴다. 나노구조의 표면 레벨은 최초 표면(10)의 레벨보다 낮다. 표면(7)의 경사지게 스퍼터링된 부위의 폭은 비임(1)의 폭과 같다. 따라서, 비록 이온 플럭스(1)가 최초 표면(10)상에 법선상으로 강하하더라도, 나노구조(6)를 형성하는 과정은 스퍼터링된 부위의 표면에 대한 경사 충격에 의해 수행된다.
따라서, 본 발명은 공지의 유사한 장치의 기능적인 특성을 확장시킨다.
구현예 5:
선형의 화학적-기계적 폴리싱을 위한 장치들은 반도체 제조에서 기판을 폴리싱하기 위해서 널리 이용되며 연속적으로 주행하는 벨트를 구비한다 (미국 특허 출 원 2002/0142704). 수행된 실험들이 나타내는 결과는, 기판의 방향성 폴리싱들이 상기 장치들의 작은 개량에 의해서 수행될 수 있으며, 예를 들면, 회전축을 중심으로 하는 기판 홀더(holder)의 회전을 제거하고 그리고 주행 밴드(running band)의 방향에 대하여 홀더의 고정된 배향을 제공함으로써 수행될 수 있다는 것이다. 도 5 는 방향성 기판 폴리싱을 위한 장치를 도시한다. 이것은 작동되지 않은 위치에서 도시된, 기판 홀더(1)로 이루어지는데, 이것은 기판의 설치를 위해서 지정된 것이다. 비작동의 위치(2)에서, 홀더는 기판(3)을 롤(5)에 의해 움직이도록 설정된 연속적인 밴드(4)로 가압한다. 기판 홀더는 밴드의 주행(4) 방향에 대하여 기판(3)의 고정 위치를 제공한다. 기판(6)은 밴드(4)와 기판 홀더를 작동 위치에 유지한다. 기판은 가압된 공기가 통과할 수 있는 통공의 시스템들을 가지며, 따라서 밴드로 기판 압력의 균등한 분포를 제공한다. 더욱이, 폴리싱 슬러리는 밴드상으로 공급된다 (도 5 는 슬러리를 공급하기 위한 장치를 도시하지 않는다). 밴드(4)의 낮은 부분과 함께 롤(5)들은 폴리싱 슬러리 저장조 안으로 잠길 수 있다. 예를 들면, 제조에서 늘 이용되는 실리카 또는 알루미나와 같은, 폴리싱 슬러리를 위한 적절한 연마재의 선택은, 구현예 3에서 그랬던 것처럼, 기판의 결과적인 이온 스퍼터링에서 파동 나노구조의 최대 간섭성을 달성하는데 유용한 것으로 증명될 수 있다.
본 발명은 나노전자 및 광전자 소자를 위한 나노와이어(nanowire)를 형성하는 방법에서, 10 내지 60 nm 의 라인 폭을 가지고 실리콘과 갈륨 비화물의 표면상에 패턴을 형성하는데 사용되는 것을 포함하는 패턴 형성을 위한 방법에서 이용될 수 있다.

Claims (14)

  1. 간섭성의 파동 나노구조를 형성하기 위한 방법으로서,
    주기적인 파동 나노구조들이, 이온 입사의 평면에 직각인 파동 마루 배향(wave crests orientation)을 가지고 반도체 물질의 표면상에 형성될 때까지, 갈륨 비화물(gallium arsenide)로부터 만들어진 반도체 물질을 분자 질소 이온 N2 + 의 균질한 플럭스(flux)로 스퍼터링하는 단계; 및,
    분자 질소 이온 N2 + 으로 스퍼터링한 이후에, 형성된 파동 나노구조를 O2 + 산소 이온들의 플럭스로 스퍼터링하는 단계;를 포함하고,
    산소 이온의 입사 평면이 질소 이온의 입사 평면과 일치하고, 질소와 산소 이온들을 가지고 단일 조사하는 것에서 파동 나노구조의 파장들이 일치하도록 이온 입사의 에너지와 각도들이 선택되는, 간섭성의 파동 나노구조를 형성하기 위한 방법.
  2. 제 1 항에 있어서,
    비결정질 갈륨 비화물의 층이 갈륨 비화물로서 이용되는, 간섭성의 파동 나노구조를 형성하기 위한 방법.
  3. 제 2 항에 있어서,
    비결정질 갈륨 비화물의 층은 전자관 스퍼터링의 방법에 의해 형성되는, 간 섭성의 파동 나노구조를 형성하기 위한 방법.
  4. 제 3 항에 있어서,
    반도체 물질을 분자 질소 이온 N2 + 으로 스퍼터링하는 동안, N2 + 이온 입사의 각도는 갈륨 비화물의 최초 표면의 법선에 대하여 55 내지 60 도 범위에 있도록 선택되고, N2 + 이온의 에너지는 6 내지 8 keV 의 범위에 있도록 선택되며, 갈륨 비화물은 최대 깊이 DF = 1 마이크론까지 N2 + 이온으로 스퍼터링되는, 간섭성의 파동 나노구조를 형성하기 위한 방법.
  5. 제 1 항 내지 제 4 항의 어느 한 항에 있어서,
    반도체 물질을 분자 질소 이온 N2 + 또는 O2 + 산소 이온으로 스퍼터링하는 동안, 파동 나노구조의 진폭의 성장은 반도체 물질의 표면으로부터 방출되는 방출 신호에 의해 제어되는, 간섭성의 파동 나노구조를 형성하기 위한 방법.
  6. 제 5 항에 있어서,
    전자, 이온 및, 광자 방출의 신호들이 상기 방출 신호로서 이용되는, 간섭성의 파동 나노구조를 형성하기 위한 방법.
  7. 제 5 항에 있어서,
    O2 + 이온으로 조사하는 하는 것은 상기 방출 신호가 포화되는 순간까지 수행되는, 간섭성의 파동 나노구조를 형성하기 위한 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 간섭성의 파동 나노구조를 형성하는 방법으로서,
    갈륨 비화물로부터 만들어진 반도체 물질의 표면상에서 방향성 폴리싱을 수행하는 단계;
    N2 + 질소 이온 입사의 평면에 직각인 파동 마루의 배향을 가지면서 주기적인 파동 나노구조가 반도체 물질의 표면상에 형성될 때까지, N2 + 질소 이온의 균질 플럭스로 반도체 물질을 스퍼터링하는 단계로서, 반도체 물질의 표면상의 파동 나노구조의 형성은 폴리싱 방향과 일치하는 파동 마루의 배향을 만들도록 수행되는, 스퍼터링 단계; 및,
    N2 + 분자 질소 이온들로 스퍼터링된 이후에, 형성된 파동 나노구조를 O2 + 산소 이온들의 플럭스로 스퍼터링하는 단계;를 포함하고,
    산소 이온들의 입사 평면은 질소 이온들의 입사 평면과 일치하고, 파동 나노구조의 파장들이 질소 및 산소 이온들의 단일 조사 하에서 일치하도록 이온 입사의 각도와 에너지가 선택되는, 간섭성의 파동 나노구조를 형성하는 방법.
  12. 제 11 항에 있어서,
    알루미늄, 실리콘 또는 크롬 산화물의 입자를 포함하는 연마재들이 폴리싱을 위해서 이용되는, 간섭성의 파동 나노구조를 형성하는 방법.
  13. 삭제
  14. 삭제
KR1020067006789A 2003-10-10 2004-10-08 간섭성의 파동 나노구조(버젼)를 형성하기 위한 방법 KR101160321B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
RU2003129927 2003-10-10
RU2003129927/28A RU2240280C1 (ru) 2003-10-10 2003-10-10 Способ формирования упорядоченных волнообразных наноструктур (варианты)
PCT/RU2004/000396 WO2005050697A2 (en) 2003-10-10 2004-10-08 Method for forming wavy nanostructures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117024828A Division KR101160308B1 (ko) 2003-10-10 2004-10-08 간섭성의 파동 나노구조(버젼)를 형성하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20060113664A KR20060113664A (ko) 2006-11-02
KR101160321B1 true KR101160321B1 (ko) 2012-06-26

Family

ID=34311279

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117024828A KR101160308B1 (ko) 2003-10-10 2004-10-08 간섭성의 파동 나노구조(버젼)를 형성하기 위한 방법
KR1020067006789A KR101160321B1 (ko) 2003-10-10 2004-10-08 간섭성의 파동 나노구조(버젼)를 형성하기 위한 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117024828A KR101160308B1 (ko) 2003-10-10 2004-10-08 간섭성의 파동 나노구조(버젼)를 형성하기 위한 방법

Country Status (7)

Country Link
US (3) US7977252B2 (ko)
EP (1) EP1681262B1 (ko)
JP (1) JP4767859B2 (ko)
KR (2) KR101160308B1 (ko)
CN (1) CN1894157B (ko)
RU (1) RU2240280C1 (ko)
WO (1) WO2005050697A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768018B2 (en) * 2003-10-10 2010-08-03 Wostec, Inc. Polarizer based on a nanowire grid
RU2240280C1 (ru) 2003-10-10 2004-11-20 Ворлд Бизнес Ассошиэйтс Лимитед Способ формирования упорядоченных волнообразных наноструктур (варианты)
WO2013006077A1 (en) 2011-07-06 2013-01-10 Wostec, Inc. Solar cell with nanostructured layer and methods of making and using
JP5840294B2 (ja) * 2011-08-05 2016-01-06 ウォステック・インコーポレイテッドＷｏｓｔｅｃ， Ｉｎｃ ナノ構造層を有する発光ダイオードならびに製造方法および使用方法
US9057704B2 (en) 2011-12-12 2015-06-16 Wostec, Inc. SERS-sensor with nanostructured surface and methods of making and using
WO2013109157A1 (en) * 2012-01-18 2013-07-25 Wostec, Inc. Arrangements with pyramidal features having at least one nanostructured surface and methods of making and using
US9134250B2 (en) 2012-03-23 2015-09-15 Wostec, Inc. SERS-sensor with nanostructured layer and methods of making and using
DE102012017502B4 (de) * 2012-05-30 2022-11-17 Airbus Defence and Space GmbH Verfahren zur Nanostrukturierung von anorganischen und organischen Materialien mit hochenergetischer gepulster Laserstrahlung
RU2519865C1 (ru) * 2012-12-20 2014-06-20 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ получения структурированной поверхности полупроводников
US9500789B2 (en) 2013-03-13 2016-11-22 Wostec, Inc. Polarizer based on a nanowire grid
US9748341B2 (en) * 2013-07-02 2017-08-29 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery
RU2553830C2 (ru) * 2013-08-06 2015-06-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) Способ модификации полупроводниковой пленки лазерным излучением
US9925616B2 (en) * 2013-12-23 2018-03-27 Samsung Display Co., Ltd. Method for fusing nanowire junctions in conductive films
US20170194167A1 (en) 2014-06-26 2017-07-06 Wostec, Inc. Wavelike hard nanomask on a topographic feature and methods of making and using
CN104064502A (zh) * 2014-07-18 2014-09-24 余瑞琴 结合离子束表面活化溅射和反应离子刻蚀的黑硅制备工艺
CN105271107B (zh) * 2015-09-29 2017-03-29 中国人民解放军国防科学技术大学 熔石英光学曲面的大面积纳米微结构调控制备方法
DE102016111998B4 (de) * 2016-06-30 2024-01-18 Infineon Technologies Ag Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
WO2018093284A1 (en) 2016-11-18 2018-05-24 Wostec, Inc. Optical memory devices using a silicon wire grid polarizer and methods of making and using
WO2018156042A1 (en) * 2017-02-27 2018-08-30 Wostec, Inc. Nanowire grid polarizer on a curved surface and methods of making and using
CN112158798B (zh) * 2020-09-18 2022-05-17 中国科学技术大学 利用双层材料制备有序自组织纳米结构的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274007B1 (en) * 1999-11-25 2001-08-14 Sceptre Electronics Limited Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009933A (en) 1975-05-07 1977-03-01 Rca Corporation Polarization-selective laser mirror
US4233109A (en) 1976-01-16 1980-11-11 Zaidan Hojin Handotai Kenkyu Shinkokai Dry etching method
US4400409A (en) 1980-05-19 1983-08-23 Energy Conversion Devices, Inc. Method of making p-doped silicon films
JP2650930B2 (ja) * 1987-11-24 1997-09-10 株式会社日立製作所 超格子構作の素子製作方法
US4857080A (en) 1987-12-02 1989-08-15 Membrane Technology & Research, Inc. Ultrathin composite metal membranes
US5498278A (en) 1990-08-10 1996-03-12 Bend Research, Inc. Composite hydrogen separation element and module
US5160618A (en) 1992-01-02 1992-11-03 Air Products And Chemicals, Inc. Method for manufacturing ultrathin inorganic membranes
EP0626721A1 (de) * 1993-04-06 1994-11-30 Siemens Aktiengesellschaft Verfahren zur Erzeugung eines Oberflächenprofils in einer Oberfläche eines Substrats
US5451386A (en) 1993-05-19 1995-09-19 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Osu Hydrogen-selective membrane
JP3295675B2 (ja) * 1993-10-29 2002-06-24 三菱電機株式会社 化合物半導体デバイスの製造方法
NL9401260A (nl) 1993-11-12 1995-06-01 Cornelis Johannes Maria Van Ri Membraan voor microfiltratie, ultrafiltratie, gasscheiding en katalyse, werkwijze ter vervaardiging van een dergelijk membraan, mal ter vervaardiging van een dergelijk membraan, alsmede diverse scheidingssystemen omvattende een dergelijk membraan.
US5702503A (en) 1994-06-03 1997-12-30 Uop Composite gas separation membranes and making thereof
JP3731917B2 (ja) * 1994-09-06 2006-01-05 三洋電機株式会社 ガスクラスターイオンビームによる固体表面の平坦化方法
US5663488A (en) 1995-05-31 1997-09-02 Hewlett-Packard Co. Thermal isolation system in an analytical instrument
RU2141699C1 (ru) * 1997-09-30 1999-11-20 Закрытое акционерное общество Центр "Анализ Веществ" Способ формирования твердотельных наноструктур
US6108131A (en) 1998-05-14 2000-08-22 Moxtek Polarizer apparatus for producing a generally polarized beam of light
RU2152108C1 (ru) 1998-08-20 2000-06-27 Акционерное общество открытого типа "НИИМЭ и завод "Микрон" Способ изготовления полупроводникового прибора
JP2002531246A (ja) 1998-12-02 2002-09-24 マサチューセッツ・インスティチュート・オブ・テクノロジー 水素分離及び水素化／脱水素反応のための集積されたパラジウムをベースとする微小膜
FR2791781B1 (fr) 1999-03-30 2002-05-31 Instruments Sa Filtre polarisant et son procede de fabrication
US6667240B2 (en) 2000-03-09 2003-12-23 Canon Kabushiki Kaisha Method and apparatus for forming deposited film
AU2001280980A1 (en) 2000-08-01 2002-02-13 Board Of Regents, The University Of Texas System Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography
US6518194B2 (en) 2000-12-28 2003-02-11 Thomas Andrew Winningham Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
US6387787B1 (en) 2001-03-02 2002-05-14 Motorola, Inc. Lithographic template and method of formation and use
US6837774B2 (en) 2001-03-28 2005-01-04 Taiwan Semiconductor Manufacturing Co., Ltd Linear chemical mechanical polishing apparatus equipped with programmable pneumatic support platen and method of using
JP2002311843A (ja) 2001-04-17 2002-10-25 Dainippon Printing Co Ltd 電磁波遮蔽用部材及びディスプレイ
US20020154403A1 (en) * 2001-04-23 2002-10-24 Trotter, Donald M. Photonic crystal optical isolator
RU2180885C1 (ru) 2001-06-20 2002-03-27 Общество с ограниченной ответственностью "Агентство маркетинга научных разработок" Установка для формирования рисунка на поверхности пластин
TWI289494B (en) 2002-01-22 2007-11-11 Multi Planar Technologies Inc Chemical mechanical polishing apparatus and method having a retaining ring with a contoured surface for slurry distribution
US7001446B2 (en) 2002-03-05 2006-02-21 Eltron Research, Inc. Dense, layered membranes for hydrogen separation
US6706576B1 (en) 2002-03-14 2004-03-16 Advanced Micro Devices, Inc. Laser thermal annealing of silicon nitride for increased density and etch selectivity
JP3936215B2 (ja) * 2002-03-27 2007-06-27 三井造船株式会社 カーボン製モニタウェハ
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
RU2204179C1 (ru) * 2002-08-19 2003-05-10 Общество с ограниченной ответственностью "Агентство маркетинга научных разработок" Способ формирования нанорельефа на поверхности пленок
US6665119B1 (en) 2002-10-15 2003-12-16 Eastman Kodak Company Wire grid polarizer
US7113336B2 (en) 2002-12-30 2006-09-26 Ian Crosby Microlens including wire-grid polarizer and methods of manufacture
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US20040174596A1 (en) 2003-03-05 2004-09-09 Ricoh Optical Industries Co., Ltd. Polarization optical device and manufacturing method therefor
US7510946B2 (en) 2003-03-17 2009-03-31 Princeton University Method for filling of nanoscale holes and trenches and for planarizing of a wafer surface
CA2519769A1 (en) 2003-03-21 2004-10-07 Worcester Polytechnic Institute Composite gas separation modules having intermediate porous metal layers
RU2231171C1 (ru) 2003-04-30 2004-06-20 Закрытое акционерное общество "Инновационная фирма "ТЕТИС" Светоизлучающий диод
JP4386413B2 (ja) 2003-08-25 2009-12-16 株式会社エンプラス ワイヤーグリッド偏光子の製造方法
US7768018B2 (en) 2003-10-10 2010-08-03 Wostec, Inc. Polarizer based on a nanowire grid
RU2240280C1 (ru) 2003-10-10 2004-11-20 Ворлд Бизнес Ассошиэйтс Лимитед Способ формирования упорядоченных волнообразных наноструктур (варианты)
US7341788B2 (en) 2005-03-11 2008-03-11 International Business Machines Corporation Materials having predefined morphologies and methods of formation thereof
US7604690B2 (en) 2005-04-05 2009-10-20 Wostec, Inc. Composite material for ultra thin membranes
US7265374B2 (en) 2005-06-10 2007-09-04 Arima Computer Corporation Light emitting semiconductor device
US20070012355A1 (en) 2005-07-12 2007-01-18 Locascio Michael Nanostructured material comprising semiconductor nanocrystal complexes for use in solar cell and method of making a solar cell comprising nanostructured material
RU2321101C1 (ru) 2006-07-06 2008-03-27 ФГУП "НИИ физических измерений" Способ изготовления полупроводниковых приборов
TW200939471A (en) 2008-03-10 2009-09-16 Silicon Based Tech Corp A semiconductor device and its manufacturing methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274007B1 (en) * 1999-11-25 2001-08-14 Sceptre Electronics Limited Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon

Also Published As

Publication number Publication date
US20110248386A1 (en) 2011-10-13
JP4767859B2 (ja) 2011-09-07
WO2005050697A2 (en) 2005-06-02
KR20110125275A (ko) 2011-11-18
WO2005050697A3 (en) 2005-08-11
CN1894157A (zh) 2007-01-10
US20130228780A1 (en) 2013-09-05
CN1894157B (zh) 2010-08-11
RU2240280C1 (ru) 2004-11-20
US8859440B2 (en) 2014-10-14
US7977252B2 (en) 2011-07-12
US8426320B2 (en) 2013-04-23
EP1681262A2 (en) 2006-07-19
KR20060113664A (ko) 2006-11-02
JP2007512682A (ja) 2007-05-17
EP1681262A4 (en) 2012-02-29
KR101160308B1 (ko) 2012-06-26
US20080119034A1 (en) 2008-05-22
EP1681262B1 (en) 2016-03-30

Similar Documents

Publication Publication Date Title
KR101160321B1 (ko) 간섭성의 파동 나노구조(버젼)를 형성하기 위한 방법
EP0480183B1 (en) Method and apparatus for writing or etching narrow linewidth patterns on insulating materials
US8937001B2 (en) Patterning of nanostructures
US5057047A (en) Low capacitance field emitter array and method of manufacture therefor
US5150192A (en) Field emitter array
Kiskinova et al. Compressed CO overlayers on Pt (111)—evidence for tilted CO species at high coverages by digital ESDIAD
JP2008186806A (ja) イオンビーム装置
EP1557843A2 (en) Directed growth of nanotubes on a catalyst
Yavas et al. Field emitter array fabricated using focused ion and electron beam induced reaction
Li et al. Low-current focused-ion-beam induced deposition of three-dimensional tungsten nanoscale conductors
US4559102A (en) Method for recrystallizing a polycrystalline, amorphous or small grain material
JP2003522710A (ja) ダイヤモンド表面の処理方法および対応するダイヤモンド表面
US11948781B2 (en) Apparatus and system including high angle extraction optics
CN115448251B (zh) 纳米线制备方法
CN102107847B (zh) 一种制备三维微纳器件的方法
US20140212641A1 (en) Process for producing 3-dimensional structure assembled from nanoparticles
JP2002505809A (ja) 低エネルギー電子ビームによるレジスタマークの検出
Woodham et al. Fabrication of atomic‐scale metallic microstructures by retarding‐field focused ion beams
Yamanaka et al. Atomic depth distribution and growth modes of Ga on Si (111)-2√ 3× 2√ 3-Sn and√ 3×√ 3-Ag
WO2008017733A1 (en) Ion beam etching method and ion beam etching apparatus
Ford et al. Fabrication of self-aligned metallic Coulomb blockade devices on Si nanowires
Assayag et al. Metal Ion and Cluster Beams for Microelectronic Research and Development: A Review
JPH05275320A (ja) 半導体装置の製造方法
Tamayo et al. Scanning tunneling microscopy modification of purple membranes
Golubok et al. Growth of single GaAs nanowhiskers on the tip of a tungsten needle and their electrical properties

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170614

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 8