CN111386610B - 具有双量子点的电子组件的制造方法 - Google Patents
具有双量子点的电子组件的制造方法 Download PDFInfo
- Publication number
- CN111386610B CN111386610B CN201880075773.2A CN201880075773A CN111386610B CN 111386610 B CN111386610 B CN 111386610B CN 201880075773 A CN201880075773 A CN 201880075773A CN 111386610 B CN111386610 B CN 111386610B
- Authority
- CN
- China
- Prior art keywords
- layer
- nanowire
- manufacturing
- gate
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000002096 quantum dot Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000009977 dual effect Effects 0.000 title claims description 5
- 239000002070 nanowire Substances 0.000 claims abstract description 114
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000003989 dielectric material Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 21
- 229910000676 Si alloy Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000010287 polarization Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 106
- 125000006850 spacer group Chemical group 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005475 siliconizing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/383—Quantum effect devices, e.g. of devices using quantum reflection, diffraction or interference effects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/383—Quantum effect devices, e.g. of devices using quantum reflection, diffraction or interference effects
- H10D48/3835—Semiconductor qubit devices comprising a plurality of quantum mechanically interacting semiconductor quantum dots, e.g. Loss-DiVincenzo spin qubits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/385—Devices using spin-polarised carriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
- H10D62/118—Nanostructure semiconductor bodies
- H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
- H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Artificial Intelligence (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及一种用于制造具有双量子点(21、22)和双栅极(131、132)的电子组件的方法，所述方法包括提供衬底(10)，所述衬底被半导体材料层(12)与在所述半导体材料层上方形成的介电材料层(150)的堆叠覆盖，所述方法包括以下步骤：‑在所述介电材料层(150)上形成硬掩模(140)；‑根据所述掩模的图案蚀刻介电材料层(150)和半导体材料层(12)，以形成半导体纳米线(120)与介电硬掩模(140)的堆叠；‑在整个晶圆上沉积栅极材料(131、132)；‑实施平坦化，直到到达所述介电硬掩模(140)，以在所述纳米线的两侧上形成彼此电隔离的第一和第二栅极(131、132)。
Description
本发明涉及具有量子点或量子岛的电子组件，尤其涉及具有双量子点或双量子岛的电子组件的制造方法。
量子电子学为性能的改进提供了基础。与经典电子学类似，量子位代表量子电子学计算的基本元素。在经典电子学中，布尔计算是使用具有两种可能状态之一的位进行的。量子位是本征态|0>和|1>的叠加。
量子点或量子岛是量子电子学的基本元素。量子点使用半导体纳米结构形成势阱，以将电子或空穴限制在空间的三个维度中。然后，以纯量子自由度编码量子信息：当前是电子的1/2自旋。量子点旨在捕获孤立的电子以存储量子比特。与使用二进制逻辑的系统相比，量子点则使其能够受益于大大增加的计算能力。
Betz等人于2015年5月4日出版的题为“Dispersively detected Pauli SpinBlockade in a silicon nanowire FET”的文档描述了一种量子电子组件。电子组件的制造包括提供被半导体材料层覆盖的衬底。蚀刻半导体材料层以限定纳米线的图案。然后将第一和第二层介电材料沉积在整个晶圆上。
然后，该制造包括定义光刻掩模的步骤，该光刻掩模与半导体纳米线上的栅极图案对齐，使得光刻掩模相对于半导体纳米线的相对边缘被缩回。然后，该制造包括根据纳米线图案蚀刻介电层的步骤，以暴露纳米线的相对上边缘以及纳米线在这些边缘的延伸中的侧面。然后，对应于蚀刻图案，在纳米线的暴露部分上沉积栅极绝缘体和栅极材料。
这种方法具有缺点。一方面，为了减小纳米线的尺寸，难以实现栅极相对于半导体纳米线的轴线的对齐。另一方面，该装置所使用的衬底的面积较大，栅极之间的最小距离由光刻图案可用的最小宽度限定。为了使得栅极在纳米线的边缘上溢出，纳米线的宽度还必须大于光刻图案的该最小宽度，这再次影响了集成密度。相对较大的纳米线也会影响量子岛之间的耦合。
文档US2016300155简要描述了一种Qbit设备的结构。该文档描述了在覆盖纳米线的栅极绝缘体层上形成两个电极。简要描述了一种制造工艺，该工艺包括在SOI衬底上形成纳米线。然后通过沉积覆盖有TiN层和多晶硅层的HfSiON层来形成栅极堆叠。该文档提到通过蚀刻将两个栅极分开。
由L.Hutin等人撰写的在2016年IEEE国际电子设备会议(IEDM)的框架内发布的文档“SOI Technology for Quantum Information Processing”描述了具有双量子点和双栅极的结构。制造方法非常简洁地描述了形成纳米线，通过热氧化在纳米线上形成绝缘体，然后沉积栅极绝缘体和栅极金属的堆叠。
本发明旨在解决这些缺点中的一个或更多个。因此，本发明涉及如所附权利要求中限定的用于制造具有双量子点和双栅极的电子组件的方法。
本发明还涉及从属权利要求的变型。本领域技术人员将理解，在不构成中间概括的情况下，从属权利要求的每个特征可以与独立权利要求的特征独立地组合。
参考附图，本发明的其他特征和优点将从以下以示意性而绝非限制性的方式给出的描述中清楚地体现出来，其中：
-图1是根据本发明的第一实施例的具有双量子点的电子组件的示例的俯视图；
-图2是根据本发明的第一实施例的双量子点的横截面图；
-图3是根据本发明的第二实施例的双量子点的横截面图；
-图4是根据本发明的第三实施例的双量子点的横截面图；
-图5至8是图1的组件在制造方法的示例的不同步骤中的横截面图；
-图9至11是图8所示的制造阶段中的组件在不同平面上的纵截面图；
-图12是根据第一实施例的制造方法的一个变型的图1的组件的横截面图；
-图13是根据第一实施例的制造方法的另一变型的图1的组件的横截面图；
-图14至17是在第一实施例的一个变型的后续步骤中的组件的剖视图；
-图18至21是在第一实施例的一个变型的后续步骤中的组件的剖视图；
-图22至24是在第一实施例的一个变型的后续步骤中的组件的剖视图；
-图25至28是在第一实施例的一个变型的后续步骤中的组件的剖视图；
-图29至32是在第一实施例的一个变型的后续步骤中的组件的剖视图；
-图33至36是在第一实施例的一个变型的后续步骤中的组件的剖视图；
-图37是根据第二实施例的制造方法的一个变型所获得的电子组件的垂直堆叠的横截面图；
-图38是根据第一实施例的制造方法的一个变型所获得的电子组件的垂直堆叠的横截面图。
本发明提供了一种用于制造具有双量子点或双量子岛(通常用英语中的术语“double quantum dots”表示)和双栅极(通常用英语中的术语“Split-Gate”表示)的电子组件的方法。本发明旨在提供半导体材料层与形成在半导体材料层上方的介电材料层的堆叠。在堆叠上形成掩模之后，根据掩模的图案对介电材料层和半导体材料层进行蚀刻，以获得半导体纳米线与介电纳米线的堆叠。然后在整个晶圆上沉积栅极材料。然后进行化学平坦化直到到达介电纳米线，从而形成通过该介电纳米线被彼此电隔离的第一和第二栅极。
图1是根据本发明的制造方法的电子电路1的示例的俯视图。为了便于阅读，在此示出了轴线系统，在下文中X轴限定纵向方向，Y轴限定横向方向，Z轴限定竖直方向。所示的电子电路1仅作为示例给出，这是因为该电子电路包括具有双量子点和双栅极的至少一个组件2。电子电路的其他结构当然可以通过根据本发明的制造方法来实现。因此，所示的电子电路1包括串联连接的多个组件2。电子组件2由此被串联连接在第一入口31和第二入口32之间。
图2是根据第一实施例获得的图1的电子组件2的横截面图。图2进一步示出了电子组件2和电子电路1的结构。
电子组件2在这里形成在绝缘体上的硅型衬底上。因此，衬底以本身已知的方式包括硅层10，其上覆盖有掩埋绝缘体层11(在包括方向X和Y的平面中延伸)。半导体材料纳米线120(在此由硅或硅合金制成)被形成在掩埋绝缘体层11上并且在方向X上延伸。硅纳米线120在此以通过其中间部分的截面示出，该部分形成了将要形成量子点或量子岛的区域。纳米线120的该中间部分在其上表面和侧面上覆盖有栅极绝缘体层150。在该中间部分中，在纳米线120的上表面和侧面之间的脊附近形成了第一量子点21，在纳米线120的上表面和另一侧面之间的脊附近形成了第二量子点22。量子点被配置为捕获单个粒子(电子或空穴，其视情况而定)，以使得能够修改或读取其自旋状态。由介电材料制成的硬掩模140被垂直地布置在栅极绝缘体层150上的半导体纳米线120上。在纳米线120的中间部分中，控制栅极131和132被设置在纳米线120与硬掩模140的堆叠的两侧。控制栅极131和132因此通过栅极绝缘体层150和间隔硬掩模层140彼此电隔离。
在本实施例中，纳米线120与硬掩模140的堆叠相对于包括方向X和Z的平面对称。在本实施例中，硬掩模140比纳米线120与栅极绝缘体层150的堆叠更窄。此处的栅极131和132延伸到栅极绝缘体150和纳米线120上。这种配置有助于将量子点21和22定位在栅极绝缘体150的上表面和侧面之间的脊的附近。量子点21和22因此可以彼此靠近以改善它们的耦合，并且它们的距离可以小于通常允许最小光刻宽度的距离，从而使得能够通过蚀刻来限定纳米线120的宽度。类似地，根据下文将详细描述的制造方法，这种配置使得能够获得小于最小光刻宽度的栅极131和132之间的距离。这样的配置使得能够使用最小宽度的纳米线120，这使得能够增加量子点之间的干扰，从而减小了读取量子点所需的电势，并增大这些量子点的读取速度。
纳米线120在纵向X上在栅极131和132(以及量子点21和22)的两侧上延伸。纳米线120因此包括在量子点21和22的两侧上形成的第一和第二导电电极。在这里，不同的电子组件2经由形成在半导体材料纳米线120中的导电电极串联连接。第一组件2的导电电极被连接到第一入口31，另一组件2的导电电极被连接到第二入口32。
各个组件2的栅极通过由与硬掩模140相同的介电材料形成的隔板142而彼此电隔离。
图3是根据第二实施例获得的电子组件2的横截面图。图3的组件2具有与图2所示的组件2基本相同的结构和相同的几何形状。根据第二实施例获得的组件2与第一实施例的组件的不同之处仅在于硬掩模140和栅极131和132的几何形状。
在本实施例中，纳米线120与硬掩模140的堆叠相对于包括方向X和Z的平面对称。在本实施例中，硬掩模140的宽度相同于纳米线120与栅极绝缘体层150的堆叠的宽度。硬掩模140的侧面在这里与栅极绝缘体层150的侧面对齐。栅极131和132在这里不延伸到栅极绝缘体150和纳米线120上。这种配置有助于将量子点21和22朝向栅极绝缘体150的侧面定位。
图4是根据第三实施例获得的电子组件2的横截面图。图4的组件2具有与图2所示的组件2基本相同的结构和相同的几何形状。根据第三实施例获得的组件2与第一实施例的组件的不同之处仅在于硬掩模140和栅极131和132的几何形状。
在本实施例中，纳米线120与硬掩模140的堆叠相对于包括方向X和Z的平面不对称。在本实施例中，硬掩模140比纳米线120与栅极绝缘体层150的堆叠更窄。栅极131在这里延伸到栅极绝缘体150和纳米线120上。与之相反，硬掩模140的侧面在此处与栅极绝缘体层150的侧面对齐，使得栅极132在这里不延伸到栅极绝缘体150和纳米线120上。
这种配置使得能够获得用于量子点21和22的不同的行为，这可以证明对于电子组件2的操作是有利的。于是量子点21可以例如是读取量子点，然后量子点22可以是操纵量子点。
另外，该配置使得能够靠近栅极绝缘体层150的上表面和侧面之间的脊的量子点21。此外，根据下文将详细描述的制造方法，这种配置使得能够获得小于最小光刻宽度的栅极131和132之间的距离。
在各个实施例中，栅极绝缘体层150有利地由单个介电材料层构成，有利地由均质介电材料制成的单层构成。还可以设想，栅极绝缘体层150是介电层和界面层的叠加。有利地，栅极绝缘体层150不包括氮化物，也不包括氮化物层和另一介电材料层的叠加。
图5至7根据旨在形成双量子点的区域处的横截面示出了根据第一实施例的制造方法的示例的不同步骤。
在图5中，提供了在绝缘体上硅型衬底的堆叠，该堆叠包括硅层10，该硅层覆盖有掩埋绝缘体层，该掩埋绝缘体层覆盖有半导体材料层12(例如硅或硅合金)。层12覆盖有栅极绝缘体层15。层15覆盖有介电材料层14。
层11可以例如由SiO2制成。层11可以例如具有10到145纳米的厚度。这样的层11经常用术语UTBOX来表示，这使得能够设想层10的极化以在要形成的半导体纳米线中进行静电控制。
层12例如由无意掺杂的硅制成。层12可以例如具有至少等于5nm，并且优选地为8到12nm的厚度。
栅极绝缘体层15例如由SiO2制成。层15可以例如具有至少等于3nm，优选地至少等于4nm的厚度。栅极绝缘体层15的相对较大的厚度有利于去除相对于要形成的量子点的可能的寄生电荷。还可以设想以例如HfO2的Hk型材料来形成栅极绝缘体层15。
介电材料层14例如由SiN制成。介电材料层14也可以(非限制性地)以SiO2制成。层14可以例如具有至少等于40nm，优选至少等于50m的厚度。层14的厚度被限定为使得能够随后进行平坦化(例如通过机械化学抛光)和可能进行硅化的步骤。然后根据图案在介电材料层14上例如通过光刻法形成掩模。有利地，栅极绝缘体层15是在沉积栅极绝缘体层15之前通过对由硅制成的层12的上表面进行热氧化而形成的，这使得能够避免在该栅极绝缘体层15和层12之间的界面处捕获电荷。因此避免了捕获可能影响要形成的量子点的操作的电荷。
在图6中，已经根据在层14上形成的掩模的图案对层14、15和12进行了蚀刻，在掩埋绝缘体层11上停止了蚀刻。蚀刻可以例如是各向异性的，例如用HBr/O2/Cl2物质蚀刻活性区域。由此获得半导体纳米线120，其上覆盖有栅极绝缘体，该栅极绝缘体上覆盖有介电材料纳米线141。由于该共同蚀刻的步骤，保证了纳米线120和纳米线141之间的对齐。可以有利地实施蚀刻以获得宽度为8到30nm的半导体纳米线120。
在图7中，已经实施了相对于纳米线120选择性地部分蚀刻纳米线141的步骤，以获得比纳米线120与栅极绝缘体层150的堆叠的宽度更小的硬掩模140。选择性地部分蚀刻例如是使用H3PO4的各向同性蚀刻。选择性地部分蚀刻可以例如在硬掩模140的两侧上形成相对于纳米线120的至少2nm的缩回。这种选择性地蚀刻使得硬掩模140的宽度小于纳米线120的宽度，并且使得能够获得比光刻图案的宽度更窄的硬掩模140。
在图7中，还形成了栅极绝缘体层150的侧面152。侧面152通常通过硅纳米线120的侧面的热氧化而形成。由此形成的栅极绝缘体层150具有在纳米线120的两侧上的侧面152和在纳米线120上的上表面151。侧面152的厚度例如为至少4nm，优选至少5nm。
在图8中，在整个晶圆上沉积了栅极材料。栅极材料例如是掺杂的多晶硅或诸如TiN的金属。也可以沉积TiN并涂以掺杂的多晶硅。进行沉积以使得所有地方的高度都相同于硬掩模140与纳米线120的堆叠的高度。例如，以190nm的厚度进行栅极金属的沉积。
然后进行平坦化(例如通过机械化学抛光)，在到达硬掩模140之后停止该平坦化。例如，可以继续平坦化直到获得硬掩模140的至少40nm的高度。因此，获得在纳米线120与硬掩模140的堆叠的两侧上的栅极131和132。在硬掩模140上终止的平坦化使得能够去除直接在硬掩模140上方的栅极材料的结合，并因此避免了栅极131和132之间的短路。栅极131和132通过介电材料的硬掩模140以及通过栅极绝缘体层150而彼此电隔离。栅极131和132通过栅极绝缘体层150与纳米线120电隔离。
图8中的虚线对应于不同的截面平面：
-图9是在制造方法的该阶段中，穿过纳米线120和硬掩模140的平面的纵截面图。
-图10是在制造方法的该阶段中，穿过纳米线120和栅极132的平面的纵截面图。
-图11是在制造工艺的此阶段中，穿过栅极131的平面的纵截面图。
在图12中，已经沉积了层16以形成例如由氧化物制成的硬掩模。根据图13中所示的变型，层16包括SiN层161与SiO2层162的叠加。SiN层161具有例如40nm的厚度。SiO2层162例如具有27nm的厚度。然后在层16上形成具有栅极的图案和栅极之间的间隔绝缘体的图案的光刻掩模。
在图14中，继续进行图13所示的变型的方法。在此，已经用光刻图案蚀刻了栅极131和132以及间隔绝缘体到层11或到栅极绝缘体150(视情况而定)。蚀刻还去除了纳米线(超出了由光刻图案所限定的图案之外)的中间部分的两侧上的SiN层161和硬掩模140的一部分。因此去除了在其纵向端处覆盖纳米线120的栅极绝缘体150。此处已去除了SiO2层162。
图14中的虚线对应于不同的截面平面：
-图15是在制造方法的该阶段中，穿过纳米线120和硬掩模140的平面的纵截面图。层161的残留物与硬掩模140的堆叠被垂直地保留在纳米线120的中间部分。在纳米线120的纵向端暴露了覆盖纳米线120的栅极绝缘体150。该堆叠在栅极131和132之间形成绝缘间隔；
-图16是在制造方法的该阶段中，穿过纳米线120和栅极132的平面的纵截面图。层161的残留物、栅极132与纳米线120的堆叠被垂直地保留在纳米线120的中间部分的边缘；
-图17是在制造方法的该阶段中，穿过栅极131的平面的纵截面图。层161的残留物与栅极132的堆叠被保持在纳米线120中间部分的一侧。
在图18至21中，相对于栅极131和132以及相对于栅极131和132之间的绝缘间隔在纵向的两侧上形成了间隔件171。间隔件171例如由SiN形成。间隔件171在方向X上具有例如10nm到40nm的尺寸。
在图22至24中，已经在纳米线120的中间部分和绝缘间隔的两侧上形成了所述纳米线上的升高的导电电极181和182。升高的导电电极可以例如通过在纳米线120上通过外延生长来形成。
在图25至28中，已经相对于相应的间隔件171形成了间隔件172。因此，间隔件172位于相对于栅极131和132以及相对于栅极131和132之间的绝缘间隔在纵向的两侧。间隔件172例如由SiO2形成。间隔件172用于在随后移除层161的步骤中，当该层由与间隔件171相同的材料制成时，保护间隔件171的侧面。
在图29至32中，通过蚀刻去除了层161和间隔件171的上部。因此已经提供了到栅极131和132的上表面的入口。
在图33至36中，以本身已知的方式通过选择性地蚀刻去除间隔件172。有利地，还已经将掺杂剂的离子注入了导电电极181和182中。然后，可以有利地实现使导电电极和栅极的上表面硅化的步骤。
然后可以以本身已知的方式沉积钝化层，然后在栅极131和132以及导电电极181和182上形成接触件。
这种电子电路1的制造方法可以使用在CMOS技术的制造方法中已经掌握的技术步骤和材料。因此，可以在高度控制和相对降低的成本下实施根据本发明的制造方法。
根据一个变型，制造方法可以包括将半导体层10电连接到极化电路(未示出)。利用具有足够薄的层11对半导体材料层10进行极化，然后可以通过该极化对纳米线120实施静电控制。
对于参照图5和6描述的步骤，根据第二实施例的制造方法可以与第一实施例的制造方法相同。然后，例如通过对纳米线120的侧面进行热氧化来实施用于形成栅极绝缘体层150的侧面的步骤。在该阶段，将硬掩模140的侧面(在方向Y上)与栅极绝缘体层150的侧面对齐。然后参考图8所述，将栅极材料沉积在整个晶圆上。由于硬掩模140的侧面与栅极的绝缘体层的侧面之间的对齐，所沉积的栅极材料没有延伸到栅极绝缘体150和纳米线120上。
然后，如第一实施例所述地，进行平坦化，在到达硬掩模140之后停止该平坦化(例如通过机械化学抛光)。
然后，如参考对于第一实施例的图13至36所描述的，可以继续根据第二实施例的制造方法。
对于参照图5和图6描述的步骤，根据第三实施例的制造方法可以与第一实施例的制造方法相同。然后，例如通过对纳米线120的侧面进行热氧化来进行用于形成栅极绝缘体层150的侧面的步骤。在该阶段，将硬掩模140的侧面(在方向Y上)与栅极绝缘体层150的侧面对齐。
接下来，仅在硬掩模140的侧面之一上进行H2的注入。接下来，实施例如HF类型的选择性地蚀刻。然后，参照图8所述，将栅极材料沉积在整个晶圆上。由于硬掩模140的侧面与栅极绝缘体层的侧面之间的对齐，在硬掩模140的一侧上，所沉积的栅极材料没有延伸到栅极绝缘体150和纳米线120上。在硬掩模140的另一侧，栅极材料延伸到栅极绝缘体层150和纳米线120上。
然后，如第一实施例所述地，进行平坦化，在到达硬掩模140之后停止该平坦化(例如通过机械化学抛光)。
然后，如参考对于第一实施例的图13至图36所描述的，可以继续根据第三实施例的制造方法。
图37是可根据第二实施例的变型获得的电子组件201、202和203的垂直堆叠的横截面图。这里的衬底与图3的衬底相同。电子组件201、202和203中的每个包括：
-半导体材料纳米线120；
-覆盖纳米线120的中间部分的栅极绝缘体层150；
-在纳米线120的中间部分中形成在该纳米线的相对侧面附近的量子点21和22。
介电材料硬掩模140被形成在组件201的栅极绝缘体150上。介电材料纳米线142被插入在组件201的栅极绝缘体和组件202的栅极绝缘体之间。另一介电材料纳米线被插入在组件202的栅极绝缘体和组件203的栅极绝缘体之间。介电材料纳米线具有与覆盖有栅极绝缘体的纳米线120相同的宽度。因此，介电材料纳米线(以及硬掩模140)的侧面与栅极绝缘体层的侧面对齐。
在纳米线120的中间部分中，在该电子组件201至203的堆叠的整个高度上，在该堆叠的两侧上布置了控制栅极131和132。栅极131和132在此没有延伸到栅极绝缘体和纳米线120上。
这种配置使得对于给定的衬底面积增加了量子点的密度。
图38是可根据第一实施例的变型获得的电子组件201、202和203的垂直堆叠的横截面图。这里的衬底与图2的衬底相同。电子组件201、202和203中的每个包括：
-半导体材料纳米线120；
-覆盖纳米线120的中间部分的栅极绝缘体层150；
-在纳米线120的中间部分中形成在脊附近的量子点21至24。
介电材料硬掩模140被形成在组件201的栅极绝缘体150上，并且比该栅极绝缘体150更窄。介电材料纳米线142被插入在组件201的栅极绝缘体和组件202的栅极绝缘体之间，并且比其栅极绝缘体更窄。另一介电材料纳米线被插入在组件202的栅极绝缘体和组件203的栅极绝缘体之间，并且比其栅极绝缘体更窄。因此，介电材料纳米线的侧面相对于栅极绝缘体层的侧面是缩回的(方向Y)。
在纳米线120的中间部分中，在该电子组件201至203的堆叠的整个高度上，在该堆叠的两侧上布置了控制栅极131和132。栅极131和132在这里延伸到栅极绝缘体和纳米线120上。利用控制栅极131和132的这种配置，可以对每个电子组件201至203的四个量子点进行控制。
这种配置使得能够对于给定的衬底面积增加了量子点的密度。
在描述和说明的示例中，使用绝缘体上硅型衬底。显然，本发明也适用于大块(英语中为Bulk)衬底。
在制造方法的不同示例中，栅极绝缘体层150有利地由单个介电材料层构成，有利地由均质介电材料制成的单层构成。还可以设想栅极绝缘体层150是通过介电材料层和界面层的叠加由两个步骤形成。有利地，栅极绝缘体层150不包括氮化物，也不包括氮化物层和另一介电层的叠加。
Claims (10)
1.一种用于制造具有双量子点和双栅极的电子组件(2)的方法，所述方法包括提供衬底，所述衬底被半导体材料层(12)与在所述半导体材料层上方形成的介电材料层(14)的堆叠覆盖，所述方法包括以下步骤：
-在所述介电材料层上形成掩模；
-根据所述掩模的图案蚀刻介电材料层(14)和半导体材料层(12)，以形成半导体纳米线(120)与介电硬掩模(140)的堆叠；
-相对于所述半导体纳米线(120)选择性地部分蚀刻介电硬掩模(140)的宽度；
-在所述纳米线的两侧上形成栅极绝缘体(150)的侧面(152)；
-在整个晶圆上沉积栅极材料；
-实施平坦化，直到到达所述介电硬掩模(140)，以在所述纳米线的两侧上形成彼此电隔离的第一栅极(131)和第二栅极(132)。
2.根据权利要求1所述的制造方法，其中，实施所述部分蚀刻，使得所述介电硬掩模(140)在两侧上具有相对于纳米线(120)的至少2nm的缩回。
3.根据权利要求2所述的制造方法，其中，实施所述部分蚀刻，以使所述介电硬掩模(140)的宽度减小至少2nm。
4.根据权利要求1或2所述的制造方法，其中，所述部分蚀刻使得介电硬掩模(140)和半导体纳米线(120)的堆叠相对于包括这些纳米线的纵向方向的垂直平面不对称。
5.根据权利要求1或2所述的制造方法，其中，所述半导体纳米线(120)由硅合金形成，所述方法包括在沉积介电材料层(14)之前通过对所述半导体材料层(12)的上部进行热氧化来形成热氧化物层的步骤。
6.根据权利要求1或2所述的制造方法，其中，所述半导体纳米线(120)由硅合金形成，其中形成栅极绝缘体(150)的侧面(152)的步骤包括在沉积栅极材料之前通过对半导体纳米线(120)的边缘进行热氧化来形成热氧化物层的步骤。
7.根据权利要求1或2所述的制造方法，其中，所提供的所述半导体材料层(12)被设置在绝缘体上硅衬底上。
8.根据权利要求7所述的制造方法，所述方法包括将极化电路电连接到所述绝缘体上硅衬底的步骤。
9.根据权利要求1或2所述的制造方法，其中，所沉积的所述栅极材料包括掺杂的多晶硅。
10.根据权利要求1或2所述的制造方法，其中，所形成的所述半导体纳米线(120)的宽度为8至30nm。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1760103 | 2017-10-26 | ||
| FR1760103A FR3073079B1 (fr) | 2017-10-26 | 2017-10-26 | Procede de fabrication d'un composant electronique a doubles boites quantiques |
| PCT/FR2018/052592 WO2019081837A1 (fr) | 2017-10-26 | 2018-10-17 | Procede de fabrication d'un composant electronique a doubles boites quantiques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111386610A CN111386610A (zh) | 2020-07-07 |
| CN111386610B true CN111386610B (zh) | 2024-02-13 |
Family
ID=61599285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880075773.2A Active CN111386610B (zh) | 2017-10-26 | 2018-10-17 | 具有双量子点的电子组件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11398593B2 (zh) |
| EP (1) | EP3701567B1 (zh) |
| CN (1) | CN111386610B (zh) |
| FR (1) | FR3073079B1 (zh) |
| WO (1) | WO2019081837A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4118027B1 (en) * | 2020-03-13 | 2024-04-03 | Quantum Motion Technologies Limited | Quantum dot device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308289A (ja) * | 2000-04-15 | 2001-11-02 | Samsung Electronics Co Ltd | 二重量子点を応用した単一電子多値メモリ及びその駆動方法 |
| KR20080032277A (ko) * | 2006-10-09 | 2008-04-15 | 충북대학교 산학협력단 | 나노스케일 다중접합 양자점 소자 및 그 제조방법 |
| CN104037230A (zh) * | 2013-03-06 | 2014-09-10 | Sk新技术株式会社 | 单电子晶体管及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535060B2 (en) | 2006-03-08 | 2009-05-19 | Freescale Semiconductor, Inc. | Charge storage structure formation in transistor with vertical channel region |
| US7792584B2 (en) * | 2006-04-25 | 2010-09-07 | Medtronic, Inc. | System and method for characterization of atrial wall using digital signal processing |
| KR100905869B1 (ko) * | 2006-10-10 | 2009-07-03 | 충북대학교 산학협력단 | 상온에서 동작하는 듀얼 게이트 단전자 논리 소자의 제조방법 |
| US9287412B2 (en) * | 2011-05-06 | 2016-03-15 | Faquir Chand Jain | Quantum dot channel (QDC) quantum dot gate transistors, memories and other devices |
| US9263132B2 (en) * | 2011-08-10 | 2016-02-16 | Globalfoundries Singapore Pte. Ltd. | Double gated flash memory |
| US9842921B2 (en) * | 2013-03-14 | 2017-12-12 | Wisconsin Alumni Research Foundation | Direct tunnel barrier control gates in a two-dimensional electronic system |
| EP3082073B1 (en) * | 2015-04-12 | 2019-01-16 | Hitachi Ltd. | Quantum information processing |
-
2017
- 2017-10-26 FR FR1760103A patent/FR3073079B1/fr not_active Expired - Fee Related
-
2018
- 2018-10-17 US US16/758,259 patent/US11398593B2/en active Active
- 2018-10-17 EP EP18814987.6A patent/EP3701567B1/fr active Active
- 2018-10-17 CN CN201880075773.2A patent/CN111386610B/zh active Active
- 2018-10-17 WO PCT/FR2018/052592 patent/WO2019081837A1/fr active Search and Examination
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308289A (ja) * | 2000-04-15 | 2001-11-02 | Samsung Electronics Co Ltd | 二重量子点を応用した単一電子多値メモリ及びその駆動方法 |
| KR20080032277A (ko) * | 2006-10-09 | 2008-04-15 | 충북대학교 산학협력단 | 나노스케일 다중접합 양자점 소자 및 그 제조방법 |
| CN104037230A (zh) * | 2013-03-06 | 2014-09-10 | Sk新技术株式会社 | 单电子晶体管及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| L. Hutin.SOI CMOS technology for quantum information processing.2017 IEEE International Conference on IC Design and Technology (ICICDT).2017,全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3073079B1 (fr) | 2021-10-29 |
| US11398593B2 (en) | 2022-07-26 |
| EP3701567B1 (fr) | 2021-11-03 |
| CN111386610A (zh) | 2020-07-07 |
| US20200343435A1 (en) | 2020-10-29 |
| WO2019081837A1 (fr) | 2019-05-02 |
| FR3073079A1 (fr) | 2019-05-03 |
| EP3701567A1 (fr) | 2020-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106098926B (zh) | 三层约瑟夫森结结构及其形成方法 | |
| JP4922373B2 (ja) | 半導体装置およびその製造方法 | |
| JP4991814B2 (ja) | 半導体装置およびその製造方法 | |
| CN101322230A (zh) | 半导体器件制造方法 | |
| CN107833891A (zh) | 半导体器件及其制造方法 | |
| JP5117906B2 (ja) | ナノワイヤトランジスタおよびその製造方法 | |
| US8021989B2 (en) | Method for high topography patterning | |
| CN111386610B (zh) | 具有双量子点的电子组件的制造方法 | |
| EP4118027B1 (en) | Quantum dot device | |
| CN103676491B (zh) | 降低电子束光刻时光刻胶粗糙度的方法 | |
| CN101211917A (zh) | 具有改良的槽沟道栅极的半导体器件及其制作方法 | |
| JP3402905B2 (ja) | 半導体素子 | |
| CN116508136A (zh) | 具有交联鳍布置的垂直场效应晶体管 | |
| KR102172878B1 (ko) | 쇼트 채널 tft 제작 방법 및 쇼트채널 tft 구조 | |
| JP5491145B2 (ja) | 単電子ターンスタイルデバイスおよびその製造方法 | |
| CN108807267B (zh) | 半导体装置及其制造方法 | |
| KR100830203B1 (ko) | 단전자 소자의 제조방법 | |
| TWI865745B (zh) | 量子點裝置 | |
| CN109216200A (zh) | 一种基于体硅全包围栅极SOI FinFET的制作方法 | |
| CN113629141B (zh) | 半导体结构及半导体结构的形成方法 | |
| JP3645032B2 (ja) | シリコン量子細線構造の作製方法。 | |
| JP2002118253A (ja) | 半導体装置およびその製造方法 | |
| JP2812244B2 (ja) | 単一電子トンネル素子の作製方法 | |
| KR100434813B1 (ko) | 실리사이드막을 이용한 단전자 트랜지스터의 구조 및 그제조 방법 | |
| JP4846316B2 (ja) | 単一電子素子、単一電子素子の製造方法、単一電子素子を含むセルアレイ及び単一電子素子を含むセルアレイの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |