CN101211917A - 具有改良的槽沟道栅极的半导体器件及其制作方法 - Google Patents
具有改良的槽沟道栅极的半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN101211917A CN101211917A CNA2007101496396A CN200710149639A CN101211917A CN 101211917 A CN101211917 A CN 101211917A CN A2007101496396 A CNA2007101496396 A CN A2007101496396A CN 200710149639 A CN200710149639 A CN 200710149639A CN 101211917 A CN101211917 A CN 101211917A
- Authority
- CN
- China
- Prior art keywords
- groove
- active area
- axis direction
- semiconductor substrate
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 230000006872 improvement Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有改良的槽沟道栅极的半导体器件。该半导体器件包括：有源区，由器件隔离层界定并以规则的间隔布置在半导体衬底上，每个有源区在长轴方向和短轴方向延伸；沟槽，形成于每个有源区内，该沟槽包括沿有源区的短轴方向的台阶底面；以及槽栅极，形成于沟槽内。
Description
技术领域
本发明涉及一种半导体器件及其制作方法，尤其涉及一种具有改良的槽沟道栅极的半导体器件及其制作方法。
背景技术
随着半导体器件的设计规则(design rule)变得细微，栅极沟道的长度也变得更小。因此，在具有70nm或更小的栅极沟道长度的半导体器件中，难以用平面沟道结构设置临界电压(critical voltage)。这样，提出了具有各种槽沟道栅极的半导体器件以有效地和充分地增加有效沟道长度。
参考图1，器件隔离区110布置于半导体衬底100上(见图2)以界定有源区101。栅极线121在横跨有源区101的方向布置。栅极121可以理解为用于增加有效沟道长度的槽沟道(recess channel)栅极。
图2示出了沿图1中的线A-A’取得的长轴剖面且图3示出了沿图1中线B-B’取得的短轴剖面。
参考图2，槽沟道沟槽120通过蚀刻半导体衬底100的有源区101形成。当形成槽沟道沟槽120时，有源区的主轴长度102变得更长且有效沟道长度增加。另一方面，参考图3，即使在槽沟道沟槽120形成之后有源区的短轴103也没有变化，这样没有增加有效沟槽宽度。
如上所述，具有槽沟道栅极的半导体器件具有增加的有效沟道长度。然而，难于增加有效沟道宽度。
发明内容
本发明的一个方面提供了具有改良的槽沟道栅极的半导体器件，包括：有源区，由器件隔离层界定并以规则的间隔布置在半导体衬底上，每个有源区在长轴方向和短轴方向延伸；沟槽，形成于每个有源区内，沟槽包括在有源区的短轴方向的台阶底面；以及槽栅极，形成于沟槽内。形成在沟槽的底面上的台阶优选地具有相对于半导体衬底的表面100至500的深度。沟槽优选地具有1000至1500的深度。槽栅极优选地包括栅极绝缘层、栅极导电层和硬掩模层。
附图说明
本发明上述和其它目标、特性和其它优点将从下面结合附图的详细说明被更加清晰地理解，其中：
图1是说明具有槽沟道栅极的半导体器件的平面图；
图2和图3是说明槽沟道栅极沟槽结构的剖面图；
图4是说明具有改良的槽沟道栅极和制作根据本发明的半导体器件的方法的剖面图；
图5是说明具有改良的槽沟道栅极的半导体器件的平面图；以及
图6至图15是说明制作具有改良的槽沟道栅极的半导体器件的方法的剖面图。
具体实施方式
下面将参考附图详细地描述本发明的优选实施例。这些实施例仅用作说明性目的，而本发明并不限制于此。在附图中，各种元件的厚度为清晰而被放大，相同的标号代表具有实际相同功能的部分。
参考图4，在根据本发明的具有改良的槽沟道栅极的半导体器件中，有源区201(图5)在半导体衬底200内通过布置在半导体衬底200上的器件隔离层230(图5)界定。在长轴和短轴方向延伸的有源区201(图5)可以规则的间隔布置在半导体衬底200上。改良的槽沟道沟槽260(图11)布置在半导体衬底200的每个有源区201内。改良的槽沟道沟槽260沿有源区201的长轴方向延伸。沟槽260可具有在有源区201的短轴方向成台阶的底面，因此增加了有效沟道宽度。
槽栅极布置在槽沟道沟槽260内。槽栅极包括栅极绝缘层270、栅极导电层280和硬掩模层290(图13)。栅极绝缘层270可以由比如具有30至50的厚度的氧化硅的绝缘材料形成。栅极导电层280可以包括具有500至1000的厚度的多晶硅层283和具有1000至1200的厚度的硅化钨层285。硬掩模层由比如具有2000至2500的厚度的氮化硅的绝缘材料形成。
参考图5，半导体衬底200的有源区201由器件隔离区界定。栅极线261沿横跨有源区201的方向规则地布置。每条栅极线261具有改良的槽沟道结构从而增加有效沟道长度和有效沟道宽度。掩模图案240是用于蚀刻半导体衬底200以增加有效沟道宽度的图案。
图6、图7、图10、图11、图13和图14是沿图5中线C-C’取得的长轴剖面。图8、图9、图12和图15是沿图5中D-D’取得的短轴剖面。有源区201沿长轴方向延伸的长度一般大于有源区201沿短轴方向延伸的长度。
参考图6，在制作根据本发明的具有改良的槽沟道栅极的半导体器件的方法中，垫氧化物层(pad oxide layer)210和垫氮化物层211形成于半导体衬底200上。垫氧化物层210优选地形成为具有50至150的厚度。垫氮化物层211优选地形成为具有500至1000的厚度。
器件隔离沟槽220通过形成于有源区201上的掩模图案(没有示出)选择性地蚀刻垫氮化物211、垫氧化物210和半导体衬底200形成。器件隔离沟槽220优选地形成为相对于半导体衬底200的顶面具有2000至3000的深度。
参考图7，场氧化物层通过在整个表面上沉积绝缘层形成以掩埋器件隔离沟槽220。在场氧化物上进行平坦化工艺(例如，化学机械抛光(CMP)工艺)，由此在除去垫氧化物层210和垫氮化物层211后形成用于界定有源区201的器件隔离层230。
进行杂质离子注入工艺和热处理工艺以在其上形成有器件隔离层230的半导体衬底200内形成阱或沟道。在进行杂质离子注入工艺和热处理工艺之前，屏蔽氧化物层(screen oxide layer)231可形成于半导体衬底200上。屏蔽氧化物层231在杂质离子注入工艺中防止对半导体衬底200的损坏。
此外，杂质离子注入工艺和热处理工艺可以在器件隔离沟槽220形成之后进行。在形成器件隔离层230时进行的清洁工艺中，器件隔离层230和有源区201的表面之间的台阶(未示出)可通过控制清洁条件来可选地调节。
参考图8，掩模图案240形成于半导体衬底200上。如图5所示，掩模图案240在长轴方向延伸并形成为使得有源区201的一半在短轴方向上暴露。掩模图案240是用于在有源区201的短轴方向形成台阶以增加有效沟道宽度的图案。掩模图案240的尺寸或位置在能够在有源区201内形成台阶的范围内变化。
参考图9，由图8的掩模图案240暴露的半导体衬底200被蚀刻至100至500的深度且然后除去掩模图案240。因为掩模图案240在短轴方向至少暴露有源区201的一半，所以在蚀刻工艺中台阶在短轴方向形成于有源区201内。通过形成台阶，有源区201的有效长度202能够相对于有源区201在短轴方向的宽度增加。
参考图10，在除去掩模图案240之后用于形成槽沟道的掩模层250形成于半导体衬底200上。掩模层250可以通过依次层叠例如氧化物层251和多晶硅层252形成。氧化物层251可以具有50至200的厚度。多晶硅层252可以具有300至800的厚度。由于沿有源区201的短轴方向形成的台阶(见图9)，掩模层250沿短轴方向具有未示出的台阶。掩模层250使用槽沟道掩模(没有示出)被选择性地蚀刻以形成图案化的掩模层250。图案化的掩模层250暴露半导体衬底200的将形成槽沟道沟槽的部分。
参考图11至12，半导体衬底200使用图案化的掩模层250作为蚀刻掩模被选择性地蚀刻从而形成改良的槽沟道沟槽260。槽沟道沟槽260优选地形成为相对于半导体衬底200的顶面具有1000至1500的深度。具体地，由于最初形成于半导体衬底200表面上的台阶(见图9)，槽沟道沟槽260形成为具有沿有源区201的短轴方向成台阶的底面。通过在槽沟道沟槽260的短轴方向形成台阶，有源区201的短轴长度203相对于有源区201的宽度而增加，因此增加有效沟道宽度。
参考图13，栅极绝缘层270和栅极导电层280形成于其上形成有槽沟道沟槽260的半导体衬底200的整个表面之上。栅极绝缘层270可以由氧化硅形成。栅极绝缘层270优选地具有30至50的厚度。栅极导电层280可以形成为包括多晶硅层283和硅化钨层285。多晶硅层283优选地具有500至1000的厚度。硅化钨层285优选地具有1000至1200的厚度。
硬掩模层290形成于栅极导电层280上。硬掩模层290优选地由比如氮化硅的绝缘材料形成为具有2000至2500的厚度。
参考图14和15，硬掩模图案291通过用光刻工艺构图硬掩模层290形成。硬掩模图案291用作蚀刻掩模以形成栅电极，该栅电极包括具有硅化钨层图案289和多晶硅层图案287的栅极导电层图案281和栅极绝缘层图案271。
尽管本发明的优选实施例为说明性的目的被揭示，本领域的技术人员应该理解各种修改、增添和替换是可能的，只要不偏离如所附的权利要求中界定的本发明的范围和精神。
Claims (12)
1.一种具有改良的槽沟道栅极的半导体器件，包括：
有源区，由器件隔离层界定并以规则的间隔布置在半导体衬底之上，每个有源区在长轴方向和短轴方向上延伸；
沟槽，形成于每个所述有源区内，所述沟槽包括沿所述有源区的短轴方向的台阶底面；以及
槽栅极，形成于所述沟槽内。
2.如权利要求1所述的半导体器件，其中所述台阶底面沿所述有源区的所述短轴方向延伸达到所述有源区的至少一半。
3.如权利要求1所述的半导体器件，其中所述台阶底面包括上面和下面，所述上面和下面的高度差的范围为100至500。
4.如权利要求1所述的半导体器件，其中所述沟槽具有1000和1500的深度。
5.如权利要求1所述的半导体器件，其中所述槽栅极包括栅极绝缘层，栅极导电层和硬掩模层。
6.如权利要求1所述的半导体器件，其中所述栅极导电层包括多晶硅层和硅化钨层。
7.一种制作具有改良的槽沟道栅极的半导体器件的方法，包括：
在半导体衬底上形成用于限定有源区的器件隔离层，所述有源区在长轴方向和短轴方向上延伸；
在所述半导体衬底上形成沿长轴方向延伸的掩模图案从而暴露所述有源区的指定部分，所述指定部分沿所述长轴方向延伸；
通过蚀刻所述有源区被所述掩模图案暴露的部分中的所述半导体衬底在所述有源区内形成在所述短轴方向上的台阶表面；
在所述半导体衬底的有源区内形成沟槽；以及
在所述沟槽内形成槽栅极。
8.如权利要求7所述的方法，其中所述有源区的指定部分为所述有源区沿其短轴方向的至少一半。
9.如权利要求7所述的方法，其中在所述有源区内形成所述台阶表面的步骤包括：
蚀刻所述半导体衬底至相对于所述半导体衬底的表面100至500的深度。
10.如权利要求7所述的方法，其中所述沟槽具有相对于所述半导体衬底的表面1000至1500的深度。
11.如权利要求7所述的方法，其中形成沟槽的步骤包括：
在所述半导体衬底之上形成硬掩模层图案，从而暴露用于形成所述槽栅极的区域；以及
使用所述硬掩模层图案作为蚀刻掩模蚀刻所述半导体衬底。
12.如权利要求11所述的方法，其中所述硬掩模层图案包括氮化硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137134A KR100826650B1 (ko) | 2006-12-28 | 2006-12-28 | 변형된 리세스채널 게이트를 갖는 반도체소자 및 그제조방법 |
| KR137134/06 | 2006-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211917A true CN101211917A (zh) | 2008-07-02 |
| CN100576546C CN100576546C (zh) | 2009-12-30 |
Family
ID=39582611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710149639A Expired - Fee Related CN100576546C (zh) | 2006-12-28 | 2007-09-10 | 具有改良的槽沟道栅极的半导体器件及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7932554B2 (zh) |
| KR (1) | KR100826650B1 (zh) |
| CN (1) | CN100576546C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111435680A (zh) * | 2019-01-14 | 2020-07-21 | 力晶科技股份有限公司 | 阶梯式元件及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826650B1 (ko) * | 2006-12-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 변형된 리세스채널 게이트를 갖는 반도체소자 및 그제조방법 |
| DE102017108738B4 (de) * | 2017-04-24 | 2022-01-27 | Infineon Technologies Ag | SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR |
| US11424360B1 (en) | 2021-02-04 | 2022-08-23 | Nanya Technology Corporation | Semiconductor device and method for manufacturing the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3743189B2 (ja) | 1999-01-27 | 2006-02-08 | 富士通株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| KR100500443B1 (ko) * | 2002-12-13 | 2005-07-12 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
| US7326619B2 (en) | 2003-08-20 | 2008-02-05 | Samsung Electronics Co., Ltd. | Method of manufacturing integrated circuit device including recessed channel transistor |
| KR100500473B1 (ko) | 2003-10-22 | 2005-07-12 | 삼성전자주식회사 | 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법 |
| KR100605499B1 (ko) * | 2004-11-02 | 2006-07-28 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
| US20060110913A1 (en) * | 2004-11-24 | 2006-05-25 | Haiwei Xin | Gate structure having diffusion barrier layer |
| KR100564434B1 (ko) * | 2004-12-03 | 2006-03-28 | 주식회사 하이닉스반도체 | 리세스 게이트 및 그 제조 방법 |
| US7294890B2 (en) * | 2005-03-03 | 2007-11-13 | Agency For Science, Technology And Research | Fully salicided (FUSA) MOSFET structure |
| KR100668838B1 (ko) | 2005-03-15 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| KR100596800B1 (ko) | 2005-04-29 | 2006-07-04 | 주식회사 하이닉스반도체 | 트랜지스터 및 그 제조방법 |
| CN101130401B (zh) * | 2006-08-21 | 2010-05-12 | 中国国际海运集装箱(集团)股份有限公司 | 安全装置及其集装箱,以及提高集装箱安全性的方法 |
| KR100826650B1 (ko) * | 2006-12-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 변형된 리세스채널 게이트를 갖는 반도체소자 및 그제조방법 |
-
2006
- 2006-12-28 KR KR1020060137134A patent/KR100826650B1/ko not_active IP Right Cessation
-
2007
- 2007-06-26 US US11/768,731 patent/US7932554B2/en not_active Expired - Fee Related
- 2007-09-10 CN CN200710149639A patent/CN100576546C/zh not_active Expired - Fee Related
-
2011
- 2011-03-14 US US13/046,828 patent/US8372698B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111435680A (zh) * | 2019-01-14 | 2020-07-21 | 力晶科技股份有限公司 | 阶梯式元件及其制造方法 |
| CN111435680B (zh) * | 2019-01-14 | 2023-07-14 | 力晶积成电子制造股份有限公司 | 阶梯式元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100576546C (zh) | 2009-12-30 |
| US20080157190A1 (en) | 2008-07-03 |
| KR100826650B1 (ko) | 2008-05-06 |
| US7932554B2 (en) | 2011-04-26 |
| US8372698B2 (en) | 2013-02-12 |
| US20110165768A1 (en) | 2011-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652419B1 (ko) | 핀형 트랜지스터의 게이트 형성 방법 | |
| US20150145071A1 (en) | Methods of forming spacers on finfets and other semiconductor devices | |
| US20140054723A1 (en) | Isolation structures for finfet semiconductor devices | |
| CN102074481B (zh) | 制造半导体器件的方法 | |
| US9299843B2 (en) | Semiconductor structure and manufacturing method thereof | |
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| US8378395B2 (en) | Methods of fabricating field effect transistors having protruded active regions | |
| KR100920045B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN100576546C (zh) | 具有改良的槽沟道栅极的半导体器件及其制作方法 | |
| CN102822976B (zh) | 用于场效应晶体管器件的自动对准接触 | |
| US10043675B2 (en) | Semiconductor device and method for fabricating the same | |
| CN106409748B (zh) | 半导体元件及其制作方法 | |
| KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
| US20110084332A1 (en) | Trench termination structure | |
| CN115241272A (zh) | 半导体元件 | |
| KR101088818B1 (ko) | 반도체 소자의 제조방법 | |
| KR20240053523A (ko) | 정밀한 기하학적 구조를 갖는 3d 트랜지스터 구조체 | |
| CN114220736A (zh) | 沟槽的形成方法、半导体器件的制备方法及半导体器件 | |
| KR100627518B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100487629B1 (ko) | 반도체 소자의 살리사이드막을 갖는 게이트 형성방법 | |
| KR20070069760A (ko) | 새들 돌기형 트랜지스터 및 그의 형성방법 | |
| KR20080061998A (ko) | 반도체 소자의 제조 방법 | |
| KR100612560B1 (ko) | 반도체 소자의 제조방법 | |
| KR20090044482A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20070113923A (ko) | 반도체 소자의 트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091230 Termination date: 20130910 |