CN104409498A - 石墨烯微分负阻晶体管 - Google Patents

石墨烯微分负阻晶体管 Download PDF

Info

Publication number
CN104409498A
CN104409498A CN201410756854.2A CN201410756854A CN104409498A CN 104409498 A CN104409498 A CN 104409498A CN 201410756854 A CN201410756854 A CN 201410756854A CN 104409498 A CN104409498 A CN 104409498A
Authority
CN
China
Prior art keywords
graphene
layer
negative resistance
bias voltage
graphene layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410756854.2A
Other languages
English (en)
Inventor
钟旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Dianji University
Original Assignee
Shanghai Dianji University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Dianji University filed Critical Shanghai Dianji University
Priority to CN201410756854.2A priority Critical patent/CN104409498A/zh
Publication of CN104409498A publication Critical patent/CN104409498A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Abstract

本发明提供了一种石墨烯微分负阻晶体管，包括：背栅电极层、布置在背栅电极层上的绝缘层、布置在绝缘层的势垒层、以及分别布置在势垒层两侧的源极和漏极；其中，在势垒层上表面形成有第一石墨烯层；在势垒层下表面上布置有第二石墨烯层；而且，其中，第一石墨烯层接触源极而不接触漏极，第二石墨烯层接触漏极而不接触源极。源极、漏极和背栅电极层上分别加有第一正偏置电压、第二负偏置电压和第三正偏置电压，使得在第一石墨烯层内形成二维空穴气，而且在第二石墨烯层内形成二维电子气。

Description

石墨烯微分负阻晶体管
技术领域
本发明涉及高频半导体器件领域，具体涉及一种基于双层石墨烯结构的微分负阻晶体管设计。
背景技术
共振隧穿器件利用量子共振隧穿效应而制成的一种高速电子器件,具有高频、高速、低功耗、负阻、双稳等特点,在未来电子应用中具有很大的发展潜力。常见的共振隧穿器件共振隧穿二极管是一种双端器件，I-V特性不能调控，而共振隧穿晶体管虽为三端器件，但实际应用中速度没有共振隧穿二极管电路快。因此，寻找高载流子速度的新材料和应用新结构是共振隧穿器件进一步发展和得到广泛应用的关键。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改进隧穿晶体管的高频性能的一种基于双层石墨烯结构实现微分负阻的技术方案。
为了实现上述技术目的，根据本发明，提供了一种石墨烯微分负阻晶体管，包括：背栅电极层、布置在背栅电极层上的绝缘层、布置在绝缘层的势垒层、以及分别布置在势垒层两侧的源极和漏极；其中，在势垒层上表面形成有第一石墨烯层；在势垒层下表面上布置有第二石墨烯层；而且，其中，第一石墨烯层接触源极而不接触漏极，第二石墨烯层接触漏极而不接触源极。
优选地，源极、漏极和背栅电极层上分别加有第一正偏置电压、第二负偏置电压和第三正偏置电压，使得在第一石墨烯层内形成二维空穴气，而且在第二石墨烯层内形成二维电子气。
优选地，第一正偏置电压和第二负偏置电压的大小被选择为使得第一石墨烯层和第二石墨烯层之间的狄拉克点能差值为零。
优选地，第一正偏置电压和第二负偏置电压的电压值的绝对值相等。
优选地，第一石墨烯层和第二石墨烯层之间的势垒层的厚度介于1至500纳米之间。
优选地，第一石墨烯层和第二石墨烯层之间的势垒层的厚度介于3至300纳米之间。
优选地，第一石墨烯层和第二石墨烯层之间的势垒层的厚度介于3至100纳米之间。
优选地，第一石墨烯层和第二石墨烯层之间的势垒层的厚度介于5至50纳米之间。
优选地，构成势垒层的材料为六方氮化硼。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的石墨烯微分负阻晶体管的结构。
图中：60石墨烯、70石墨烯、40源极、50漏极、10背栅电极、30势垒层、20绝缘层。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
石墨烯的问世在化学、能源、量子科学等众多技术领域产生了革命性的影响，在电子学应用方面也具有广阔前景。作为一种二维材料，石墨烯结构非常稳定，在电子器件尺寸设计方面具有很大的灵活性，制备技术已经比较方便，尤其是石墨烯具有超高的载流子速度，在高速电子器件方面极具潜力。本发明利用石墨烯具有超高的载流子速度这一特点设计了一种微分负阻晶体管，与一般隧穿器件相比具有截止频率高、峰谷比大、室温工作等特点。
图1示意性地示出了根据本发明优选实施例的石墨烯微分负阻晶体管的结构。
如图1所示，根据本发明优选实施例的石墨烯微分负阻晶体管包括：背栅电极层10(例如，以硅基底作为背栅电极层10)、布置在背栅电极层10上的绝缘层20、布置在绝缘层20的势垒层30、以及分别布置在势垒层30两侧的源极40和漏极50。
其中，在势垒层30上表面形成有第一石墨烯层60；在势垒层30下表面上布置有第二石墨烯层70(例如，以与绝缘层20接触的方式布置第二石墨烯层70)。
而且，其中，第一石墨烯层60接触源极40而不接触漏极50，第二石墨烯层70接触漏极50而不接触源极40。
其中，源极40、漏极50和背栅电极层10上分别加有第一正偏置电压V、第二负偏置电压-V(即，V>0)、第三正偏置电压Vg，使得在第一石墨烯层60内形成二维空穴气，而且在第二石墨烯层70内形成二维电子气。
优选地，第一正偏置电压V和第二负偏置电压-V的电压值的绝对值相等。
改变背栅电极层10上第三正偏置电压Vg的大小可以改变两层石墨烯狄拉克点能差值，进而调整微分负阻工作区位置。
其中，优选地，第一正偏置电压和第二负偏置电压的大小被选择为使得第一石墨烯层60和第二石墨烯层70之间的狄拉克点能差值为零。
优选地，第一石墨烯层60和第二石墨烯层70之间的势垒层30的厚度为几个纳米，例如介于1至500纳米之间，优选地介于3至300纳米之间，更优选地介于3至100纳米之间，进一步优选地介于5至50纳米之间。
在本发明中，双层石墨烯各自仅与一个电极接触，而与另一个电极是断开的，石墨烯之间由六方氮化硼(HBN)等材料构成的势垒层相隔。在源漏电极上加上偏置电压，在电场作用下一层石墨烯的费米能级抬高，反之另一层费米能级降低。由于石墨烯只与一个电极连接，因此一层石墨烯形成二维电子气，另一层形成二维空穴气。当势垒层非常厚时，源漏电极间没有电流通过，只有当厚度减小到几个纳米时，双层石墨烯之间由于电子的层间共振隧穿作用形成一条电流回路。只有双层石墨烯之间的狄拉克点能极差为零时才满足共振隧穿条件，偏离零时由于不符合动量守恒定律电子隧穿几率急剧下降，隧穿电流也随之减小。调整源漏电极偏压大小可以改变双层石墨烯间狄拉克点能极差值，因此电流-电压曲线呈现微分负阻特性，而背栅上的电压可以调整微分负阻工作区的位置。
可以看出，本发明采用双层石墨烯结构构成微分负阻功能晶体管，具有结构简单、峰谷比大、截止频率高、室温工作等特点。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种石墨烯微分负阻晶体管，其特征在于包括：背栅电极层、布置在背栅电极层上的绝缘层、布置在绝缘层的势垒层、以及分别布置在势垒层两侧的源极和漏极；其中，在势垒层上表面形成有第一石墨烯层；在势垒层下表面上布置有第二石墨烯层；而且，其中，第一石墨烯层接触源极而不接触漏极，第二石墨烯层接触漏极而不接触源极。
2.根据权利要求1所述的石墨烯微分负阻晶体管，其特征在于，源极、漏极和背栅电极层上分别加有第一正偏置电压、第二负偏置电压和第三正偏置电压，使得在第一石墨烯层内形成二维空穴气，而且在第二石墨烯层内形成二维电子气。
3.根据权利要求2所述的石墨烯微分负阻晶体管，其特征在于，第一正偏置电压和第二负偏置电压的大小被选择为使得第一石墨烯层和第二石墨烯层之间的狄拉克点能差值为零。
4.根据权利要求1或2所述的石墨烯微分负阻晶体管，其特征在于，第一正偏置电压和第二负偏置电压的电压值的绝对值相等。
5.根据权利要求1或2所述的石墨烯微分负阻晶体管，其特征在于，第一石墨烯层和第二石墨烯层之间的势垒层的厚度介于1至500纳米之间。
6.根据权利要求1或2所述的石墨烯微分负阻晶体管，其特征在于，第一石墨烯层和第二石墨烯层之间的势垒层的厚度介于3至300纳米之间。
7.根据权利要求1或2所述的石墨烯微分负阻晶体管，其特征在于，第一石墨烯层和第二石墨烯层之间的势垒层的厚度介于3至100纳米之间。
8.根据权利要求1或2所述的石墨烯微分负阻晶体管，其特征在于，第一石墨烯层和第二石墨烯层之间的势垒层的厚度介于5至50纳米之间。
9.根据权利要求1或2所述的石墨烯微分负阻晶体管，其特征在于，构成势垒层的材料为六方氮化硼。
CN201410756854.2A 2014-12-10 2014-12-10 石墨烯微分负阻晶体管 Pending CN104409498A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410756854.2A CN104409498A (zh) 2014-12-10 2014-12-10 石墨烯微分负阻晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410756854.2A CN104409498A (zh) 2014-12-10 2014-12-10 石墨烯微分负阻晶体管

Publications (1)

Publication Number Publication Date
CN104409498A true CN104409498A (zh) 2015-03-11

Family

ID=52647113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410756854.2A Pending CN104409498A (zh) 2014-12-10 2014-12-10 石墨烯微分负阻晶体管

Country Status (1)

Country Link
CN (1) CN104409498A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105006520A (zh) * 2015-06-17 2015-10-28 中北大学 隧穿压力传感器
CN105023969A (zh) * 2015-06-11 2015-11-04 上海电力学院 一种基于金属纳米结构的光吸收增强型石墨烯晶体管
CN112510149A (zh) * 2020-12-07 2021-03-16 深圳英集芯科技股份有限公司 一种基于二维材料的负阻器件及其制备方法
WO2023156263A1 (en) 2022-02-16 2023-08-24 Paragraf Limited A transistor and a method for the manufacture of a transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188460B2 (en) * 2008-11-26 2012-05-29 Board Of Regents, The University Of Texas System Bi-layer pseudo-spin field-effect transistor
CN103493203A (zh) * 2011-03-22 2014-01-01 曼彻斯特大学 晶体管器件以及用于制造晶体管器件的材料
WO2014015089A2 (en) * 2012-07-18 2014-01-23 International Business Machine Corporation High frequency oscillator circuit and method to operate same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188460B2 (en) * 2008-11-26 2012-05-29 Board Of Regents, The University Of Texas System Bi-layer pseudo-spin field-effect transistor
CN103493203A (zh) * 2011-03-22 2014-01-01 曼彻斯特大学 晶体管器件以及用于制造晶体管器件的材料
WO2014015089A2 (en) * 2012-07-18 2014-01-23 International Business Machine Corporation High frequency oscillator circuit and method to operate same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LUIS BREY: "Coherent Tunneling and Negative Differential Conducttivity in a Graphene/h-BN/Graphene Heterostructure", 《PHYSICAL REVIEW APPLIED》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023969A (zh) * 2015-06-11 2015-11-04 上海电力学院 一种基于金属纳米结构的光吸收增强型石墨烯晶体管
CN105006520A (zh) * 2015-06-17 2015-10-28 中北大学 隧穿压力传感器
CN105006520B (zh) * 2015-06-17 2017-08-11 中北大学 隧穿压力传感器
CN112510149A (zh) * 2020-12-07 2021-03-16 深圳英集芯科技股份有限公司 一种基于二维材料的负阻器件及其制备方法
WO2023156263A1 (en) 2022-02-16 2023-08-24 Paragraf Limited A transistor and a method for the manufacture of a transistor
GB2619255A (en) * 2022-02-16 2023-12-06 Paragraf Ltd A transistor and a method for the manufacture of a transistor

Similar Documents

Publication Publication Date Title
EP2887398B1 (en) A bilayer graphene tunneling field effect transistor
KR101549286B1 (ko) 상보형 논리 게이트 장치
KR20080109549A (ko) 앰비폴라 물질을 이용한 전계효과 트랜지스터 및 논리회로
CN104409498A (zh) 石墨烯微分负阻晶体管
Pang et al. WSe2 homojunction devices: electrostatically configurable as diodes, MOSFETs, and tunnel FETs for reconfigurable computing
US9252269B2 (en) Tunnel effect transistor
CN102832256A (zh) 隧穿场效应晶体管
Manavizadeh et al. Geometrical study of nanoscale field effect diodes
CN105702721B (zh) 一种新型非对称双栅隧穿场效应晶体管
Kim et al. Feedback and tunneling operations of a p+-i-n+ silicon nanowire field-effect transistor
Choi et al. Enhancement mode p-channel SnO thin-film transistors with dual-gate structures
CN103178116A (zh) 一种改良栅结构的晶体管
CN105870170B (zh) 一种肖特基结隧穿场效应晶体管
Singh et al. Drain Current and Transconductance Analysis of GaN GAA Nanowire FET with High K Dielectric
CN103956383B (zh) 一种基于多顶栅结构的晶体管
Mao et al. A high performance InGaN tunnel FET with InN interlayer and polarization-doped source and drain
Wang et al. Current-voltage spectroscopy of dopant-induced quantum-dots in heavily n-doped junctionless nanowire transistors
Zhang et al. Comparative study of triangular-shaped silicon nanowire transistors
Li et al. Recessed-gate PN iTFET to improve subthreshold swing and suppress ambipolar
KR101399195B1 (ko) 가변 에너지 그래핀 발광 투과 트랜지스터
CN104282752B (zh) 漏电极辅控l形栅型无结晶体管
CN112002760B (zh) 一种基于MnBi2Te4单层的纳米尺度场效应晶体管
CN112002766B (zh) 一种基于MnBi2Te4单层的纳米尺度PN结二极管整流器
CN102738152B (zh) 一种双多晶的应变Si BiCMOS集成器件及制备方法
CN102751292B (zh) 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150311