CN104241288A - 多层场效应晶体管及其制造方法 - Google Patents
多层场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104241288A CN104241288A CN201410472615.4A CN201410472615A CN104241288A CN 104241288 A CN104241288 A CN 104241288A CN 201410472615 A CN201410472615 A CN 201410472615A CN 104241288 A CN104241288 A CN 104241288A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field
- dielectric layer
- layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体制造领域,公开了一种多层场效应晶体管及其制造方法。本发明中,将N个场效应晶体管采用上下堆叠的方式形成,能够在不增加芯片表面积的情况下,提高集成电路场效应晶体管的集成度,符合半导体技术发展的趋势,能够对量产起着较为重要的推动作用。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种多层场效应晶体管及其制造方法。
背景技术
半导体技术随着摩尔定律而迅速发展,集成电路上的晶体管数量在不断增加。因此需要将半导体器件的特征尺寸持续减小,才能够增加晶体管的集成度。
通常,集成电路均是先通过前段(FEOL)工艺形成半导体器件之后,再通过后段(BEOL)工艺形成互连结构与半导体器件相连,并引出,从而获得相应的集成电路。
现有技术中,所有的半导体器件通常排布在同一平面,例如所有的栅极均是采用同一工艺形成,并且均处于同一平面,之后再堆叠形成介质层及互连结构。为了提高集成度,通常只是降低半导体器件的特征尺寸,减少半导体器件所占用的平面面积,尽管减少半导体特征尺寸能够在一定程度内提高集成度,然而,半导体特征尺寸也不能够无限减小。此外,半导体尺寸的减小对于工艺挑战也越来越大,带来的制造成本越来越高,并不利量产。因此,如何在不增加工艺难度的情况下,提高半导体器件的集成度是本领域技术人员急需解决的技术问题。
发明内容
本发明的目的在于提供一种多层场效应晶体管及其制造方法,使得场效应晶体管能够形成多层,从而在不增加工艺难度的情况下,提高集成度。
为解决上述技术问题,本发明的实施方式提供了一种多层场效应晶体管,包括:N个依次堆叠的场效应晶体管,第N-1个场效应晶体管和第N个场效应晶体管之间由第M-1层介质层隔离开,在所述第N个场效应晶体管上形成有第M层介质层,其中,N、M均为大于或等于2的整数。
本发明实施方式相对于现有技术而言,将N个场效应晶体管采用上下堆叠的方式形成,能够在不增加芯片表面积的情况下,提高集成电路场效应晶体管的集成度,符合半导体技术发展的趋势,能够对量产起着较为重要的推动作用。
进一步的,在本发明所述的多层场效应晶体管中,还包括多个通孔连线,所有场效应晶体管的源漏区均通过所述通孔连线引出至所述第M层介质层的表面。
进一步的,在本发明所述的多层场效应晶体管中,N个依次堆叠的场效应晶体管为PN结型MOS场效应晶体管、肖特基场效应晶体管或无结型MOS场效应晶体管中的一种或多种堆叠而成。
另外,形成的多层场效应晶体管可以根据不同的工艺需要形成不同的场效应晶体管,可以采用一种场效应晶体管堆叠而成或多种场效应晶体管堆叠而成,以满足不同集成电路的需要,其中,无结型MOS场效应晶体管具有关态漏电小,有效克服短沟道效应等优点,肖特基场效应晶体管具有较小的接触电阻,能够增加驱动电流,提高器件反应速度。
本发明的实施方式还提供了一种多层场效应晶体管制造方法,包括以下步骤:
步骤S1:提供半导体衬底,在所述半导体衬底上形成第一个场效应晶体管;
步骤S2:在所述半导体衬底和第一个场效应晶体管的表面形成第一层介质层;
步骤S3:在所述第一层介质层的表面形成第二个场效应晶体管;
步骤S4:在所述第一层介质层及第二个场效应晶体管上形成第二层介质层;
步骤S5:依次循环,直至在第M-1层介质层上形成第N个场效应晶体管,并在第M-1层介质层及第N个场效应晶体管上形成第M层介质层。
进一步的,在所述的多层场效应晶体管制造方法中,在第M-1层介质层上形成第N个场效应晶体管包括如下步骤:
在所述第M-1层介质层上形成第N-1层半导体薄膜;
刻蚀所述第N-1层半导体薄膜,暴露出位于所述第N-1个场效应晶体管的源漏区上的第M-1层介质层;
在所述第N-1层半导体薄膜上形成第N个场效应晶体管。
进一步的,在所述的多层场效应晶体管制造方法中,在第M层介质层之后,还包括步骤:
依次刻蚀第M层介质层至第一层介质层,形成多个通孔,所述通孔分别暴露出所述第一个场效应晶体管至第N个场效应晶体管的源漏区;
在所述通孔中形成通孔连线,所述通孔连线与暴露出的第一个场效应晶体管至第N个场效应晶体管的源漏区相连。
本发明实施方式相对于现有技术而言,先形成第一个场效应晶体管,再形成第一层介质层,接着在第二层介质层上形成第一层半导体薄膜,在第一层半导体薄膜上第二个场效应晶体管位于第一个场效应晶体管之上,再形成第二层介质层覆盖第二个场效应晶体管,依次循环,直至形成第N个场效应晶体管和覆盖其之上的第M层介质层,接着刻蚀介质层,形成暴露出所有场效应晶体管的源漏区的通孔,再形成通孔连线,将所有场效应晶体管的源漏区引出,从而可以获得集成度较高的集成电路。
进一步的,在所述的多层场效应晶体管制造方法中,所述第一层半导体薄膜至第M-1层半导体薄膜均通过键合及减薄工艺形成。
进一步的,在所述的多层场效应晶体管制造方法中,所述场效应晶体管为PN结型MOS场效应晶体管堆叠而成,所述PN结型MOS场效应晶体管的形成步骤包括:
在所述半导体衬底上形成栅介质层和栅极,所述栅极位于所述栅介质层的表面;
采用离子注入轻掺杂在所述栅介质层的两侧的半导体衬底内形成源漏延伸区;
在所述栅介质层和栅极两侧形成侧墙;
采用离子注入掺杂在所述侧墙两侧的半导体衬底内形成源漏区。
进一步的,在所述的多层场效应晶体管制造方法中,在第M-1层介质层上形成第N个PN结型MOS场效应晶体管,并在第M-1层半导体薄膜上形成第M层介质层之后,采用低温退火激活第一个PN结型MOS场效应晶体管至第N个PN结型MOS场效应晶体管的源漏区的掺杂。
另外,在形成N个场效应晶体管之后再进行一次低温退火即可完成对所有场效应晶体管源漏区掺杂的激活,节省了工艺步骤。
进一步的,在所述的多层场效应晶体管制造方法中,所述低温退火采用微波退火或快速热退火。
进一步的,在所述的多层场效应晶体管制造方法中,在形成所述通孔之后,形成通孔连线之前,在暴露出的源漏区的表面采用自对准工艺形成自对准硅化物,所述自对准硅化物的形成步骤包括:
在所述第M层介质层和暴露出的源漏区表面沉积金属;
采用退火工艺形成自对准硅化物;
刻蚀去除残留在所述第M层介质层表面和通孔侧壁内的金属。
进一步的,在所述的多层场效应晶体管制造方法中,所述场效应晶体管为肖特基场效应晶体管堆叠而成,所述肖特基场效应晶体管的形成步骤包括:
提供半导体衬底,在所述半导体衬底上形成栅介质层、栅极及侧墙,所述栅极形成于所述栅介质层的表面,所述侧墙形成于所述栅介质层和栅极的两侧;
在位于侧墙两侧、半导体衬底内的源漏区及栅极表面形成肖特基接触。
另外,肖特基接触具有较小的接触电阻,能够增加驱动电流,提高器件反应速度,适合不同工艺要求的场合。
进一步的,在所述的多层场效应晶体管制造方法中,形成肖特基接触包括步骤:
对所述源漏区进行离子注入;
在所述源漏区表面沉积金属;
采用退火形成金属硅化物;
刻蚀去除位于半导体衬底表面的残留金属。
进一步的,在所述的多层场效应晶体管制造方法中,形成肖特基接触包括步骤:
在所述源漏区表面沉积金属;
采用退火形成金属硅化物;
刻蚀去除位于半导体衬底表面的残留金属;
对所述源漏区进行离子注入;
采用退火工艺进行离子激活。
进一步的,在所述的多层场效应晶体管制造方法中,所述金属为镍、钴或钛,对N型衬底,离子注入的种类为硼或氟化硼;对P型衬底,离子注入的种类为砷或磷。
进一步的,在所述的多层场效应晶体管制造方法中,所述场效应晶体管为无结型MOS场效应晶体管堆叠而成,所述无结型MOS场效应晶体管的形成步骤包括:
提供半导体基片,在所述半导体基片上形成绝缘层,在所述绝缘层上形成半导体衬底薄膜;
在所述半导体衬底薄膜内形成半导体薄膜隔离;
在所述半导体衬底薄膜上形成栅介质层、栅极及侧墙,所述栅极形成于所述栅介质层上,所述侧墙形成于所述栅介质层和栅极的两侧。
另外,形成的无结型MOS场效应晶体管具有关态漏电小,有效克服短沟道效应等优点。
进一步的,在所述的多层场效应晶体管制造方法中,在形成多个通孔之后,形成通孔连线之前,在所述第M层介质层的表面及通孔内的源漏区的表面形成阻挡介质层,在所述的多层场效应晶体管制造方法中,对于P型沟道,所述阻挡介质层为二氧化钛或氧化铝;对于N型沟道,所述阻挡介质层为氧化镧。
附图说明
图1是实施例二中多层场效应晶体管制造方法的流程图;
图2至图12是实施例三中由PN结型MOS场效应晶体管堆叠而成的多层场效应晶体管制造过程中的剖面示意图;
图13至图23是实施例四中由肖特基场效应晶体管堆叠而成的多层场效应晶体管制造过程中的剖面示意图;
图24至图34是实施例五中由无结型MOS场效应晶体管堆叠而成的多层场效应晶体管制造过程中的剖面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施方式进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施方式中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请各权利要求所要求保护的技术方案。
本发明的第一实施方式涉及一种多层场效应晶体管,包括:N个依次堆叠的场效应晶体管,第N-1个场效应晶体管和第N个场效应晶体管之间由第M-1层介质层隔离开,在第N个场效应晶体管上形成有第M层介质层,其中,N、M均为大于或等于2的整数。
多层场效应晶体管还包括多个通孔连线,所有场效应晶体管的源漏区均通过通孔连线引出至第M层介质层的表面,用于引出所有场效应晶体管的源漏区。
其中,N个依次堆叠的场效应晶体管为PN结型MOS场效应晶体管、肖特基场效应晶体管或无结型MOS场效应晶体管等中的一种或多种堆叠而成。即,形成的多层场效应晶体管可以全部为PN结型MOS场效应晶体管、肖特基场效应晶体管或无结型MOS场效应晶体管,也可以一部分是PN结型MOS场效应晶体管,另一部分是肖特基场效应晶体管或无结型MOS场效应晶体管,具体的可以根据不同集成电路的要求来选择,在此不作限定。
将N个场效应晶体管采用上下堆叠的方式形成,能够在不增加芯片表面积的情况下,提高集成电路场效应晶体管的集成度,符合半导体技术发展的趋势,能够对量产起着较为重要的推动作用。
本发明的第二实施方式涉及一种多层场效应晶体管制造方法,具体流程如图1所示,所述方法包括步骤:
步骤S1:提供半导体衬底,在半导体衬底上形成第一个场效应晶体管;
其中,通常情况下,半导体衬底内设有隔离层,用于隔离不同的器件,半导体衬底可以为单晶硅、多晶硅、锗或III-V等常用半导体材料;第一个场效应晶体管可以采用通常的工艺形成。
步骤S2:在半导体衬底和第一个场效应晶体管的表面形成第一层介质层;
在半导体衬底和第一个场效应晶体管的表面沉积第一介质层之后,优选的采用化学机械研磨对第一介质层进行抛光处理。
步骤S3:在第一层介质层的表面形成第二个场效应晶体管;
在步骤S3中,形成第二个场效应晶体管的步骤包括:
在第一层介质层上形成第一层半导体薄膜;
刻蚀第一层半导体薄膜,暴露出位于第一个场效应晶体管的源漏区上的第一层介质层,该步骤的目的是为了后续刻蚀第一层介质层形成通孔时能够确保通孔暴露出第一个场效应晶体管的源漏区,方便形成通孔连线将其引出;
在第一层半导体薄膜上形成第二个场效应晶体管,类似的,将第一层半导体薄膜作为衬底,采用通常的工艺在其之上形成第二个场效应晶体管,实现场效应晶体管的堆叠,并且两者之间由第一层介质层进行隔离。
其中,第一层半导体薄膜通过键合及减薄工艺形成,后续所有半导体薄膜均可以采用此种工艺形成,所有的半导体薄膜材质可以为单晶硅、多晶硅、锗或III-V等常用半导体材料。
步骤S4:在第一层介质层及第二个场效应晶体管上形成第二层介质层,形成第二介质层为了隔离后续形成的场效应晶体管以及形成的通孔连线;
步骤S5:依次循环,直至在第M-1层介质层上形成第N个场效应晶体管,并在第M-1层介质层及第N个场效应晶体管上形成第M层介质层。其中,形成第N个场效应晶体管的步骤均与步骤S3形成第二个场效应晶体管的相同,具体请参考上文,在此不作赘述。
可以根据不同的工艺来决定具体形成多少层场效应晶体管,形成的层数越多,集成度越高。此外,场效应晶体管的大小、高度以及形成的半导体薄膜大小等尺寸均是可以影响场效应晶体管层数的因素之一,然而,上述尺寸均可以在不脱离本发明的核心思想下根据不同的工艺要求来进行常规选择,因此,本发明并不对具体层数及尺寸大小进行限定。
在第M层介质层之后,还包括步骤:
依次刻蚀第M层介质层至第一层介质层,形成多个通孔,通孔分别暴露出第一个场效应晶体管至第N个场效应晶体管的源漏区;
在通孔中形成通孔连线,通孔连线与暴露出的第一个场效应晶体管至第N个场效应晶体管的源漏区相连。
形成多层场效应晶体管后,刻蚀形成多个通孔暴露出所有场效应晶体管的源漏区,后续形成通孔连线用于与源漏区相连,将其引出,方便后续与后段形成的互连结构相连。
本发明的第三实施方式涉及一种多层场效应晶体管制造方法。第三实施方式与第二实施方式大致相同,主要区别之处在于:在本发明第三实施方式中,形成的多层场效应晶体管为PN结型MOS场效应晶体管堆叠而成。
具体的,请参考图2至图12,PN结型MOS场效应晶体管的形成步骤包括:
提供半导体衬底10,在半导体衬底上形成栅介质层30和栅极31,栅极31位于栅介质层30的表面,通常情况下,半导体衬底10内设有隔离层11,用于隔离不同器件,如图2和图3所示;
采用离子注入轻掺杂在栅介质层30的两侧的半导体衬底10内形成源漏延伸区21;
在栅介质层30和栅极31两侧形成侧墙32;
采用离子注入掺杂在侧墙32两侧的半导体衬底10内形成源漏区20,从而获得PN结型MOS场效应晶体管。
请参考图4,在形成第一个PN结型MOS场效应晶体管之后,接着在形成第一层介质层40,采用沉积工艺形成第一层介质层40之后,优选的,采用化学机械研磨对其进行抛光处理,使其表面更加平整,便于后续工艺的进行。第一层介质层40的材质可以为常规的绝缘材料,例如二氧化硅、氮化硅等。
请参考图5,在第一层介质层40的表面采用键合、减薄等工艺实现第一层半导体薄膜50的形成;请参考图6,接着采用光刻、刻蚀形成半导体薄膜图形化,暴露出位于第一个PN结型MOS场效应晶体管源漏区上的第一层介质层40,使第一层半导体薄膜50位于第一个PN结型MOS场效应晶体管栅极上方,从而可以确保后续刻蚀形成的通孔能够暴露出第一个PN结型MOS场效应晶体管的源漏区。
请参考图7,在第一层半导体薄膜50上采用同样的方法形成第二个PN结型MOS场效应晶体管,其包括第二层栅介质层71、第二栅极72、第二侧墙73、第二源漏区60和第二源漏区延伸区61,其具体形成方式均与第一个PN结型MOS场效应晶体管形成方式相同,具体可以参考上文,在此不做赘述。
请参考图8,形成第二层介质层80覆盖第一半导体薄膜50的表面及第二个PN结型MOS场效应晶体管。
请参考图9,采用低温退火激活第一个PN结型MOS场效应晶体管的源漏区20和第二个PN结型MOS场效应晶体管的源漏区60的掺杂。低温退火可以采用微波退火或快速热退火。在形成多个PN结型MOS场效应晶体管之后再进行一次低温退火即可完成对所有PN结型MOS场效应晶体管的源漏区掺杂的激活,节省了工艺步骤。
为了附图的简约,在本实施例中仅示意形成2个PN结型MOS场效应晶体管,然而,本领域技术人员理应知晓的是,可以采用同样的方式,依次形成第三个PN结型MOS场效应晶体管甚至第N个PN结型MOS场效应晶体管,其具体个数由工艺要求来决定,在此不作限定。
请参考图10,在形成完第二个PN结型MOS场效应晶体管之后,采用光刻刻蚀等工艺形成第一通孔41和第二通孔81,第一通孔41用于暴露出第一个PN结型MOS场效应晶体管的源漏区20,第二通孔81用于暴露出第二个PN结型MOS场效应晶体管的源漏区60。
请参考图11,在形成第一通孔41和第二通孔81之后,形成通孔连线之前,在暴露出的第一个PN结型MOS场效应晶体管的源漏区20和第二个PN结型MOS场效应晶体管的源漏区60的表面采用自对准工艺形成自对准硅化物61,自对准硅化物61的形成步骤包括:
在第二层介质层80和暴露出的第一个PN结型MOS场效应晶体管的源漏区20和第二个PN结型MOS场效应晶体管的源漏区60的表面沉积金属,例如沉积镍、钴或钛等金属;
采用退火工艺使沉积的金属与衬底进行反应,形成自对准硅化物61;
刻蚀去除残留在第二层介质层80表面和第一通孔41和第二通孔81侧壁内的金属。
请参考图12,接着在第一通孔41和第二通孔81内填充形成第一通孔连线42和第二通孔连线82,其材质均为可以为钨、铜或铝。
本发明第三实施例形成的由多个PN结型MOS场效应晶体管堆叠起来的多层场效应晶体管,能够提高器件的集成度,并且形成的PN结型MOS场效应晶体管工艺与传统工艺相同,不会带来较大的工艺困难。
本发明的第四实施方式涉及一种多层场效应晶体管制造方法。第四实施方式与第三实施方式大致相同,主要区别之处在于:在第三实施方式中,场效应晶体管为PN结型MOS场效应晶体管。而在本发明第四实施方式中,场效应晶体管为肖特基场效应晶体管。此外,本领域技术人员可以理解,场效应晶体管还包括PN结型MOS场效应晶体管与肖特基场效应晶体管的组合形式,不仅限于采用单纯的肖特基场效应晶体管。
肖特基场效应晶体管的形成步骤包括:
请参考图13和图14,提供半导体衬底100,通常情况下,半导体衬底100内均设有起隔离作用的隔离层111,在半导体衬底100上形成栅介质层121、栅极122及侧墙123,栅极122形成于栅介质层123的表面,侧墙123形成于栅介质层121和栅极122的两侧;
请参考图15,在位于侧墙123两侧、半导体衬底100内的源漏区及栅极122的表面形成肖特基接触130。
肖特基接触130可以采用两种方式形成,其中第一种方式包括步骤:
对源漏区进行离子注入,对N型衬底,离子注入的种类为硼或氟化硼等;对P型衬底,离子注入的种类为砷或磷等;
在源漏区表面沉积金属,金属可以为镍、钴或钛等;
采用退火使金属与衬底进行反应,形成金属硅化物;
刻蚀去除位于半导体衬底100表面的未与半导体衬底100反应的残留金属,从而获得肖特基接触130。
肖特基接触130还可以采用第二种方式形成,第二种方式包括步骤:
在源漏区表面沉积金属,同样的,金属可以为镍、钴或钛等;
采用退火使金属与衬底进行反应,形成金属硅化物;
刻蚀去除位于半导体衬底100表面未半导体衬底100反应的残留金属;
对源漏区进行离子注入,注入的离子与上述的离子相同;
采用退火工艺进行离子激活,从而获取肖特基接触130。
较佳的,采用上述两种方式形成的金属硅化物厚度较离子注入的深度大。
请参考图16,在形成第一个肖特基场效应晶体管之后,同样沉积第一层介质层140,覆盖第一个肖特基场效应晶体管及半导体衬底100的表面。
请参考图17和图18,接着,在第一层介质层140的表面形成第一层半导体薄膜150,同样的采用光刻刻蚀等工艺对其进行图案化处理,具体的均与实施例三相同,在此不再赘述。
请参考图19和图20,接着在第一层半导体薄膜150上形成第二个肖特基场效应晶体管,其中,第二个肖特基场效应晶体管包括栅介质层161、栅极162、侧墙163及肖特基接触130,其具体形成工艺和结构均与第一个肖特基场效应晶体管相同,具体的请参考上文。
请参考图21,同样的,在形成第二个肖特基场效应晶体管形成之后,在第一层介质层140、第一层半导体薄膜150及第二个肖特基场效应晶体管的表面形成第二层介质层170。
请参考图22,通过光刻刻蚀等工艺在第一层介质层140和第二层介质层170中分别形成第一通孔141和第二通孔171,第一通孔141和第二通孔171分别暴露出第一个肖特基场效应晶体管和第二个肖特基场效应晶体管的源漏区的肖特基接触130。
请参考图23,在第一通孔141中形成第一通孔连线142,在第二通孔171中形成第二通孔连线172,第一通孔连线142和第二通孔连线172分别与第一个肖特基场效应晶体管和第二个肖特基场效应晶体管的源漏区的肖特基接触130连接,从而获得堆叠而成多层肖特基场效应晶体管。
本发明第四实施例形成的多层场效应晶体管由肖特基场效应晶体管堆叠而成,在提高集成度的同时,肖特基接触具有较小的接触电阻,能够增加驱动电流,提高器件反应速度,适合不同工艺要求的场合。此外,第四实施例与第三实施例的其他步骤均类似,具体的可以参考第三实施例,在此不再赘述。
本发明的第五实施方式涉及一种多层场效应晶体管制造方法。第五实施方式与第四实施方式大致相同,主要区别之处在于:在第四实施方式中,场效应晶体管为肖特基场效应晶体管。而在本发明第五实施方式中,场效应晶体管为无结型场效应晶体管。此外,本领域技术人员可以理解,场效应晶体管还包括PN结型MOS场效应晶体管及肖特基场效应晶体管与其的组合形式,不仅限于采用单纯的无结型场效应晶体管。
无结型MOS场效应晶体管的形成步骤包括:
提供半导体衬底210,在半导体衬底210上形成绝缘层211,在绝缘层211上形成半导体衬底薄膜212,半导体基片由半导体衬底210、绝缘层211及半导体衬底薄膜212组成,此外,可以直接提供给绝缘体上硅(SOI)或绝缘体体上锗(GOI)作为形成无结型MOS场效应晶体管的半导体基片,如图24所示;
在半导体衬底薄膜212内形成半导体薄膜隔离213,起隔离作用,如图25所示;
在半导体衬底薄膜212上形成栅介质层221、栅极222及侧墙223,栅极222形成于栅介质层221上,侧墙223形成于栅介质层221和栅极222的两侧,如图26所示,从而获得第一个无结型MOS场效应晶体管。
请参考图27,在形成第一个无结型MOS场效应晶体管之后,形成第一层介质层230,覆盖半导体薄膜212和第一个无结型MOS场效应晶体管。
请参考图28和图29,在第一层介质层230的表面形成第一半导体薄膜240,接着对第一半导体薄膜240进行光刻刻蚀形成图案化的半导体薄膜240,具体步骤与实施例三和四中的一致,在此不做赘述。
请参考图30,在第一层半导体薄膜240的表面形成第二个无结型MOS场效应晶体管,其包括栅介质层251、栅极252及侧墙253,其结构和形成工艺均与第一个无结型MOS场效应晶体管相同,具体请参考上文,在此不做赘述。
请参考图31,在形成第二个无结型MOS场效应晶体管之后,再形成第二层介质层260,其覆盖第一层介质层230、第一半导体薄膜240及第二个无结型MOS场效应晶体管。
请参考图32,同样采用刻蚀工艺形成第一通孔231、第二通孔261,第一通孔231暴露出第一个无结型MOS场效应晶体管的源漏区,即部分半导体衬底薄膜212,第二通孔261暴露出第二个无结型MOS场效应晶体管的源漏区,即部分第一半导体薄膜240。
请参考图33,在形成第一通孔231、第二通孔261之后,在第二层介质层260的表面及第一通孔231、第二通孔261内的源漏区的表面形成阻挡介质层270,,对于P型沟道,阻挡介质层270为二氧化钛或氧化铝;对于N型沟道,阻挡介质层270为氧化镧,其厚度通常可以为1nm~2nm,例如是1.5nm。
请参考图34,在形成阻挡介质层270后,在第一通孔231、第二通孔261分别填充金属,形成第一通孔连线232和第二通孔连线262,从而获得由两个无结型MOS场效应晶体管堆叠而成的集成度较高半导体器件。
另外,形成的无结型MOS场效应晶体管具有关态漏电小,有效克服短沟道效应等优点。需要指出的是,在本发明第五实施例中,为了附图明了,仅仅示意和举例了由2层无结型MOS场效应晶体管,在本实施例的其他实施例中,还可以为3层、4层直到N层无结型MOS场效应晶体管,具体可以根据工艺需要来决定层数,在此不做限定。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。
Claims (17)
1.一种多层场效应晶体管,其特征在于,包括:N个依次堆叠的场效应晶体管,第N-1个场效应晶体管和第N个场效应晶体管之间由第M-1层介质层隔离开,在所述第N个场效应晶体管上形成有第M层介质层,其中,N、M均为大于或等于2的整数。
2.根据权利要求1所述的多层场效应晶体管,其特征在于,还包括多个通孔连线,所有场效应晶体管的源漏区均通过所述通孔连线引出至所述第M层介质层的表面。
3.根据权利要求2所述的多层场效应晶体管,其特征在于,N个依次堆叠的场效应晶体管为PN结型MOS场效应晶体管、肖特基场效应晶体管或无结型MOS场效应晶体管中的一种或多种堆叠而成。
4.一种多层场效应晶体管制造方法,其特征在于,包括以下步骤:
步骤S1:提供半导体衬底,在所述半导体衬底上形成第一个场效应晶体管;
步骤S2:在所述半导体衬底和第一个场效应晶体管的表面形成第一层介质层;
步骤S3:在所述第一层介质层的表面形成第二个场效应晶体管;
步骤S4:在所述第一层介质层及第二个场效应晶体管上形成第二层介质层;
步骤S5:依次循环,直至在第M-1层介质层上形成第N个场效应晶体管,并在第M-1层介质层及第N个场效应晶体管上形成第M层介质层。
5.根据权利要求4所述的多层场效应晶体管制造方法,其特征在于,在第M-1层介质层上形成第N个场效应晶体管包括如下步骤:
在所述第M-1层介质层上形成第N-1层半导体薄膜;
刻蚀所述第N-1层半导体薄膜,暴露出位于所述第N-1个场效应晶体管的源漏区上的第M-1层介质层;
在所述第N-1层半导体薄膜上形成第N个场效应晶体管。
6.根据权利要求4所述的多层场效应晶体管制造方法,其特征在于,在第M层介质层之后,还包括步骤:
依次刻蚀第M层介质层至第一层介质层,形成多个通孔,所述通孔分别暴露出所述第一个场效应晶体管至第N个场效应晶体管的源漏区;
在所述通孔中形成通孔连线,所述通孔连线与暴露出的第一个场效应晶体管至第N个场效应晶体管的源漏区相连。
7.根据权利要求5所述的多层场效应晶体管制造方法,其特征在于,所述第一层半导体薄膜至第M-1层半导体薄膜均通过键合及减薄工艺形成。
8.根据权利要求6所述的多层场效应晶体管制造方法,其特征在于,所述场效应晶体管为PN结型MOS场效应晶体管堆叠而成,所述PN结型MOS场效应晶体管的形成步骤包括:
在所述半导体衬底上形成栅介质层和栅极,所述栅极位于所述栅介质层的表面;
采用离子注入轻掺杂在所述栅介质层的两侧的半导体衬底内形成源漏延伸区;
在所述栅介质层和栅极两侧形成侧墙;
采用离子注入掺杂在所述侧墙两侧的半导体衬底内形成源漏区。
9.根据权利要求8所述的多层场效应晶体管制造方法,其特征在于,在第M-1层介质层上形成第N个PN结型MOS场效应晶体管,并在第M-1层半导体薄膜上形成第M层介质层之后,采用低温退火激活第一个PN结型MOS场效应晶体管至第N个PN结型MOS场效应晶体管的源漏区的掺杂。
10.根据权利要求9所述的多层场效应晶体管制造方法,其特征在于,所述低温退火采用微波退火或快速热退火。
11.根据权利要求9所述的多层场效应晶体管制造方法,其特征在于,在形成所述通孔之后,形成通孔连线之前,在暴露出的源漏区的表面采用自对准工艺形成自对准硅化物,所述自对准硅化物的形成步骤包括:
在所述第M层介质层和暴露出的源漏区表面沉积金属;
采用退火工艺形成自对准硅化物;
刻蚀去除残留在所述第M层介质层表面和通孔侧壁内的金属。
12.根据权利要求6所述的多层场效应晶体管制造方法,其特征在于,所述场效应晶体管为肖特基场效应晶体管堆叠而成,所述肖特基场效应晶体管的形成步骤包括:
在所述半导体衬底上形成栅介质层、栅极及侧墙,所述栅极形成于所述栅介质层的表面,所述侧墙形成于所述栅介质层和栅极的两侧;
在位于侧墙两侧、半导体衬底内的源漏区及栅极表面形成肖特基接触。
13.根据权利要求12所述的多层场效应晶体管制造方法,其特征在于,形成肖特基接触包括步骤:
对所述源漏区进行离子注入;
在所述源漏区表面沉积金属;
采用退火形成金属硅化物;
刻蚀去除位于半导体衬底表面的残留金属。
14.根据权利要求12所述的多层场效应晶体管制造方法,其特征在于,形成肖特基接触包括步骤:
在所述源漏区表面沉积金属;
采用退火形成金属硅化物;
刻蚀去除位于半导体衬底表面的残留金属;
对所述源漏区进行离子注入;
采用退火工艺进行离子激活。
15.根据权利要求13或14所述的多层场效应晶体管制造方法,其特征在于,所述金属为镍、钴或钛,对N型衬底,离子注入的种类为硼或氟化硼;对P型衬底,离子注入的种类为砷或磷。
16.根据权利要求6所述的多层场效应晶体管制造方法,其特征在于,所述场效应晶体管为无结型MOS场效应晶体管堆叠而成,所述无结型MOS场效应晶体管的形成步骤包括:
提供半导体基片,在所述半导体基片上形成绝缘层,在所述绝缘层上形成半导体衬底薄膜;
在所述半导体衬底薄膜内形成半导体薄膜隔离;
在所述半导体衬底薄膜上形成栅介质层、栅极及侧墙,所述栅极形成于所述栅介质层上,所述侧墙形成于所述栅介质层和栅极的两侧。
17.根据权利要求16所述的多层场效应晶体管制造方法,其特征在于,在形成多个通孔之后,形成通孔连线之前,在所述第M层介质层的表面及通孔内的源漏区的表面形成阻挡介质层,对于P型沟道,所述阻挡介质层为二氧化钛或氧化铝;对于N型沟道,所述阻挡介质层为氧化镧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410472615.4A CN104241288A (zh) | 2014-09-16 | 2014-09-16 | 多层场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410472615.4A CN104241288A (zh) | 2014-09-16 | 2014-09-16 | 多层场效应晶体管及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104241288A true CN104241288A (zh) | 2014-12-24 |
Family
ID=52229081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410472615.4A Pending CN104241288A (zh) | 2014-09-16 | 2014-09-16 | 多层场效应晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104241288A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5612552A (en) * | 1994-03-31 | 1997-03-18 | Lsi Logic Corporation | Multilevel gate array integrated circuit structure with perpendicular access to all active device regions |
US20050212055A1 (en) * | 2004-03-26 | 2005-09-29 | Kabushiki Kaisha Toshiba | Field effect transistor |
US20090020817A1 (en) * | 2007-07-20 | 2009-01-22 | Samsung Electronics Co., Ltd. | Semiconductor device having a plurality of stacked transistors and method of fabricating the same |
US20090078970A1 (en) * | 2007-09-21 | 2009-03-26 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
CN102104006A (zh) * | 2011-01-17 | 2011-06-22 | 复旦大学 | 一种场效应晶体管的制备方法 |
CN103280464A (zh) * | 2013-05-23 | 2013-09-04 | 清华大学 | 一种无结型纵向隧穿场效应晶体管 |
-
2014
- 2014-09-16 CN CN201410472615.4A patent/CN104241288A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5612552A (en) * | 1994-03-31 | 1997-03-18 | Lsi Logic Corporation | Multilevel gate array integrated circuit structure with perpendicular access to all active device regions |
US20050212055A1 (en) * | 2004-03-26 | 2005-09-29 | Kabushiki Kaisha Toshiba | Field effect transistor |
US20090020817A1 (en) * | 2007-07-20 | 2009-01-22 | Samsung Electronics Co., Ltd. | Semiconductor device having a plurality of stacked transistors and method of fabricating the same |
US20090078970A1 (en) * | 2007-09-21 | 2009-03-26 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
CN102104006A (zh) * | 2011-01-17 | 2011-06-22 | 复旦大学 | 一种场效应晶体管的制备方法 |
CN103280464A (zh) * | 2013-05-23 | 2013-09-04 | 清华大学 | 一种无结型纵向隧穿场效应晶体管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103915384B (zh) | 半导体结构及其形成方法 | |
CN109216428B (zh) | 半导体结构及其制造方法 | |
CN106257688A (zh) | 半导体器件及其制造方法 | |
US10573753B1 (en) | Oxide spacer in a contact over active gate finFET and method of production thereof | |
TW202044370A (zh) | 堆疊的電晶體元件 | |
US10347541B1 (en) | Active gate contacts and method of fabrication thereof | |
CN104269438A (zh) | 无结场效应晶体管及其制备方法 | |
CN113345928A (zh) | 半导体芯片 | |
US20230064183A1 (en) | Self-aligned wide backside power rail contacts to multiple transistor sources | |
US10304839B2 (en) | Metal strap for DRAM/FinFET combination | |
CN108022926B (zh) | 半导体器件及其形成方法 | |
US9818652B1 (en) | Commonly-bodied field-effect transistors | |
US11411092B2 (en) | Field effect transistor (FET) comprising inner spacers and voids between channels | |
US11316045B2 (en) | Vertical field effect transistor (FET) with source and drain structures | |
CN104051511A (zh) | 半导体器件及其制造方法 | |
CN111863723B (zh) | 半导体结构及其形成方法 | |
CN104241288A (zh) | 多层场效应晶体管及其制造方法 | |
US20240203780A1 (en) | Dielectric filled alignment mark structures | |
US20240194757A1 (en) | Multilayer inner spacer for gate-all-around device | |
CN113097137B (zh) | 半导体结构及其形成方法 | |
KR20230034902A (ko) | 깊은 비아들에 대한 후면 파워 레일 | |
KR20230034171A (ko) | 웨이퍼의 초박화 방법 | |
KR20230034172A (ko) | 다수의 트랜지스터 소스들에 대한 자가 정렬된 넓은 후면 파워 레일 접촉부들 | |
TW202349569A (zh) | 具有擴散中斷的閘極環繞背側電力軌 | |
KR100516153B1 (ko) | 리플로우 공정을 이용하여 형성된 엘리베이티드소스/드레인(elevated source/drain)을 갖는 SOI 모스펫 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141224 |
|
RJ01 | Rejection of invention patent application after publication |