CN102354708A - 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 - Google Patents
具有悬空源漏的隧穿场效应晶体管结构及其形成方法 Download PDFInfo
- Publication number
- CN102354708A CN102354708A CN2011103382220A CN201110338222A CN102354708A CN 102354708 A CN102354708 A CN 102354708A CN 2011103382220 A CN2011103382220 A CN 2011103382220A CN 201110338222 A CN201110338222 A CN 201110338222A CN 102354708 A CN102354708 A CN 102354708A
- Authority
- CN
- China
- Prior art keywords
- bulge
- source
- region
- unsettled
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 81
- 230000005669 field effect Effects 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000137 annealing Methods 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000010276 construction Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 238000005224 laser annealing Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000000725 suspension Substances 0.000 abstract 4
- 239000004065 semiconductor Substances 0.000 description 23
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 19
- 150000001875 compounds Chemical class 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- 239000002041 carbon nanotube Substances 0.000 description 11
- 229910021393 carbon nanotube Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 8
- 229910021389 graphene Inorganic materials 0.000 description 8
- 229910003465 moissanite Inorganic materials 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- -1 and wherein Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Abstract
本发明提出一种具有悬空源漏的隧穿场效应晶体管结构，包括：衬底；形成在所述衬底之上的多个凸起结构，其中，每两个凸起结构之间具有一定间隙；形成在所述每两个凸起结构之间，且与所述两个凸起结构顶部相连的悬空层，其中，所述凸起结构顶部的悬空层区域为沟道区，所述凸起结构两侧的悬空层区域分别为导电类型相反的源区和漏区；和形成在所述沟道区顶部的栅堆叠。根据本发明实施例的隧穿场效应晶体管，通过采用悬空的源漏结构可以有效地减小晶体管的源漏电容，提高器件的工作速度，并减少源漏和衬底之间的关态漏电。
Description
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种具有悬空源漏的隧穿场效应晶体管结构及其形成方法。
背景技术
长期以来，为了获得更高的芯片密度、更快的工作速度以及更低的功耗。金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸一直遵循着所谓的摩尔定律(Moore’slaw)不断按比例缩小，其工作速度越来越快。当前已经进入到了纳米尺度的范围。然而，随之而来的一个严重的挑战是出现了短沟道效应，例如亚阈值电压下跌(Vtroll-off)、漏极引起势垒降低(DIBL)、源漏穿通(punch through)等现象，使得器件的关态泄漏电流显著增大，从而导致性能发生恶化。
当前，为了减小短沟道效应带来的负面影响，人们提出了各种各样的改进措施，其中尤为突出的是隧穿场效应晶体管(tunneling field effect transistor，TFET)。由于MOSFET器件处在亚阈值状态时，器件为弱反型，此时热电子发射为主要的导电机制，因此，在室温下MOSFET的亚阈值斜率受限于60mV/dec。相对于传统的MOSFET而言，一方面，因为隧穿场效应晶体管器件的有源区本质上为隧穿结，因此，隧穿场效应晶体管具有更弱的甚至没有短沟道效应；同时，隧穿场效应晶体管的主要电流机制为带-带隧穿(band-to-band tunneling)，在亚阈值区以及饱和区漏极电流与外加的栅源电压呈指数关系，因此隧穿场效应晶体管具有更低的亚阈值斜率，并且电流几乎不受温度的影响。
隧穿场效应晶体管的制备工艺与传统的互补型金属-氧化物-半导体场效应晶体管(CMOSFET)工艺相兼容。TFET晶体管的结构是基于金属-氧化物-半导体栅控的p-i-n二极管，如图1所示，为现有技术中一个典型的n型沟道TFET。具体地，n型沟道TFET包含一个p型掺杂的源区1000’和一个n型掺杂的漏区2000’，源区和漏区之间被一个沟道区3000’所隔离开，栅堆叠4000’包含一个位于沟道区上方的栅介质层和一个栅电极。
在TFET器件的关闭状态，即没有施加栅压时，源区1000’和漏区2000’之间形成的结为反向偏置的二极管，而由反向偏置二极管建立的势垒大于通常互补型MOSFET所建立的势垒，因此，这就导致了即使沟道长度非常短的时候TFET器件的亚阈值泄漏电流和直接隧穿电流大大降低。当对TFET的栅极施加电压，在场效应的作用下器件的沟道区3000’产生一个电子的通道，一旦沟道中的电子浓度发生简并，那么在源区1000’和沟道区3000’之间就会形成一个隧穿结，隧穿产生的隧穿电流通过这个隧穿结。从能带的角度来看，这种基于栅控P-I-N二极管结构的隧穿场效应晶体管是通过控制栅极电压来调节源区1000’和沟道区3000’之间所形成的p-n结的隧道长度。
现有技术的缺点是TFET器件的性能还有待提高，特别是源漏电容导致的数字电路的延时增大。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是减小隧穿场效应晶体管器件的源漏寄生结电容，进一步提供器件的工作速度。
本发明一方面提出了一种具有悬空源漏的隧穿场效应晶体管结构，包括：衬底；形成在所述衬底之上的多个凸起结构，其中，每两个凸起结构之间具有一定间隙，所述间隙小于30nm；形成在所述每两个凸起结构之间，且与所述两个凸起结构顶部相连的悬空层，其中，所述凸起结构顶部的悬空层区域为沟道区，所述凸起结构两侧的悬空层区域分别为导电类型相反的源区和漏区；和形成在所述沟道区顶部的栅堆叠。
在本发明的一个实施例中，所述衬底包括Si或低Ge组分SiGe，所述悬空层包括碳纳米管、石墨烯、SiC、高Ge组分SiGe、Ge或III-V族化合物等半导体材料。
在本发明的一个实施例中，所述多个凸起结构为高Ge组分SiGe、Ge或III-V族化合物半导体材料。
在本发明的一个实施例中，所述源区为P型重掺杂，所述沟道区为P型弱掺杂、N型弱掺杂或者本征，所述漏区为N型重掺杂，即形成N型隧穿场效应晶体管。在本发明一个优选的实施例中，所述源区与沟道区之间还可以进一步包括重掺杂的N型区，其中，所述N型区沿着源漏方向的宽度小于5nm。靠近N型隧穿场效应晶体管源端的重掺杂N型区可以缩短电子隧穿的长度，减小器件的亚阈值斜率，增大器件的开态电流。
在本发明的一个实施例中，所述源区为N型重掺杂，所述沟道区为N型弱掺杂、P型弱掺杂或者本征，所述漏区为P型重掺杂，即形成P型隧穿场效应晶体管。在本发明一个优选的实施例中，所述源区与沟道区之间还可以进一步包括重掺杂的P型区，其中，所述P型区沿着源漏方向的宽度小于5nm。靠近P型隧穿场效应晶体管的源端的重掺杂的P型区可以缩短电子隧穿的长度，减小器件的亚阈值斜率，增大器件的开态电流。
在本发明的一个实施例中，所述凸起结构为多层结构，其中，所述多层结构中的最顶层为碳纳米管、石墨烯、SiC、高Ge组分SiGe、Ge或III-V族化合物等半导体材料，有利于改善器件性能。
在本发明的一个实施例中，所述凸起结构的表面形成有钝化层，例如SiO2钝化层。
在本发明的一个实施例中，所述悬空层通过对所述多个凸起结构退火形成，所述退火温度为900-1200度，且在退火时通入氢气。在本发明的一个实施例中，所述退火为激光退火或高温快速热退火。优选地，当所述凸起结构包括高Ge组分SiGe或Ge时，在退火时还通入SiH4和/或GeH4气体；或者，当所述凸起结构包括III-V族化合物半导体材料时，在退火时还通入III-V族反应气体。
在本发明的一个实施例中，所述凸起结构为三个，依次包括第一凸起结构至第三凸起结构，其中，所述第二凸起结构为沟道区，所述第一凸起结构和所述第二凸起结构之间的悬空层为源区，所述第二凸起结构和所述第三凸起结构之间的悬空层为漏区。
在本发明的一个实施例中，所述第一凸起结构和所述第三凸起结构与其他凸起结构之间的悬空层被刻蚀掉以作为隔离结构。
在本发明的一个实施例中，还包括与所述第二凸起结构或第三凸起结构相邻的第四凸起结构或第五凸起结构，所述第二凸起结构或第三凸起结构为沟道区以形成共用源区或漏区的器件。
在本发明的一个实施例中，还包括：形成在所述栅堆叠两侧的一层或多层侧墙。
本发明另一方面还提出了一种具有悬空源漏的隧穿场效应晶体管结构的形成方法，包括以下步骤：提供衬底；在所述衬底之上形成多个凸起结构，所述每两个凸起结构之间具有一定间隙，所述间隙小于30nm；在所述每两个凸起结构之间形成悬空层，且所述悬空层与所述两个凸起结构顶部相连；在所述凸起结构顶部的悬空层区域形成沟道区；在所述沟道区上形成栅堆叠；和对所述凸起结构两侧的悬空层区域进行相反类型的掺杂以形成导电类型相反的的源区和漏区。
在本发明的一个实施例中，所述衬底包括Si或低Ge组分SiGe，所述悬空层包括碳纳米管、石墨烯、SiC、高Ge组分SiGe、Ge或III-V族化合物等半导体材料，有利于改善器件性能。
在本发明的一个实施例中，所述多个凸起结构为碳纳米管、高Ge组分SiGe、Ge或III-V族化合物半导体材料。
在本发明的一个实施例中，所述凸起结构为多层结构，其中，所述多层结构中的最顶层为碳纳米管、石墨烯、SiC、高Ge组分SiGe、Ge或III-V族化合物半导体材料。
在本发明的一个实施例中，形成所述沟道区和所述源区和漏区包括：为形成N型隧穿场效应晶体管，可以对所述凸起结构顶部的悬空层区域进行P型弱掺杂、N型弱掺杂或者本征以形成所述沟道区，对所述凸起结构一侧的悬空层进行P型重掺杂以形成所述源区，对所述凸起结构另一侧的悬空层进行N型重掺杂以形成所述漏区。在本发明一个优选的实施例中，在形成所述沟道区之后，还可以在所述源区与沟道区之间进一步形成重掺杂的N型区，其中，所述N型区沿着源漏方向的宽度小于5nm。
在本发明的一个实施例中，形成所述沟道区和所述源区和漏区包括：为形成P型隧穿场效应晶体管，可以对所述凸起结构顶部的悬空层区域进行N型弱掺杂、P型弱掺杂或者本征以形成所述沟道区，对所述凸起结构一侧的悬空层进行N型重掺杂以形成所述源区，对所述凸起结构另一侧的悬空层进行P型重掺杂以形成所述漏区。在本发明一个优选的实施例中，在形成所述沟道区之后，还可以在所述源区与沟道区之间进一步形成重掺杂的P型区，其中，所述P型区沿着源漏方向的宽度小于5nm。
在本发明的一个实施例中，所述悬空层通过对所述多个凸起结构退火形成，所述退火温度为900-1200度，且在退火时通入氢气。在本发明的一个实施例中，所述退火为激光退火或高温快速热退火。优选地，当所述凸起结构包括高Ge组分SiGe或Ge时，在退火时还通入SiH4和/或GeH4气体；或者，当所述凸起结构包括III-V族化合物半导体材料时，在退火时还通入III-V族反应气体。
在本发明的一个实施例中，还包括对所述多个凸起结构进行退火，且在退火时通入氧气，使凸起结构表面形成钝化层。
在本发明的一个实施例中，还包括：去除位于隔离区域中的悬空层以形成隔离结构。
在本发明的一个实施例中，还包括：在所述栅堆叠两侧形成一层或多层侧墙。
本发明采用悬空的源漏结构形成隧穿场效应晶体管，一方面使得源漏中掺杂杂质向衬底的扩散被抑制，从而容易实现制备超浅结；另一方面由于源漏及衬底之间不存在接触，因此抑制了源漏与衬底之间的关态漏电。并且，由于小尺寸隧穿场效应晶体管的源漏电容主要由源区/漏区与衬底之间的电容构成，因此根据本发明实施例的隧穿场效应晶体管，通过采用悬空的源漏结构可以有效地减小晶体管的源漏电容，提高器件的工作速度。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有技术中一个典型的n型隧穿场效应晶体管结构图；
图2为本发明实施例的具有悬空源漏的隧穿场效应晶体管结构的结构图；
图3为本发明实施例的多层凸起结构的示意图；
图4为本发明其他实施例形成两个共用源极或漏极的隧穿场效应晶体管结构示意图；
图5为本发明实施例的具有悬空源漏的隧穿场效应晶体管结构的形成方法流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
如图2所示，为本发明实施例的具有悬空源漏的隧穿场效应晶体管结构的结构图。该具有悬空源漏的隧穿场效应晶体管结构包括衬底1100，形成在衬底1100之上的多个凸起结构1200，其中，每两个凸起结构1200之间具有一定间隙，该间隙小于30nm，优选地小于15nm。本发明适于小尺寸器件，特别适于解决小尺寸器件的漏电问题。该隧穿场效应晶体管结构还包括形成在每两个凸起结构1200之间，且与两个凸起结构1200顶部相连的悬空层1300，其中，凸起结构1200顶部的悬空层区域为沟道区1302，所述凸起结构1200两侧的悬空层区域分别为导电类型相反的源区1304和漏区1306。具体地，对于N型隧穿场效应晶体管，所述源区为P型重掺杂，所述沟道区为P型弱掺杂、N型弱掺杂或者本征，所述漏区为N型重掺杂，所述源区与沟道区之间还可以进一步包括重掺杂的N型区，其中，所述N型区沿着源漏方向的宽度小于5nm；对于P型隧穿场效应晶体管，所述源区为N型重掺杂，所述沟道区为N型弱掺杂、P型弱掺杂或者本征，所述漏区为P型重掺杂，所述源区与沟道区之间还可以进一步包括重掺杂的P型区，其中，所述P型区沿着源漏方向的宽度小于5nm。靠近N型隧穿场效应晶体管的源端的重掺杂N型区，或者靠近P型隧穿场效应晶体管的源端的重掺杂P型区，可以缩短电子隧穿的长度，减小器件的亚阈值斜率，增大器件的开态电流。该隧穿场效应晶体管结构还包括形成在沟道区1302顶部的栅堆叠1400。其中，栅堆叠1400包括栅介质层和栅电极，例如为高k栅介质层等。
在该实施例中，示出了两个独立的隧穿场效应晶体管结构，每个隧穿场效应晶体管结构构成一个器件，两者之间相互隔离，具体地，两个隧穿场效应晶体管结构之间的悬空层1300被刻蚀掉从而形成隔离结构。在该实施例中，每个独立的隧穿场效应晶体管结构包括三个凸起结构1200，依次包括第一凸起结构至第三凸起结构，其中，第二凸起结构(位于中间)顶部的悬空层区域为沟道区1302，第一凸起结构和所述第二凸起结构之间的悬空层为源区1304，第二凸起结构和第三凸起结构之间的悬空层为漏区1306。该两个独立的隧穿场效应晶体管结构分别为N型隧穿场效应晶体管和P型隧穿场效应晶体管，如图2所示。
在本发明的一个实施例中，衬底1100包括Si或低Ge组分SiGe，悬空层1300包括碳纳米管、石墨烯、SiC、高Ge组分SiGe、Ge或III-V族化合物等半导体材料，有利于改善器件性能。
在本发明的一个实施例中，凸起结构1200的表面形成有钝化层，例如SiO2钝化层。
在本发明的一个实施例中，多个凸起结构1200为碳纳米管、高Ge组分SiGe、Ge或III-V族化合物半导体材料，则悬空层1300可通过对多个凸起结构1200退火形成。本发明实施例通过退火能使表面材料发生迁移，退火温度一般约在900-1200度，同时在本发明实施例中退火时还需要通入氢气。优选地，当凸起结构1200包括高Ge组分SiGe或Ge时，在退火时还通入SiH4和/或GeH4气体；或者，当凸起结构1200包括III-V族化合物半导体材料时，在退火时还通入III-V族反应气体，从而获得更好的效果。在退火之后，两个相邻的多个凸起结构1200的顶部会相互接触从而形成悬空层1300。优选地，退火为激光退火或高温快速热退火。
在本发明的另一个实施例中，凸起结构1200为多层结构，其中，多层凸起结构中的最顶层为碳纳米管、石墨烯、SiC、高Ge组分SiGe、Ge或III-V族化合物半导体材料。如图3所示，为本发明实施例的多层凸起结构的示意图。其中，所述多层结构中的最顶层为SiC、高Ge组分SiGe、Ge或III-V族化合物半导体材料。例如对图3来说，凸起结构1200包括低Ge组分的SiGe层1210和Ge层1220。
在本发明的一个实施例中，该隧穿场效应晶体管结构还包括形成在栅堆叠1400两侧的一层或多层侧墙，从而可以使得源极和漏极与沟道的界面层延伸至凸起结构材料之中，以改善结的界面特性，进一步提高器件性能。
在本发明的其他实施例中，还可形成两个共用源极或漏极的隧穿场效应晶体管结构，如图4所示。在该实施例中，还包括与第二凸起结构或第三凸起结构相邻的第四凸起结构或第五凸起结构，第二凸起结构或和第三凸起结构顶部的悬空层区域为沟道区1302以形成共用源区或漏区的器件。其中，两个沟道区1302的导电类型相反，由于共用源极或漏极，其中一个隧穿场效应晶体管的非共用的源极和另一个隧穿场效应晶体管的非共用的漏极的导电类型相反，如图4所示。
如图5所示，为本发明实施例的具有悬空源漏的隧穿场效应晶体管结构的形成方法流程图，包括以下步骤：
步骤S401，提供衬底，其中，衬底包括Si或低Ge组分SiGe。
步骤S402，在衬底之上形成多个凸起结构，所述每两个凸起结构之间具有一定间隙，一般该间隙小于30nm，优选地小于15nm。具体地，在衬底之上先淀积一层或多层半导体材料，例如碳纳米管、高Ge组分SiGe、Ge或III-V族化合物半导体材料等。接着，对该一层或多层半导体材料进行刻蚀以形成多个凸起结构。
步骤S403，在每两个凸起结构之间形成悬空层，且悬空层与两个凸起结构顶部相连，其中，悬空层包括碳纳米管、石墨烯、SiC、高Ge组分SiGe、Ge或III-V族化合物等半导体材料，有利于改善器件性能。
在本发明的一个实施例中，多个凸起结构为高Ge组分SiGe、Ge或III-V族化合物半导体材料，则悬空层可通过对多个凸起结构退火形成。本发明实施例通过退火能使表面材料发生迁移，退火温度一般约在900-1200度，同时在本发明实施例中退火时还需要通入氢气。优选地，当凸起结构包括高Ge组分SiGe或Ge时，在退火时还通入SiH4和/或GeH4气体；或者，当凸起结构包括III-V族化合物半导体材料时，在退火时还通入III-V族反应气体，从而获得更好的效果。优选为激光退火或高温快速热退火。
在本发明的一个实施例中，对多个凸起结构进行退火时，同时通入少量氧气，以在凸起结构表面形成钝化层，例如SiO2钝化层。
在本发明的一个实施例中，凸起结构为多层结构，其中，多层结构中的最顶层为碳纳米管、石墨烯、SiC、高Ge组分SiGe、Ge或III-V族化合物半导体材料。
在本发明的一个优选实施例中，如果退火之后悬空层的厚度比较厚的话，则还需要对该悬空层进行刻蚀或减薄处理。
步骤S404，在凸起结构顶部的悬空层区域形成沟道区。沟道区可以为本征，也可为P型或N型掺杂。例如，为形成N型隧穿场效应晶体管，可以对所述凸起结构顶部的悬空层区域进行P型弱掺杂、N型弱掺杂或者本征以形成沟道区；为形成P型隧穿场效应晶体管，可以对所述凸起结构顶部的悬空层区域进行N型弱掺杂、P型弱掺杂或者本征以形成沟道。
步骤S405，在凸起结构顶部形成栅堆叠。
步骤S406，在栅堆叠两侧形成一层或多层侧墙。
步骤S407，对凸起结构两侧的悬空层区域进行相反类型的掺杂以形成导电类型相反的源区和漏区。例如，为形成N型隧穿场效应晶体管，可以对凸起结构一侧的悬空层进行P型重掺杂以形成源区，对凸起结构另一侧的悬空层进行N型重掺杂以形成漏区。在本发明一个优选的实施例中，在形成所述沟道区之后，还可以在所述源区与沟道区之间进一步形成重掺杂的N型区，其中，所述N型区沿着源漏方向的宽度小于5nm，在源端附近形成重掺杂N型区可以缩短电子隧穿的长度，减小器件的亚阈值斜率，增大器件的开态电流；为形成P型隧穿场效应晶体管，可以对凸起结构一侧的悬空层进行N型重掺杂以形成源区，对凸起结构另一侧的悬空层进行P型重掺杂以形成漏区。在本发明一个优选的实施例中，在形成沟道区之后，还可以在源区与沟道区之间进一步形成重掺杂的P型区，其中，所述P型区沿着源漏方向的宽度小于5nm，在源端附件形成重掺杂P型区可以缩短电子隧穿的长度，减小器件的亚阈值斜率，增大器件的开态电流。
在本发明的优选实施例中，还需要去除位于隔离区域中的悬空层以形成隔离结构。
本发明实施例采用悬空的源漏结构形成隧穿场效应晶体管，一方面使得源漏中掺杂杂质向衬底的扩散被抑制，从而易制备超浅结，另一方面由于源漏及衬底之间不存在接触，因此抑制了源漏与衬底之间的关态漏电。并且，由于小尺寸隧穿场效应晶体管的源漏电容主要由源区/漏区与衬底之间的电容构成，因此根据本发明实施例的隧穿场效应晶体管，通过采用悬空的源漏结构可以有效地减小晶体管的源漏电容，提高器件的工作速度。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (19)
1.一种具有悬空源漏的隧穿场效应晶体管结构，其特征在于，包括：
衬底；
形成在所述衬底之上的多个凸起结构，其中，每两个凸起结构之间具有一定间隙，所述间隙小于30nm；
形成在所述每两个凸起结构之间，且与所述两个凸起结构顶部相连的悬空层，其中，所述凸起结构顶部的悬空层区域为沟道区，所述凸起结构两侧的悬空层区域分别为导电类型相反的源区和漏区；和
形成在所述沟道区顶部的栅堆叠。
2.如权利要求1所述的具有悬空源漏的隧穿场效应晶体管结构，其特征在于，所述源区为P型重掺杂，所述沟道区为P型弱掺杂、N型弱掺杂或者本征，所述漏区为N型重掺杂。
3.如权利要求2所述的具有悬空源漏的隧穿场效应晶体管结构，其特征在于，所述源区与沟道区之间包括重掺杂的N型区，其中，所述N型区沿着源漏方向的宽度小于5nm。
4.如权利要求1所述的具有悬空源漏的隧穿场效应晶体管结构，其特征在于，所述源区为N型重掺杂，所述沟道区为N型弱掺杂、P型弱掺杂或者本征，所述漏区为P型重掺杂。
5.如权利要求2所述的具有悬空源漏的隧穿场效应晶体管结构，其特征在于，所述源区与沟道区之间包括重掺杂的P型区，其中，所述P型区沿着源漏方向的宽度小于5nm。
6.如权利要求1所述的具有悬空源漏的隧穿场效应晶体管结构，其特征在于，所述凸起结构为多层结构。
7.所述凸起结构的表面形成有钝化层。
8.如权利要求1所述的具有悬空源漏的隧穿场效应晶体管结构，其特征在于，所述凸起结构为三个，依次包括第一凸起结构至第三凸起结构，其中，所述第二凸起结构顶部的悬空层区域为沟道区，所述第一凸起结构和所述第二凸起结构之间的悬空层区域为源区，所述第二凸起结构和所述第三凸起结构之间的悬空层区域为漏区。
9.如权利要求8所述的具有悬空源漏的隧穿场效应晶体管结构，其特征在于，所述第一凸起结构和所述第三凸起结构与其他凸起结构之间的悬空层被刻蚀掉以作为隔离结构。
10.如权利要求8所述的具有悬空源漏的隧穿场效应晶体管结构，其特征在于，还包括与所述第二凸起结构或第三凸起结构相邻的第四凸起结构或第五凸起结构，所述第二凸起结构或第三凸起结构顶部的悬空层区域为沟道区以形成共用源区或漏区的器件。
11.一种具有悬空源漏的隧穿场效应晶体管结构的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底之上形成多个凸起结构，所述每两个凸起结构之间具有一定间隙，所述间隙小于30nm；
在所述每两个凸起结构之间形成悬空层，且所述悬空层与所述两个凸起结构顶部相连；
在所述凸起结构顶部的悬空层区域形成沟道区；
在所述沟道区上形成栅堆叠；和
对所述凸起结构两侧的悬空层区域进行相反类型的掺杂以形成导电类型相反的源区和漏区。
12.如权利要求11所述的具有悬空源漏的隧穿场效应晶体管结构的形成方法，其特征在于，形成所述沟道区和所述源区和漏区包括：
对所述凸起结构顶部的悬空层区域进行P型弱掺杂、N型弱掺杂或者本征以形成所述沟道区，对所述凸起结构一侧的悬空层进行P型重掺杂以形成所述源区，对所述凸起结构另一侧的悬空层进行N型重掺杂以形成所述漏区。
13.如权利要求12所述的具有悬空源漏的隧穿场效应晶体管结构的形成方法，其特征在于，在形成所述沟道区之后，在所述源区与沟道区之间进一步形成重掺杂的N型区，其中，所述N型区沿着源漏方向的宽度小于5nm。
14.如权利要求11所述的具有悬空源漏的隧穿场效应晶体管结构的形成方法，其特征在于，形成所述沟道区和所述源区和漏区包括：
对所述凸起结构顶部的悬空层区域进行N型弱掺杂、P型弱掺杂或者本征以形成所述沟道区，对所述凸起结构一侧的悬空层进行N型重掺杂以形成所述源区，对所述凸起结构另一侧的悬空层进行P型重掺杂以形成所述漏区。
15.如权利要求14所述的具有悬空源漏的隧穿场效应晶体管结构的形成方法，其特征在于，在形成所述沟道区之后，在所述源区与沟道区之间进一步形成重掺杂的P型区，其中，所述P型区沿着源漏方向的宽度小于5nm。
16.如权利要求11所述的具有悬空源漏的隧穿场效应晶体管结构的形成方法，其特征在于，对所述多个凸起结构退火形成所述悬空层，所述退火温度为900-1200度，且在退火时通入氢气。
17.如权利要求16所述的具有悬空源漏的隧穿场效应晶体管结构的形成方法，其特征在于，所述退火为激光退火或高温快速热退火。
18.如权利要求11所述的具有悬空源漏的隧穿场效应晶体管结构的形成方法，其特征在于，对所述多个凸起结构进行退火，且在退火时通入氧气，使凸起结构表面形成钝化层。
19.如权利要求11所述的具有悬空源漏的隧穿场效应晶体管结构的形成方法，其特征在于，还包括：
去除位于隔离区域中的悬空层以形成隔离结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110338222 CN102354708B (zh) | 2011-10-31 | 2011-10-31 | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 |
| PCT/CN2012/080654 WO2013063975A1 (zh) | 2011-10-31 | 2012-08-28 | 隧穿场效应晶体管结构及其形成方法 |
| US13/640,929 US8853674B2 (en) | 2011-10-31 | 2012-08-28 | Tunneling field effect transistor structure and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110338222 CN102354708B (zh) | 2011-10-31 | 2011-10-31 | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102354708A true CN102354708A (zh) | 2012-02-15 |
| CN102354708B CN102354708B (zh) | 2013-07-31 |
Family
ID=45578240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110338222 Active CN102354708B (zh) | 2011-10-31 | 2011-10-31 | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102354708B (zh) |
| WO (1) | WO2013063975A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013063975A1 (zh) * | 2011-10-31 | 2013-05-10 | 清华大学 | 隧穿场效应晶体管结构及其形成方法 |
| US8853674B2 (en) | 2011-10-31 | 2014-10-07 | Tsinghua University | Tunneling field effect transistor structure and method for forming the same |
| CN106876368A (zh) * | 2017-02-04 | 2017-06-20 | 复旦大学 | 一种半导体场效应正反馈器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050136585A1 (en) * | 2003-12-23 | 2005-06-23 | Chau Robert S. | Method of fabricating semiconductor devices with replacement, coaxial gate structure |
| US20100330687A1 (en) * | 2006-07-31 | 2010-12-30 | International Business Machines Corporation | Ultra-sensitive detection techniques |
| US20110168982A1 (en) * | 2010-01-08 | 2011-07-14 | International Business Machines Corporation | Nanowire pin tunnel field effect devices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817185B2 (ja) * | 1992-02-15 | 1996-02-21 | サムスン エレクトロニクス カンパニー リミテッド | 浮動電子通路電界効果トランジスタ及びその製造方法 |
| WO2008041188A1 (en) * | 2006-10-05 | 2008-04-10 | Nxp B.V. | Tunnel field effect transistor |
| CN101699617B (zh) * | 2009-10-29 | 2011-12-07 | 复旦大学 | 自对准的隧穿场效应晶体管的制备方法 |
| CN102214684B (zh) * | 2011-06-03 | 2012-10-10 | 清华大学 | 一种具有悬空源漏的半导体结构及其形成方法 |
| CN102354708B (zh) * | 2011-10-31 | 2013-07-31 | 清华大学 | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 |
-
2011
- 2011-10-31 CN CN 201110338222 patent/CN102354708B/zh active Active
-
2012
- 2012-08-28 WO PCT/CN2012/080654 patent/WO2013063975A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050136585A1 (en) * | 2003-12-23 | 2005-06-23 | Chau Robert S. | Method of fabricating semiconductor devices with replacement, coaxial gate structure |
| US20100330687A1 (en) * | 2006-07-31 | 2010-12-30 | International Business Machines Corporation | Ultra-sensitive detection techniques |
| US20110168982A1 (en) * | 2010-01-08 | 2011-07-14 | International Business Machines Corporation | Nanowire pin tunnel field effect devices |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013063975A1 (zh) * | 2011-10-31 | 2013-05-10 | 清华大学 | 隧穿场效应晶体管结构及其形成方法 |
| US8853674B2 (en) | 2011-10-31 | 2014-10-07 | Tsinghua University | Tunneling field effect transistor structure and method for forming the same |
| CN106876368A (zh) * | 2017-02-04 | 2017-06-20 | 复旦大学 | 一种半导体场效应正反馈器件 |
| CN106876368B (zh) * | 2017-02-04 | 2019-06-21 | 复旦大学 | 一种半导体场效应正反馈器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013063975A1 (zh) | 2013-05-10 |
| CN102354708B (zh) | 2013-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102184955B (zh) | 互补隧道穿透场效应晶体管及其形成方法 | |
| CN102214684B (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
| CN101667595B (zh) | 半导体装置 | |
| CN1220272C (zh) | 载流子提取晶体管 | |
| CN101523607B (zh) | 穿隧式场效应晶体管 | |
| CN102142461B (zh) | 栅控肖特基结隧穿场效应晶体管及其形成方法 | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| US8637851B2 (en) | Graphene device having physical gap | |
| CN104465760A (zh) | 半导体器件 | |
| CN102214682B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN102354708B (zh) | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 | |
| CN106098765B (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN102214685B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN103762229B (zh) | 具有复合栅介质的横向功率器件 | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN102214683B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| Richter et al. | SiGe on SOI nanowire array TFETs with homo-and heterostructure tunnel junctions | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN110729355B (zh) | 一种改善亚阈值摆幅的纵向隧穿场效应晶体管 | |
| CN102214681B (zh) | 半导体结构及其形成方法 | |
| CN102208440B (zh) | 半导体结构及其形成方法 | |
| US8895980B2 (en) | Tunneling current amplification transistor | |
| CN102569405A (zh) | 具有准同轴电缆结构的隧穿晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |