CN1220272C - 载流子提取晶体管 - Google Patents
载流子提取晶体管 Download PDFInfo
- Publication number
- CN1220272C CN1220272C CNB018096719A CN01809671A CN1220272C CN 1220272 C CN1220272 C CN 1220272C CN B018096719 A CNB018096719 A CN B018096719A CN 01809671 A CN01809671 A CN 01809671A CN 1220272 C CN1220272 C CN 1220272C
- Authority
- CN
- China
- Prior art keywords
- transistor
- quantum well
- contact
- band gap
- knot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002800 charge carrier Substances 0.000 title claims abstract description 30
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000000605 extraction Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 10
- 239000000284 extract Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BTYUGHWCEFRRRF-UHFFFAOYSA-N [As].[K] Chemical compound [As].[K] BTYUGHWCEFRRRF-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Amplifiers (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种提取晶体管(10)-FET-包括借助p型InSb量子阱(22)在较宽带隙的各p型InAlSb层(20，24)之间延伸的导电沟道。InAlSb层之一(24)具有超薄的硅n-型δ-掺杂层(28)，它为量子阱(22)提供载流子的主要来源。它含有n+源极和漏极(30a，30b)以及绝缘栅极(30c)。另一InAlSb层(20)邻近具有电极(18)的衬底层(14)和衬底(16)上面的带隙更宽的阻挡层(19)。相对于衬底电极(18)将源极和漏极(30a，30b)之一或二者正向偏置，可在量子阱(22)中产生少数载流子提取，降低其导电率中的本征部分，使之进入非本征饱和状态，因而减小漏电流。
Description
技术领域
本发明涉及提取晶体管、即、本征电导率因载流子的提取而降低的晶体管。
背景技术
在考虑先有技术之前，讨论一下半导体的专用术语和特性。晶体管的工作有赖于半导体材料中的电输送效应，广义来说，有三种重要的导电状态：即不饱和非本征态、饱和非本征态和本征态，这三种导电状态分别发生在低温、中温和高温。在不饱和非本征状态下，热能不足以电离所有的杂质，且载流子浓度与温度有关，因为温度升高时有更多的杂质被电离。载流子从单一种类的掺杂剂杂质、即施主或受主热激活。电导实质上是由能带中的一种载流子、即导带中的电子或价带中的空穴、但不是二者引起的。饱和非本征状态的情况类似，但它发生在较高温度下，此时实际上所有杂质都已被电离但没有足够的热能来电离大量的价带状态以形成电子-空穴对：此时载流子的浓度基本上与温度无关。
在本征状态，除了因杂质激活而产生的一种类型的载流子外，产生两种类型的载流子、即电子-空穴对的价带状态的热电离对导电有显著的贡献。电导是由两个能带中的两种载流子，即导带中的电子和价带中的空穴引起的。在此状态下导电率随温度而变，因为电子-空穴对的浓度与温度有关。在非本征状态和本征状态之间有一个中间过渡区，此时电导部分是非本征的，部分是本征的，导致一种类型的载流子多于另一种载流子，即多数载流子和少数载流子：锗(Ge)在环境温度或接近环境温度的条件下根据掺杂情况就是这样的。本征导电的开始温度取决于带隙和掺杂浓度；在低掺杂的窄能隙半导体中可以发生在远低于环境温度，甚至低达150K。
环境温度下具有饱和非本征状的诸如Si和GaAs等材料虽然它们的迁移特性较差但在晶体管的应用中仍较多采用，这是因为在器件的有源区需要很低的本征载流子浓度。高纯度锗在环境温度下是本征的，按此推论，弱掺杂的Si有时也被错误地称为本征的，例如在PIN二极管中高电阻率I(″本征”)区实际上在环境温度下是非本征的。目前可用的最纯的Si其不纯度在环境温度下也比真正本征的高约一个数量级。
窄带隙半导体，例如锑化铟(InSb)，具有一些很有用的特性，例如很低的电子有效质量，很高的电子迁移率以及高的饱和速度。这些对于超高速晶体管应用具有巨大的潜在吸引力。InSb特别对于快速、极低功率耗散晶体管是一种很有希望的材料，因为它在低电场时的电子迁移率μe是GaAs的9倍，其饱和速度Vsat比GaAs高5倍，尽管GaAs在这些方面的特性比Si更好。预计InSb具有超过0.5μm的大的冲击(ballistic)平均自由程。这就提示InSb有可能适合于很低电压下的高速工作，这样功耗就很低，这对便携式及高密度的应用是十分理想的。硅，砷化钾和锑化铟在295K(环境温度)时的某些特性比较示于表1。
表1：InSb在295K时的特性
| 参数 | 硅 | GaAs | InSb | 单位 |
| EG带隙me *电子有效质量μe电子迁移率Vsat饱和速度Ie电子平均自由路程ni本征载流子浓度 | 1.120.191,5001×1070.041.6×1010 | 1.430.0728,5001×1070.151.1×107 | 0.1750.01378,000＞5×1070.581.9×1016 | eVM0cm2V-1S-1cms-1μmcm-3 |
直到最近，InSb这些在环境温度下有价值的特性未能被利用，这是由于其低带隙和必然的高本征载流子浓度(～2×1016cm-3)，这比Si和GaAs分别高出6和9个数量级。这导致InSb器件在295K的环境温度或接近环境温度下的正常工作温度时具有高的漏电流，此时少数载流子的浓度比正常掺杂等级时的所需值高出很多。许多年来都认为这是阻碍InSb和其它窄带隙材料在环境温度或稍高温度下用于器件的一个根本问题。
这个问题在美国专利5382814的发明中得到一定程度的解决：该专利公开了一种利用载流子排斥和提取现象将载流子浓度的本征成分降低到平衡水平以下的非平衡金属-绝缘体-半导体场效应晶体管(MISFET)。该MISFET是一种反偏置p+p+p-n+结构，其中p表示InSb层，
p是应变的(strained)In1-xAlxSb层(带下划线的
p表示比P的带隙宽些)，p-表示在环境工作温度下为本征的弱掺杂p型区，上标+表示高掺杂物浓度；这四层形成相邻层对之间的三个结，即：分别为p+p+结，p+p-结和p-n+结。器件的有源区是p-区，在作为提取接点的p-n+结处从p-区中去除少数载流子。p+p-结是一个排斥接点，它禁止重新引入这些载流子。结果，在加有偏压时在有源区少数载流子浓度下降，且多数载流子的浓度也随之下降到同等程度以保持电荷中性。这就使电子和空穴的浓度减少了相同的数量，相当于减少了导电率的本征部分(电子-空穴对)，使有源区进入类似非本征状态。
根据专利合作条约公开的国际专利申请WO 99/28975涉及一种类似的晶体管，它具有拉直的沟道以改善频率响应。但这些先有技术的提取器件都有一个问题，即它们的漏电流都比较高，因而增加了功率的需求并提高了工作温度。
发明内容
本发明提供一种提取晶体管，其特征在于：
a)它是一个场效应晶体管，包括源极、栅极和漏极接点，以及一个至少部分由量子阱构成的导电区；
b)当所述晶体管未加偏压且处在正常工作温度下时所述量子阱处在至少部分本征导电状态；
c)它至少包括一个可偏置结，可以将该结偏置以降低所述量子阱中的本征导电并将载流子主要限制在仅对应于非本征饱和态的一种类型；以及
d)它包括电偏置部件，用于偏置所述可偏置结。
本发明的优点在于利用按照半导体器件制造专业普通技术人员的晶体设计就能大大降低漏电流：本发明实例表明漏电流降低了一个数量级。
本发明的晶体管可以包括排斥结，用于阻止少数载流子输送到量子阱；它可以被配置为至少部分地通过在具有不同带隙的两种半导体材料之间加入异质结而在所述量子阱中排斥载流子，所述具有不同带隙的两种半导体材料的带隙都比所述量子阱的带隙宽。
可偏置结可以是用于从量子阱中去除载流子的提取结。它可以是锑化铟和带隙比锑化铟宽的一种半导体材料之间的异质结，例如，x在0.10到0.5，最好是0.15到0.2或基本上就是0.15的锑化铟铝。
排斥结可以是锑化铟和带隙比锑化铟宽的一种半导体材料之间的异质结。
量子阱的材料可以具有小于0.4eV的带隙，可以是锑化铟。
在优选的实施例中，本发明的晶体管包括设置成量子阱的载流子的主要来源的δ-掺杂层。它可以具有n+-
p --量子阱
二极管结构或者n+-
p --量子阱-
p - p +二极管结构，其中双下划线表示比单下划线更宽的带隙，而单划线则表示比没有下划线更宽的带隙。
本发明的晶体管可包括用于阻止少数载流子输送到所述量子阱的第一排斥结和用于增强这种阻止效应的宽带隙阻挡层。它可包括栅极接点，通过诸如二氧化硅或者宽带隙的半导体材料的绝缘材料与所述导电区绝缘。
另一方面，晶体管可包括直接淀积在所述导电区的表面上并在其上形成萧特基接点的栅极接点。
在一个实施例中，所述晶体管包括源极、栅极和漏极以及衬底接点，所述可偏置结是可通过衬底接点反向偏置的pn结、以便从量子阱中提取少数载流子，而所述衬底接点直接外连到源极。所述晶体管可以是p-沟道带有p+-
n --量子阱
或者p+-
p --量子阱
结构并包括为有源区提供主要的空穴来源的δ-掺杂层。
另一方面，本方面提出一种获得晶体管工作的方法，其特征在于包括以下步骤：
a)提供一种场效应晶体管，其中：
i)存在源极、栅极、漏极接点和衬底偏置接点以及这些电极和接点之间的pn结，所述pn结可通过所述衬底偏置接点(18)偏置以便进行少数载流子提取；
ii)存在一个导电区，它至少部分地由量子阱构成，当所述晶体管未加偏压且在正常工作温度时所述量子阱处在至少部分本征导电状态；以及
iii)所述pn结可以偏置以降低所述量子阱中的本征导电并将载流子主要限制在仅对应于非本征饱和态的一种类型；以及
b)偏置所述衬底偏置接点、以便将所述pn结反向偏置并且使所述衬底偏置接点被配置为：
i)或者处于与所述源极接点相同的电位，或者
ii)如果这种接点与pn结的n型元件相联系，则处于相对所述源极接点为正的电位，或者
如果这种接点与所述pn结的p型元件相联系，则处于相对所述源极接点为负的电位。
附图说明
为了更充分的理解本发明，以下将结合唯一的附图仅以实例说明本发明的实施例。
图1是本发明的提取晶体管的示意的纵剖面图。
具体实施方式
参阅附图，图中示出提取型耗尽型场效应晶体管(FET)10，但是如图中有一些折线、例如12所示，该图不是按比例画的。FET10包括1μm厚的
p +型In0.85Al0.15Sb衬底层14，后者具有2×1018·cm-3的高的掺杂浓度、形成在GaAs绝缘层16上并具有电偏置接点18，电偏置接点18也可以任选地重新配置在较远处。衬底层14上有一层(任选的)具有2×1018·cm-3的高掺杂浓度的20nm厚的
型In0.7Al0.3Sb阻挡层19：此处双下划线的
表示能带隙比
p +宽，而
表示能带隙比p宽(如前述)。阻挡层19顶上覆盖有0.5μm厚的
p型In0.85Al0.15Sb层20，其掺杂浓度小于3×1016·cm-3。
层20上面有一层15nm厚的p-型InSb量子阱22，其掺杂浓度小于3×1016·cm-3。量子阱22顶上又覆盖有150nm厚的层24(可接受的厚度范围为100-200nm)：层24基本上由掺杂浓度小于3×1016·cm-3的p-型In0.85Al0.15Sb构成；它包含超薄的硅n-型δ-掺杂层28。δ-掺杂层28用虚线表示，距量子阱22的距离在10-40nm范围内。它形成二维电子气，单位面积浓度在6×1011cm-2到2×1012cm-2的范围内，例如1×1012cm-2：电子气在量子阱22中形成，因为在能量方面这样较有利—这称之为调制掺杂，而且电子气的浓度基本上与温度无关，因为它仅仅随掺杂浓度而变。
层24上面淀积两个30nm厚的InSb外n+接点区30a和30b以及中心绝缘层32，并且30a、30b以及32的顶上覆盖有各自的金属层34a、34b和34c(统称为34)。绝缘层32可以是二氧化硅或带隙比InSb宽的半导体材料。各金属层34是电连接线，分别用作FET10的FET源极和漏极。n+接点区30a和30b之间的间隔距离在0.5到2μm范围内，例如1μm。
FET10为n+-
p --量子阱
二极管结构，其中当加有反向偏压时，即当源极和漏极34a和34b之一或二者相对于衬底层接点18为正偏置时，量子阱22经历载流子提取。这是因为层24和每一个34a/34b层之间的界面是一个n+ p -结，后者在反向偏置时就是一个提取接点。量子阱22中的载流子浓度因偏置而下降到大大低于无偏置时的本征值，此时载流子浓度又是基本上与温度无关，模拟了饱和非本征状态：这样，当在栅极34c上加负偏压以断开FET10时，源极34a和漏极34b之间的漏电流就很低。此时来自δ-掺杂层28的电子是量子阱22中载流子的主要来源。FET有源区、即接点层30a和30b之间的栅控导通沟道基本上处在量子阱22内。FET10的层14、19、20和24的带隙都比量子阱22的宽得多，故这些区的漏电流成分可忽略不计。
载流子提取的原理在先有技术中已为人所知，并在例如欧洲专利号EP0167305和美国专利号5016073中已有说明。它涉及以大于它们被替代的速度从半导体区中去除少数载流子；这发生在少数载流子扩散到其中并通过其电位降向其中扩展的偏置的pn结24/30-即，少数载流子在此被提取，从该区中消失。这些载流子(此时为电子)在量子阱22中不能被补充，因为唯一可用的源是载流子浓度不足(微不足道)的p-层20：即，层20和22之间的
p -p-结和层19和20之间的
p +p-结都是所谓的排斥接点，能阻止少数载流子到达量子阱22。
在FET10中，量子阱(22)中的载流子浓度一直较低且与温度无关：这使它比先有技术的器件更适合于要求高的应用。在要求高的应用中可工作得很好，因为量子阱的载流子浓度主要决定于调制掺杂(这是与温度无关的参数)，不同于电子-空穴对的热激活。在偏置条件下(即利用栅极将源-漏电流偏置到截止)FET截止状态漏极漏电流比先有技术器件低至少一个数量级。
由于栅极绝缘层32的缘故，FET10是一种金属-绝缘体-半导体器件，即MISFET。也可以不要绝缘层32，使栅极34c成为对
p -层24的萧特基接点。在这种萧特基接点的情况下，当典型栅极氧化物厚度大约为30-70nm时，FET的跨导比可比拟的先有技术器件高约3-4倍。输出电导一般是可比拟的先有技术器件(美国专利号5382814和根据专利合作条约公开的国际专利申请号WO 99/28975的主题)的一半。这些特性的获得主要是FET10中宽带隙半导体材料起作用的结果：这种材料产生低的漏电流，并限制量子阱22中的载流子，从而提供良好的晶体管机能，即高增益和低输出电导。
阻挡层19也是任选的，因为没有它FET10也可用：我们的意图是想用更有效的载流子排斥来提供更低的截止态漏电流，但尚不知这种效应到底有多大意义。除了层20和22之间的排斥层外，阻挡层19在层19和20之间又提供了一个排斥层：该附加的结是在导电类型相同(p型)但带隙不同(均大于锑化铟的带隙)的两种半导体材料之间的异质结。
FET10可工作在衬底层接点18相对于源极34a反向偏置、或接点18和电极34a处于同一电位、或这些都短接在一起。由于FET10主要是具有n-型层30a和30b的p型，所以反向偏置衬底层接点18被加上相对于源极34a的负偏压；而对于相反的层导电类型的等效FET，即等效层30a和30b的p型接点层而其它层是n-型，反向偏置衬底层接点18被加上相对于源极34a的正偏压；即衬底层接点18相对于源极34a可为正、也可为负，根据该电极是与提取pn结(24/30)的p型元件或n型元件相联系而定。
FET10是n-沟道器件，因为是电子在量子阱22中提供电导。p-沟道等效器件的制作是将FET10中的每一层14/19/20/22/24/30改变成其各自的相反的导电类型：即n+-
p-量子阱
结构变为p+-
n --量子阱
结构，同时，铍δ掺杂层提供等效于层22的量子阱中空穴的主要来源。事实上不一定要改变量子阱等效层以及其邻近层，即层22、20和24的导电类型：这些层的掺杂浓度都很低，所以对器件的工作影响不大；如果这些层不作改变，则所得的结构是p+-
p --量子阱
结构。这两种p-沟道器件中任一种都很有利，因为每种都含有等效于层22的应变的量子阱，而这种量子阱可以由于输送的空穴较少而提高空穴的迁移率。
Claims (24)
1.一种提取晶体管，其特征在于：
a)它是一个场效应晶体管(10)，包括源极、栅极和漏极接点(34a，34b，34c)，以及一个至少部分由量子阱(22)构成的导电区(20，22，24)；
b)当所述晶体管(10)未加偏压且处在正常工作温度下时所述量子阱(22)处在至少部分本征导电状态；
c)它至少包括一个可偏置结(24/30)，可以将该结偏置以降低所述量子阱(22)中的本征导电并将载流子主要限制在仅对应于非本征饱和态的一种类型；以及
d)它包括电偏置部件(18)，用于偏置所述可偏置结(24/30)。
2.如权利要求1所述的晶体管，其特征在于：它包括排斥结(20/22)，用于阻止少数载流子输送到所述量子阱(22)。
3.如权利要求1所述的晶体管，其特征在于：它被配置为至少部分地通过在具有不同带隙的两种半导体材料之间加入异质结(19/20)而在所述量子阱(22)中排斥载流子，所述具有不同带隙的两种半导体材料的带隙都比所述量子阱(22)的带隙宽。
4.如权利要求1所述的晶体管，其特征在于：所述可偏置结是用于从所述量子阱(22)中去除载流子的提取结(24/30a，24/30b)。
5.如权利要求4所述的晶体管，其特征在于：所述提取结(24/30)是锑化铟(30)和带隙比锑化铟宽的一种半导体材料(24)之间的异质结。
6.如权利要求5所述的晶体管，其特征在于：所述较宽带隙的材料(24)是锑化铟铝材料。
7.如权利要求6所述的晶体管，其特征在于：所述锑化铟铝材料是In1-xAlxSb，其中x在范围0.10到0.5之间。
8.如权利要求7所述的晶体管，其特征在于：所述x在范围0.10到0.2之间。
9.如权利要求8所述的晶体管，其特征在于：所述x基本上是0.15。
10.如权利要求1所述的晶体管，其特征在于：所述量子阱(22)材料的带隙小于0.4eV。
11.如权利要求1所述的晶体管，其特征在于：所述量子阱(22)材料是锑化铟材料。
12.如上述任一项权利要求所述的晶体管，其特征在于：它包括作为所述量子阱(22)的载流子的主要来源的δ-掺杂层。
13.如上述任一项权利要求所述的晶体管，其特征在于：它具有n+-
p --量子阱
二极管结构，其中双下划线表示比单下划线更宽的带隙，而单划线则表示比没有下划线更宽的带隙。
14.如上述任一项权利要求所述的晶体管，其特征在于：它具有n+-
p --量子阱-
p --
p +二极管结构。
15.如权利要求1所述的晶体管，其特征在于：它包括用于阻止少数载流子输送到所述量子阱(22)的第一排斥结(20/22)和用于增强这种阻止效应的宽带隙阻挡层(19)。
16.如权利要求1所述的晶体管，其特征在于：栅极接点(34c)通过绝缘材料(32)与所述导电区(24)绝缘。
17.如权利要求16的晶体管，其特征在于：所述绝缘材料(32)是二氧化硅。
18.如权利要求1所述的晶体管，其特征在于：栅极接点通过其带隙比所述导电区的带隙要宽的半导体材料与所述导电区分隔开。
19.如权利要求1所述的晶体管，其特征在于：栅极接点直接淀积在所述导电区的表面上并在其上形成萧特基接点。
20.如权利要求1所述的晶体管，其特征在于：所述电偏置部件是一个晶体管衬底接点(18)，所述可偏置结是可以通过所述衬底接点(18)反向偏置、以产生从所述量子阱中(22)提取的少数载流子的pn结(24/30)，并且所述衬底接点(18)连接到所述源极(34a)。
21.如权利要求1所述的晶体管，其特征在于：它是p-沟道晶体管。
22.如权利要求21所述的晶体管，其特征在于：它是一种p+-n --量子阱
结构，同时，δ掺杂层提供所述有源区空穴的主要来源。
23.如权利要求21所述的晶体管，其特征在于：它是一种p+-p --量子阱
结构，同时，δ掺杂层提供所述有源区空穴的主要来源。
24.一种获得晶体管工作的方法，其特征在于包括以下步骤：
a)提供一种场效应晶体管(10)，其中：
i)存在源极、栅极、漏极接点(34)和衬底偏置接点(18)以及这些电极和接点之间的pn结(24/30)，所述pn结可通过所述衬底偏置接点(18)偏置以便进行少数载流子提取；
ii)存在一个导电区(20，22，24)，它至少部分地由量子阱(22)构成，当所述晶体管(10)未加偏压且在正常工作温度时所述量子阱(22)处在至少部分本征导电状态；以及
iii)所述pn结(24/30)可以偏置以降低所述量子阱(22)中的本征导电并将载流子主要限制在仅对应于非本征饱和态的一种类型；以及
b)偏置所述衬底偏置接点(18)、以便将所述pn结(24/30)反向偏置并且使所述衬底偏置接点(18)被配置为：
i)或者处于与所述源极接点(34a)相同的电位，或者
ii)如果这种接点与pn结(24/30)的n型元件(30a)相联系，则处于相对所述源极接点(34a)为正的电位，或者
如果这种接点与所述pn结(24/30)的p型元件相联系，则处于相对所述源极接点(34a)为负的电位。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0012017A GB2362506A (en) | 2000-05-19 | 2000-05-19 | Field effect transistor with an InSb quantum well and minority carrier extraction |
| GB0012017.0 | 2000-05-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1429408A CN1429408A (zh) | 2003-07-09 |
| CN1220272C true CN1220272C (zh) | 2005-09-21 |
Family
ID=9891857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018096719A Expired - Fee Related CN1220272C (zh) | 2000-05-19 | 2001-05-02 | 载流子提取晶体管 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6770902B2 (zh) |
| EP (1) | EP1282918B1 (zh) |
| JP (1) | JP4972267B2 (zh) |
| KR (1) | KR100801955B1 (zh) |
| CN (1) | CN1220272C (zh) |
| AT (1) | ATE515801T1 (zh) |
| AU (1) | AU5238601A (zh) |
| CA (1) | CA2406642C (zh) |
| GB (1) | GB2362506A (zh) |
| HK (1) | HK1055352A1 (zh) |
| WO (1) | WO2001088995A1 (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0206572D0 (en) | 2002-03-20 | 2002-05-01 | Qinetiq Ltd | Field effect transistors |
| US6825506B2 (en) | 2002-11-27 | 2004-11-30 | Intel Corporation | Field effect transistor and method of fabrication |
| CN100403549C (zh) * | 2002-12-19 | 2008-07-16 | 松下电器产业株式会社 | 半导体器件及保持电路 |
| JP4469139B2 (ja) * | 2003-04-28 | 2010-05-26 | シャープ株式会社 | 化合物半導体ｆｅｔ |
| GB0326993D0 (en) * | 2003-11-20 | 2003-12-24 | Qinetiq Ltd | Strained semiconductor devices |
| US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| US20060148182A1 (en) * | 2005-01-03 | 2006-07-06 | Suman Datta | Quantum well transistor using high dielectric constant dielectric layer |
| JP5312798B2 (ja) * | 2005-01-25 | 2013-10-09 | モクストロニクス，インコーポレイテッド | 高性能ｆｅｔデバイス |
| US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| CN101258100B (zh) * | 2005-05-31 | 2012-01-04 | 梅尔斯科技公司 | 包括超晶格的微型机电系统(mems)器件及制造方法 |
| US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| US9024298B2 (en) * | 2005-07-26 | 2015-05-05 | Xerox Corporation | Encapsulation layer for electronic devices |
| US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
| US7485503B2 (en) * | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| US8183556B2 (en) | 2005-12-15 | 2012-05-22 | Intel Corporation | Extreme high mobility CMOS logic |
| US7534710B2 (en) * | 2005-12-22 | 2009-05-19 | International Business Machines Corporation | Coupled quantum well devices (CQWD) containing two or more direct selective contacts and methods of making same |
| US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| US7429747B2 (en) * | 2006-11-16 | 2008-09-30 | Intel Corporation | Sb-based CMOS devices |
| US8030664B2 (en) | 2006-12-15 | 2011-10-04 | Samsung Led Co., Ltd. | Light emitting device |
| US7713803B2 (en) * | 2007-03-29 | 2010-05-11 | Intel Corporation | Mechanism for forming a remote delta doping layer of a quantum well structure |
| US20090218563A1 (en) * | 2008-02-28 | 2009-09-03 | Bruce Alvin Gurney | Novel fabrication of semiconductor quantum well heterostructure devices |
| US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| WO2010074964A2 (en) * | 2008-12-23 | 2010-07-01 | Intel Corporation | Group iii-v mosfet having metal diffusion regions |
| US8093584B2 (en) * | 2008-12-23 | 2012-01-10 | Intel Corporation | Self-aligned replacement metal gate process for QWFET devices |
| GB2469448A (en) * | 2009-04-14 | 2010-10-20 | Qinetiq Ltd | Strain Control in Semiconductor Devices |
| KR20120081072A (ko) * | 2009-09-07 | 2012-07-18 | 스미또모 가가꾸 가부시키가이샤 | 전계 효과 트랜지스터, 반도체 기판, 전계 효과 트랜지스터의 제조 방법, 및 반도체 기판의 제조 방법 |
| US8324661B2 (en) * | 2009-12-23 | 2012-12-04 | Intel Corporation | Quantum well transistors with remote counter doping |
| CN102194859B (zh) * | 2010-03-05 | 2013-05-01 | 中国科学院微电子研究所 | 高迁移率ⅲ-ⅴ族半导体mos界面结构 |
| CN101982731B (zh) * | 2010-10-21 | 2012-05-23 | 天津大学 | 一种柔性薄膜微波应变传感器 |
| CN101995235B (zh) * | 2010-10-21 | 2012-07-18 | 天津大学 | 一种基于微波二极管的动态应变测量装置 |
| US8891573B2 (en) | 2012-05-14 | 2014-11-18 | Arizona Board Of Regents | 6.1 angstrom III-V and II-VI semiconductor platform |
| CN107968679B (zh) * | 2017-11-20 | 2021-11-05 | 南京艾凯特光电科技有限公司 | 可见光通信装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8417303D0 (en) * | 1984-07-06 | 1984-08-08 | Secr Defence | Infra-red detector |
| US4860064A (en) * | 1987-10-21 | 1989-08-22 | American Telephone And Telegraph Company At&T Bell Laboratories | Transistor comprising a 2-dimensional carrier gas collector situated between emitter and gate |
| US5111255A (en) * | 1990-06-05 | 1992-05-05 | At&T Bell Laboratories | Buried channel heterojunction field effect transistor |
| JP3298637B2 (ja) * | 1990-11-30 | 2002-07-02 | 横河電機株式会社 | Ａｂ効果素子を用いたａ／ｄ変換器 |
| GB9100351D0 (en) | 1991-01-08 | 1991-02-20 | Secr Defence | Semiconductor heterostructure device |
| JPH04372137A (ja) * | 1991-06-21 | 1992-12-25 | Nec Corp | 電界効果トランジスタ |
| GB2331841A (en) | 1997-11-28 | 1999-06-02 | Secr Defence | Field effect transistor |
-
2000
- 2000-05-19 GB GB0012017A patent/GB2362506A/en not_active Withdrawn
-
2001
- 2001-02-05 US US10/258,853 patent/US6770902B2/en not_active Expired - Fee Related
- 2001-05-02 CA CA2406642A patent/CA2406642C/en not_active Expired - Fee Related
- 2001-05-02 AU AU52386/01A patent/AU5238601A/en not_active Abandoned
- 2001-05-02 AT AT01925702T patent/ATE515801T1/de not_active IP Right Cessation
- 2001-05-02 JP JP2001584494A patent/JP4972267B2/ja not_active Expired - Fee Related
- 2001-05-02 EP EP01925702A patent/EP1282918B1/en not_active Expired - Lifetime
- 2001-05-02 WO PCT/GB2001/001919 patent/WO2001088995A1/en active Application Filing
- 2001-05-02 KR KR1020027015505A patent/KR100801955B1/ko not_active IP Right Cessation
- 2001-05-02 CN CNB018096719A patent/CN1220272C/zh not_active Expired - Fee Related
-
2003
- 2003-10-20 HK HK03107593A patent/HK1055352A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1282918B1 (en) | 2011-07-06 |
| JP2003533887A (ja) | 2003-11-11 |
| CA2406642A1 (en) | 2001-11-22 |
| WO2001088995A1 (en) | 2001-11-22 |
| CN1429408A (zh) | 2003-07-09 |
| CA2406642C (en) | 2012-12-18 |
| US6770902B2 (en) | 2004-08-03 |
| JP4972267B2 (ja) | 2012-07-11 |
| ATE515801T1 (de) | 2011-07-15 |
| US20030080332A1 (en) | 2003-05-01 |
| GB2362506A (en) | 2001-11-21 |
| KR20030034072A (ko) | 2003-05-01 |
| EP1282918A1 (en) | 2003-02-12 |
| HK1055352A1 (en) | 2004-01-02 |
| KR100801955B1 (ko) | 2008-02-12 |
| GB0012017D0 (en) | 2000-07-05 |
| AU5238601A (en) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1220272C (zh) | 载流子提取晶体管 | |
| Yang et al. | Towards direct band-to-band tunneling in p-channel tunneling field effect transistor (TFET): Technology enablement by germanium-tin (GeSn) | |
| US8441000B2 (en) | Heterojunction tunneling field effect transistors, and methods for fabricating the same | |
| CN101523607B (zh) | 穿隧式场效应晶体管 | |
| CN102184955B (zh) | 互补隧道穿透场效应晶体管及其形成方法 | |
| CN102142461B (zh) | 栅控肖特基结隧穿场效应晶体管及其形成方法 | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| CN102148255B (zh) | 具有隧穿介质层的栅控肖特基结场效应晶体管及形成方法 | |
| KR19990062755A (ko) | 반도체 장치 | |
| CN103915485B (zh) | 电荷补偿半导体器件 | |
| CN101667595A (zh) | 半导体装置 | |
| US8637851B2 (en) | Graphene device having physical gap | |
| CA2098919C (en) | Semiconductor device | |
| CN105047719B (zh) | 基于InAsN‑GaAsSb材料的交错型异质结隧穿场效应晶体管 | |
| CN102354708B (zh) | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 | |
| CN106098765A (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| EP0380077A2 (en) | Transistor provided with strained germanium layer | |
| JP2007511915A (ja) | ひずみ印加半導体デバイス | |
| KR100752538B1 (ko) | 바이폴라 트랜지스터 | |
| Xu et al. | Study of Si green transistor with an ultra-shallow pocket junction | |
| Guan et al. | Simulation Study of Gate-All-Around TFET Based on Polarization Effect | |
| CN118248713A (zh) | 集成P-N结的增强型GaN HEMT器件 | |
| Wang et al. | Strained-Si nMOSFETs with Ni Silicide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050921 Termination date: 20150502 |
|
| EXPY | Termination of patent right or utility model |