CN100403549C - 半导体器件及保持电路 - Google Patents

半导体器件及保持电路 Download PDF

Info

Publication number
CN100403549C
CN100403549C CNB2003101223418A CN200310122341A CN100403549C CN 100403549 C CN100403549 C CN 100403549C CN B2003101223418 A CNB2003101223418 A CN B2003101223418A CN 200310122341 A CN200310122341 A CN 200310122341A CN 100403549 C CN100403549 C CN 100403549C
Authority
CN
China
Prior art keywords
electrode
substrate
transistor
interarea
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101223418A
Other languages
English (en)
Other versions
CN1508883A (zh
Inventor
北畠真
麻田和彦
山下秀和
长泻信义
登一博
大森英树
小川正则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1508883A publication Critical patent/CN1508883A/zh
Application granted granted Critical
Publication of CN100403549C publication Critical patent/CN100403549C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

本发明公开了一种半导体器件。其目的在于：在抑制电力损失的同时，提供实现小面积化的开关元件。本发明的半导体器件由至少两个开关元件、且元件衬底的主面一侧相互重叠而构成。开关元件包括由宽带隙半导体构成的衬底、设置在衬底的主面一侧的源电极及栅极电极、和设置在衬底的背面上的漏电极。

Description

半导体器件及保持电路
技术领域
本发明涉及一种半导体功率器件，特别涉及由宽带隙半导体构成的、能够双向开关操作的半导体器件以及使用这种半导体器件的保持电路。
背景技术
半导体功率器件是用在施加高电压的功率电子学和大电流流通的电子设备的功率开关等中。
由于二极管或纵型MOSFET等现有的半导体功率器件在内部含有PN结，在对该PN结外加反向偏置电压时形成了耗尽层，因此拥有电流不流动、耐高压的结构。所以，使现有的半导体功率器件作为开关元件工作时，必须将由电源供给的交流电压转换成直流电压一次，并且使外加在功率器件上的电压的极性固定不变。
以下用现有的纵型MOSFET作为这样的开关元件的一个例子进行说明。
图6示出了为开关元件之一的一般纵型MOSFET的剖面。如图6所示，现有的纵型MOSFET包括N型的Si(硅)衬底193；设置在Si衬底193的主面上的N型掺杂层192；被N型掺杂层192围绕的P型阱195；被P型阱195围绕的N型源层196；设置在夹在N型掺杂层192和N型源层196之间的P型阱195的表面上的栅极绝缘膜199；设置在栅极绝缘膜199上的栅极电极200；设置在N型源层196上的源电极197和设置在Si衬底193的背面上的漏电极198。Si衬底193的厚度大约为300m左右，若形成N型掺杂层192、P型阱195以及N型源层196的硅层的厚度为100μm左右，则能够确保1kV的耐压。
该纵型MOSFET以电子作载流子，在N型掺杂层192和P型阱195之间形成PN结。为了让该纵型MOSFET工作，应使漏电极198为正，源电极197为接地电位。通过在该状态下对栅极电极200外加正电压诱发流经沟道的电流，并且通过电子从N型源层196流人漏极侧而使该纵型MOSFET变为导通状态。也就是说，通过改变栅极电压，能够控制电流的导通、断开。该纵型MOSFET通过电气设备中的反相器等能够实现精密的控制，对减少耗电量做出贡献。另外，作为开关元件，除了纵型MOSFET以外，还有IGBT(Insulated Gate Bipolar transistor)等。
(非专利文献1)
『功率器件，功率IC手册』电气学会编，KONONA社，p.144
如上所述，由于在使用一般的开关元件时，必须对开关元件只外加所定的极性电压，因此首先要将交流电源变为直流。该交流～直流转换由拥有用了普通二极管的电桥电路和大容量的电容器的交流～直流转换电路进行。不过，在用交流～直流转换电路进行交流～直流的转换时，会因电流流人二极管而发生导通损失。并且，为了设置大容量的电容器，就需要大的体积。因此，使用现有的开关元件，在实现电路的小型化和减少损失的省能量化方面很有极限。
发明内容
本发明的目的在于：提供在抑制电力损失的同时，实现一种小面积化的开关元件。
本发明的半导体器件包括第1晶体管和第2晶体管。第1晶体管拥有由宽带隙半导体构成且含有第1导电型杂质的第1衬底、设置在所述第1衬底的主面一侧的第1电极、设置在所述第1衬底的背面一侧的第2电极和设置在所述第1衬底的主面一侧的第1控制电极。第2晶体管拥有由宽带隙半导体构成且含有第1导电型杂质的第2衬底、设置在所述第2衬底的主面一侧且与所述第1电极用电气的方法相连接的第3电极、设置在所述第2衬底的背面一侧的第4电极和设置在所述第2衬底的主面一侧的第2控制电极。第2晶体管与所述第1晶体管电气特性相同。所述第1晶体管和所述第2晶体管相互重叠，使所述第1衬底的主面一侧和所述第2衬底的主面一侧相对。
根据该结构，例如，当第1晶体管及第2晶体管都是电流沿纵方向流动型的晶体管时，由于即使外加在第2电极和第4电极的电压的极性有变化，也能够进行开关操作，因此能够用交流驱动。并且，由于两个晶体管相互重叠，因此与在同一个衬底上并排设置两个晶体管相比，能够将电路面积缩小到大约1/2大小。而且，由于使用由宽带隙半导体构成的衬底，因此与用现有的Si衬底相比，能够提高电流密度，且能够大幅度地缩小器件的尺寸。
本发明的半导体器件能够作为双向器件工作，由于所述第1控制电极以及所述第2控制电极是为了控制从所述第2电极流人所述第4电极的电流或者从所述第4电极流人所述第2电极的电流的电极，因此即使外加在第2电极和第4电极的电压的极性有变化，也能够进行开关操作，所以能够用交流驱动。因此，使用本发明的半导体器件，由于不必进行直流～交流的转换，所以能够在更小的面积上进行在高压下的开关工作。因而，本发明的半导体器件特别适用于等离子体显示的保持电路等。
由于所述第1晶体管和所述第2晶体管都是纵型MISFET，所述第1电极及所述第3电极是源电极，所述第2电极及所述第4电极是漏电极，所述第1控制电极及所述第2控制电极是栅极电极，因此能够实现导通损失较少的双向器件。
由于所述第1衬底及所述第2衬底都是由碳化硅制成，碳化硅放热性很好，因此与用硅衬底相比，能够更有效地抑制器件的温度上升。并且，由于碳化硅的电流密度比硅的电流密度大大约10倍，因此在同一电流值上，本发明的半导体器件的平面上的尺寸能够缩小到现有的两个晶体管相互重叠的半导体器件的1/10左右。而与由现有的两个晶体管相互排列而构成的半导体器件相比，本发明的半导体器件的尺寸能够变成它的1/20左右。而且，与用其它的宽带隙半导体相比，能够更容易地制造比较微小的器件。
由于本发明的半导体器件还包括被所述第1晶体管和所述第2晶体管夹着且一部分突出的、与所述第1电极及所述第3电极相连接的第1导电板；和被所述第1晶体管和所述第2晶体管夹着且一部分突出的、与所述第1控制电极及所述第2控制电极相连接的、且与所述第1导电板用电气的方法隔离的第2导电板，因此能够将第1及第2导电板的突出部作为在第1及第2的控制电极和第1及第3的电极之间外加控制电压用的引线端子。
由于本发明的半导体器件还包括粘结在所述第1衬底的背面的第1金属板、和粘结在所述第2衬底的背面的第2金属板，因此不仅使电路衬底的安装变得容易，而且能够提高放热性。
本发明的保持电路是能够与等离子体显示面板连接的，包括为输出驱动所述等离子体显示面板的脉冲电压的输出部和连接所述输出部的双向器件的保持电路。所述双向器件包括第1晶体管和第2晶体管。第1晶体管拥有由宽带隙半导体构成且含有第1导电型杂质的第1衬底、设置在所述第1衬底的主面一侧的第1电极、设置在所述第1衬底的背面一侧的第2电极和设置在所述第1衬底的主面一侧的第1控制电极。第2晶体管拥有由宽带隙半导体构成且含有第1导电型杂质的第2衬底、设置在所述第2衬底的主面一侧且与所述第1电极用电气的方法相连接的第3电极、设置在所述第2衬底的背面一侧的第4电极和设置在所述第2衬底的主面一侧的第2控制电极。第2晶体管与所述第1晶体管电气特性相同。所述第1晶体管和所述第2晶体管相互重叠，使所述第1衬底的主面一侧和所述第2衬底的主面一侧相对。
根据该结构，与用Si制成的现有的多数个晶体管相互排列的器件相比，能够缩小且简化保持电路的面积。并且，由于宽带隙半导体具有低损失、高耐热性的特性，因此能够不要驱动电路的冷却设备。使用本发明的保持电路的结果能够简化PDP的驱动电路的结构。
由于本发明的保持电路还包括一端接地、另一端与所述双向器件相连的电容器；设置在所述双向器件和所述输出部之间的晶体管；设置在第1电源和所述输出部之间的第1开关；和设置在为了提供比所述第1电源低的电压的第2电源和所述输出部之间的第2开关，因此在输出电压在比电容器的电压高和低的两种情况下，反向电流都能够流经双向器件。
尽可能使所述第1晶体管和所述第2晶体管都是纵型MISFET，所述第1电极及所述第3电极是源电极，所述第2电极及所述第4电极是漏电极，所述第1控制电极及所述第2控制电极是栅极电极。
(发明的效果)
由于本发明的双向器件不仅具有低损失、高耐压的特性，而且两个电气特性相同的晶体管相互重叠，因此与在平面上设置两个相互排列的晶体管相比，能够将电路面积缩小到大约1/2大小。并且，由于使用由宽带隙半导体构成的衬底，所以与使用现有的Si衬底相比，能够提高电流密度，且能够大幅度地缩小器件的尺寸。因此，能够实现抑制器件温度上升的双向器件，实现不必进行交流与直流的转换、低损失、省空间化。由此，能够实现低损失、小面积、反相器等的功率电子学电路和结构简单的PDP保持电路等。
附图的简单说明
图1为一剖面图。示出了涉及本发明的第1实施例的双向器件的概要。
图2(a)、图2(b)为示出了涉及本发明的第1实施例的双向器件的电极结构的立体概要图、以及示出了该双向器件的一个例子的平面概要图。
图3为一剖面图。示出了适合安装本发明的双向器件的结构例。
图4为电路图。示出了涉及本发明的第2实施例的保持电路。
图5为波形图。示出了图4所示的保持电路的输出电流波形以及输出电压波形。
图6为剖面图。示出了普通的纵型MOSFET。
图7为立体图。示出了由沿横方向排列的两个现有的纵型MOSFET构成的双向器件。
具体实施方式
-元件结构的研究-
如上所述，现有的开关元件的电路面积较大的原因是因为交流～直流转换电路的面积较大。这里，本案发明者研究出了能够用交流驱动开关元件的结构。
为了用交流驱动开关元件，本案发明者想出了在同一个平面上将具有同一结构的两个开关元件相互排列且相互连接，使其是双向器件的方法。
图7示出了由沿横方向排列的两个现有的纵型MOSFET构成的双向器件的立体图。在该图中，示出了与图6所示的纵型MOSFET拥有相同结构的第1MOSFET300和第2 MOSFET400在同一平面上相互邻接配置的例子。在该双向器件中，第1 MOSFET300的源电极197a和第2MOSFET400的源电极197b用电线相互连接，同时，第1 MOSFET300的栅极电极200a和第2 MOSFET400的栅极电极200b用电线相互连接。并且，在第1 MOSFET300之下，设置有与第1 MOSFET300的漏电极连接的第1导电板202a；在第2 MOSFET400之下，设置有与第2 MOSFET400的漏电极相连接的第2导电板202b。根据该结构，即使改变外加在源电极197a、197b和各个漏电极上的电压的极性，也能够使其正常地工作，能够用交流驱动。
但是，虽然在这样的双向器件中，不需要交流～直流转换电路，但是却使开关元件自身的面积变大了。特别是在使用大电流的功率元件时的面积增加很明显。这里，本案发明者们作了更进一步的研究，想到了层积同一结构的两个开关元件，使彼此的主面相对。通过层积两个开关元件构成双向器件，能够使在层积后的状态下的双向器件的尺寸约为图7所示的双向器件的1/2左右。
但是，由于在以Si为构成材料的现有的开关元件中，工作时的发热成为问题，因此同时进行了关于最佳材料的研究。结果表明，由于使用高耐压性的宽带隙半导体能够降低元件的厚度，所以很受欢迎。此时的宽带隙半导体意味着带隙比Si更大的半导体，且含有碳化硅(SiC)和钻石、氮化镓(GaN)、氧化锌(ZnO)等。并且，还发现在这些宽带隙半导体中，若以导热性较高的SiC和钻石作材料，能够实现抑制温度上升的双向器件。其中，认为以SiC作材料是最实用、最令人满意。
并且，由于SiC与Si相比能够将电流密度提高到大约10倍，因此在同一电流值上，通过用SiC，能够将半导体器件的平面尺寸减少到现有的1/10左右。
以下，就本发明的实施例加以说明。
(第1实施例)
图1(a)、图1(b)为剖面图，示出了本发明的第1实施例所涉及的双向器件。
如该图所示，本实施例的双向器件包括第1开关元件1，和设置在第1开关元件1上的、主面一侧与第1开关元件1的主面一侧相对的第2开关元件2。在该例中，第1开关元件1和第2开关元件2是电气特性彼此相同的纵型MOSFET。另外，在本说明书中，开关元件的主面一侧与衬底的主面一侧一致。
如图1(a)、图1(b)所示，第1开关元件1包括由N型SiC构成的衬底11；在衬底11的主面上外延生长的、由含有氮的SiC构成的厚度为10μm的N型掺杂层12(漏层)；被N型掺杂层12包围的、含有Al的P型阱13；被P型阱13包围的、含有氮的N型源层14；设置在至少两个P型阱13上的、由SiO2构成的栅极绝缘膜16；设置在栅极绝缘膜16上的、由Al构成的栅极电极17；设置在N型源层14上的、由Ni构成的源电极15；和设置在衬底11的背面的、由Ni构成的漏电极18。在本实施例中，能够将漏层的厚度抑制到由Si构成时的1/10左右。
并且，第2开关元件2包括由N型SiC构成的衬底21；在衬底21的主面上外延生长的、由含有氮的SiC构成的厚度为10μm的N型掺杂层22(漏层)；被N型掺杂层22包围的、含有Al的P型阱23；被P型阱23包围的、含有氮的N型源层24；设置在两个P型阱23上的、由SiO2构成的栅极绝缘膜26；设置在栅极绝缘膜26上的、由Al构成的栅极电极27；设置在N型源层24上的、由Ni构成的源电极25；和设置在衬底21的背面上的、由Ni构成的漏电极28。另外，图1也示出了与第2开关元件2邻接的纵型MOSFET，在一张芯片上形成了许多的纵型MOSFET。
并且，例如，N型掺杂层12、22的载流子浓度是2×1017cm-3，P型阱13、23的载流子浓度是1×1016cm-3，N型源层14、24的载流子浓度是1×1018cm-3。
另外，在图1(a)、图1(b)中，虽然示出了第1开关元件1和第2开关元件2的栅极电极彼此之间、源电极彼此之间直接连接着，但实际上在第1开关元件1和第2开关元件2之间设有层间绝缘膜，栅极电极彼此之间、源电极彼此之间通过插塞和导电板用电气的方法相互连接。
本实施例的双向器件能够通过与从所周知的方法相互搭配而作成。
也就是说，预备好衬底11，且在衬底11的主面上用从所周知的方法，使N型掺杂层12外延生长。接着，对N型掺杂层12注人铝离子进行活性化退火处理，形成P型阱13。然后，对P型阱13注人氮离子进行活性化退火处理，形成N型源层14。其次，热氧化衬底11，形成栅极绝缘膜16。之后，在N型源层14上以及衬底11的背面蒸镀Ni，然后，加热衬底11，通过这一系列的处理，在N型源层14以及P型阱13上形成为欧姆电极的源电极15，在衬底11的背面上形成为欧姆电极的漏电极18。其次，在栅极绝缘膜16上蒸镀Al，形成栅极电极17。这样一来，作成了第1开关元件1。
其次，切断形成了第1开关元件1的晶片，制作设置第1开关元件1的芯片。并且，用同样的方法，制作设置第2开关元件2的芯片。
其次，使第2开关元件2和第1开关元件1的各自的主面面对面地贴在一起。另外，在将两个开关元件贴在一起之前，根据需要在第1开关元件1上形成层间绝缘膜和贯穿层间绝缘膜的插塞等。并且，也可以根据需要，将成为外部端子的电极板夹在第1开关元件1和第2开关元件2之间。用以上的方法能够作成本实施例的双向器件。
在本实施例的双向器件中，通过对源电极和栅极电极之间外加控制用的电压，能够控制从第1开关元件1的漏电极18流经第2开关元件2的漏电极28的电流。并且，当外加在漏电极18和漏电极28的电压的极性变化时，反向电流流动。用图1对这样的本发明的双向器件的工作情况进行说明。
首先，如图1(a)所示，当对第1开关元件1的漏电极18外加正电压、对第2开关元件2的漏电极28外加负电压时，在P型阱23和N型掺杂层22之间的PN结上，P侧成为正电压、N侧成为负电压，电流2B从源电极25流人漏电极28。也就是说，PN结变成导通状态。
另一方面，在P型阱13和N型掺杂层12之间的PN结上，外加的电压变成了反向电压，因此PN结变成断开状态，电流不流动。所以，在漏电极18和漏电极28之间电流不流动，外加的电压几乎都变成了外加在第1开关元件1的PN结部分的耗尽层上。
而且，若在该状态下，在源电极15和栅极电极17之间外加使栅极电极17为正的那样的电场，则在第1开关元件1，作为MOSFET的工作状态变成导通状态，电流1A依次流经漏电极18、衬底11、N型掺杂层12、P型阱13、N型源层14、源电极15。由于第2开关元件2已经处于电流2B流经的状态，因此在本实施例的双向器件中，电流1A所流经的路径和电流2B所流经的路径相连接。这里，若增大源电极15和栅极电极17之间的电压，则电流1A变大。另外，在本实施例的双向器件中，栅极电极17和栅极电极27用电气的方法相互连接成为同电位，对源电极15和源电极25也用电气的方法相互连接成为同电位。因此，第2开关元件2和第1开关元件一样作为MOSFET工作且有电流2C流动。也就是说，在给漏电极18加正电压、漏电极28加负电压的情况下，通过对于源电极，对栅极电极外加第1及第2开关元件的阈值电压以上的正电压，则电流变成从漏电极18流向漏电极28。此时，由于电流2C流动，因此因电流2B流动时所产生的电压下降变小，与电流只在PN结流动的元件相比，能够减小导通损失。
相反，在给第1开关元件1的漏电极18加负电压、第2开关元件2的漏电极28加正电压时，如图1(b)所示，若在栅极电极和源极电极之间不加电位差，则外加在漏电极间的电压几乎都成为外加在第2开关元件2的PN结部分的耗尽层。这时，P型阱13和N型掺杂层12之间的PN结成为导通状态，只有电流1B从源电极15流向漏电极18。并且，若将外加在两漏电极的电压保持不变的同时，对栅极电极17、27外加阈值以上的正电压，则作为第2开关元件2的MOSFET的工作状态变成导通状态，电流2A从漏电极28流经N型掺杂层22、P型阱23、N型源层24、再流人源电极25。与此同时，第1开关元件也变成导通状态，电流1C从源电极15流向漏电极18。
这样，本实施例的双向器件即使改变外加在漏电极的电压极性，也能够以很少的电压损失使其工作。并且，使用本实施例的双向器件，由于第1开关元件1和第2开关元件2的电气特征相同，因此即使改变外加电压的极性，也能够按照外加电压的绝对值进行开关工作。所以，本实施例的双向器件能够用交流驱动。故而，若用本实施例的双向器件，由于不需要交流～直流的转换电路，因此能够缩小电路全体的面积。而且，由于层积两个开关元件，因此即使与在同一衬底上设置两个邻接的开关元件相比，也能够使层积两个开关元件的状态下的面积减少到大约1/2。并且，例如在由Si构成的、使用20A(安培)左右的脉冲电流的开关元件中，通常需要5mm×5mm左右的面积的大小，但是在由SiC构成的开关元件中，能够将平面的面积减少到现有的1/10左右。因此，本实施例的双向器件与图7所示的双向器件相比，能够将面积减少到1/20左右。并且，如以后所要说明的，由于SiC与Si相比导热率较高，因此能够抑制因使用脉冲电流的工作而引起的温度上升。所以，能够使双向器件更小型化。因此，本实施例的双向器件用在等离子体显示面板(PDP)的保持电路等中，能够得到令人满意的效果。
另外，本实施例的双向器件之所以能够获得两个开关元件的层积结构，是因为衬底和衬底上的沉积层是由SiC构成的。作为功率电子学的器件，在由Si构成的数kV以上的高电压开关元件中，为了提高耐压性，必须使元件的厚度为数百μm左右。而由于SiC是宽带隙的半导体，因此在以SiC为构成材料时，能够大幅度地减少元件的厚度。作为参考，对于要耐住1kV以上的电压的MOSFET，若由Si层构成的话，所需要的外延生长层(漂移层)的厚度是100μm；而由SiC层构成的话，所需要的外延生长层(漂移层)的厚度是10μm。也就是说，由本实施例的双向器件构成的开关元件的厚度比现有的元件薄，因此既能提高散热性，又能减少导通损失。并且，由于SiC的导热率是Si的导热率的3倍以上，因此在本实施例中所使用的开关元件的散热性变得更好。而且，SiC的耐热性与Si相比非常高。因此，即使在高电压下有大电流流动的情况下，本实施例的双向器件的温度也被抑制在工作可能温度内。所以，本实施例的双向器件能够用在反相器等的功率电子学电路中。
另外，由于除了SiC以外，如果是钻石和氮化钾(GaN)等的宽带隙的半导体的话，能够减少元件的厚度，因此能够用来作为元件的构成材料。因为钻石的导热率比Si的导热率高3倍以上，所以作为SiC的代替材料特别地受欢迎。但是，用现有的技术，用SiC作为构成材料能够制作出更微小的器件。
以上对开关元件为N沟道型的纵型MOSFET的情况进行了说明，但也能够使用P沟道型的纵型MOSFET，制作双向器件。在该状况下，在两个开关元件的漏电极之间外加电压时，电流的流动方向与N沟道型时相反。并且，当对栅极电极外加相对于源电极是负电压或阈值以下的电压时，电流在两漏电极之间流动。
并且，在本实施例的双向器件中，即使将许多纵型MOSFET的单位元件相互并联，也能够使其工作。而且，也可以在邻接的元件之间设置元件分离用绝缘膜。
另外，在本实施例的双向器件中，开关元件是纵型MOSFET，但也可以代替它，用IGBT和双极型晶体管，且也可以用如图1(a)、图1(b)所示的结构中的、不设置栅极绝缘膜的双极型晶体管。并且，即使重叠GTO(Gate turn-off thyristor)，也能够使其作为双向器件发挥作用。
-双向器件的端子结构-
图2(a)为示出了本实施例的双向器件的电极结构的立体概要图，图2(b)为示出了本实施例的双向器件的一个例子的平面概要图。另外，在图2(a)中没有示出层间绝缘膜和插塞。
如该图所示，在开关元件1和开关元件2之间夹着将源电极15及源电极25用电气的方法连接的第1金属板5、和将栅极电极17及栅极电极27用电气的方法连接的第2金属板7。而且，如图2(b)所示，厚度为50μm左右的第1金属板5及第2金属板7从平面看都从开关元件的衬底露出来了。由于有该暴露在外的部分，因此第1金属板5作为源电极用的引线端子作用，第2金属板7作为栅极电极用的引线端子作用。
为了使本发明的双向器件工作，必须在源电极15～栅极电极17之间以及源电极25～栅极电极27之间外加控制电压，因此与外部相连接的引线端子成为必需。所以，在本实施例中，通过采用在开关元件1和开关元件2之间夹人第1金属板5和第2金属板7的结构，能够很容易地形成引线端子。另外，由于能够很有效地放出在各个开关元件产生的热，因此能够抑制双向器件的温度的上升。这种散热效果通过进一步地减少第1金属板5和第2金属板7的厚度而变大。该第1金属板5和第2金属板7的材料以Ni、Al、Mo、Au等为主，若是金属的话，没有特别的限定。
另外，在本实施例的双向器件中，控制电压对由漏电极18、28提供的交流电压绝缘，必须是“漂浮”电压。而且，使第1金属板5和第2金属板7之间彼此不用电气的方法导通。
另外，在图2(a)、图2(b)所示的例中，第1金属板5的露出部分和第2金属板的露出部分分别设在双向器件的两侧，但也可以将其设在从上面看同一侧，也可以设在邻接的边的一侧。
另外，能够用金属板以外的方法形成引线端子。
以下，对适合安装的漏电极的构成例加以说明。
图3为示出了适合安装的本实施例的双向器件的构成例的剖面图。如图所示，也可以将设置第1开关元件1的第1半导体芯片30的漏电极(背面)、和设置第2开关元件2的第2半导体芯片32的漏电极(背面)与由金(Au)等的导电体构成的导电板36贴在一起。此时，由于安装很容易，因此很受欢迎。而且，通过设置导电板36，能够使双向器件的散热性提高。双向器件的放热性通过增加导电板36的厚度、增加热容量，还能得到提高。
要使这样的导电板36贴着双向器件时，例如，可以用如图3所示的固定工具固定，再加热。之后，也可以根据需要进行树脂封装等，并且也可以用焊接直接将该导电板36固定在电路衬底。另外，也能够在固定工具38付在双向器件的状态下进行树脂封装。并且，能够一边用固定工具38固定，一边不加热进行超声波融合等。当导电板36的材料为金时，若充分地实施表面处理，则仅仅使其接触漏电极，就能够使它们沾在一起。
(第2实施例)
作为本发明的第2实施例，对使用了在第1实施例中说明的双向器件的保持电路进行说明。该保持电路是PDP的驱动电路的一部分。
图4为示出了涉及本发明的第2实施例的保持电路的电路图；图5为波形图，示出了图4所示的保持电路的输出电流波形及输出电压波形。
PDP的保持电路是为给PDP的电极提供保持脉冲电压使其发光表示的驱动电路。如图4所示，本实施例的保持电路包括为输出PDP的驱动电压的输出部；都是N沟道型的纵型MOSFET且彼此的源极之间、栅极电极之间相互连接的第1开关元件82以及第2开关元件83；一端与第2开关元件83的漏极相连、另一端与输出部相连的感应(输出)线圈84；与第1开关元件82的漏极相连的电容器85；为一端接地的N沟道型MOSFET的第3开关元件81；一端与第3开关元件81相连的第4开关元件80；控制第1开关元件82及第2开关元件83的工作的第1栅极驱动电路89；控制第3开关元件81的工作的第2栅极驱动电路87和控制第4开关元件80的工作的第3栅极驱动电路86。第1开关元件82及第2开关元件83是在第1实施例中说明的双向器件。并且，连接第3开关元件81和第4开关元件80的布线，与连接感应(输出)线圈84和输出部的布线相连。另外，虽然无图示，但在驱动电路中，保持电路的输出部与面板一侧的电容器的一端相连。
接下来，用图5对本实施例的保持电路的工作情况进行说明。
首先，在t1，若对方的保持电路的输出电压从比0(V)高一点的电压降到0(V)，则输出电流i1a流人第3开关元件81中的二极管部分。此时，“对方”是指面板侧电容器的另一端。
而且，在t1，若在输出电流i1a流动的同时，使第1开关元件82为导通状态，则电容器85的Vsus/2(V)的电压通过第1开关元件82、第2开关元件83提供给A点。因此，A点的电压升高，感应(输出)线圈84和扫描电极所拥有的电容成分开始共振。接着，保持电路的输出电压从0(V)升到比Vsus(V)低一点儿的电压处。此时，输出电流i1b流人第1开关元件82以及第2开关元件83。并且，由于输出电流i1a、i1b的流动，产生因第1开关元件82和第2开关元件83的导通电阻而引起的电力损失。
其次，在t2，若使第4开关元件80为导通状态，则使PDP发光显示的放电电流、和将保持电路的输出电压从比Vsus(V)低一点的电压提高到Vsus(V)的电流复合而成的输出电流i2流人第4开关元件80。而且，保持电路的输出电压被提高到Vsus(V)。此时，产生对第4开关元件80的导通电阻而引起的电力损失。
其次，在t3，若使第4开关元件80、第1开关元件82和第2开关元件83一齐导通，电容器85的Vsus/2(V)电压通过第1开关元件82及第2开关元件83提供给A点。因此，A点的电压下降，感应(输出)线圈84和扫描电极所拥有的电容器成分开始共振。并且，保持电路的输出电压从Vsus(V)降到比0(V)高一点的电压处。此时，输出电流i3流人第1开关元件82及第2开关元件83，产生因第2开关元件83和第1开关元件82的导通电阻而引起的电力损失。
其次，在t4，若使第3开关元件81为导通状态，则将保持电路的输出电压从比0(V)高一点的电压降到0(V)的输出电流i4a流人第3开关元件81。
其次，在t5，继续第3开关元件81的导通状态，使PDP发光显示的放电电流、和将保持电路的输出电压从比0(V)高一点的电压降到0(V)的电流复合而成的输出电流i5流人第3开关元件81。
其次，在t6，继续第3开关元件8 1的导通状态，则因对方的保持电路的输出电压的下降而产生的输出电流i6流人第3开关元件81中的二极管部分。
保持电路通过这样的操作，能够产生为驱动PDP的脉冲电压。
特别是通过在PDP电路的保持电路中使用由第1开关元件82和第2开关元件83构成的本发明的双向器件，能够简化为了耐住为脉冲状的大电流的输出电流i1b、i3，将3个～5个由Si构成的开关元件并联的现有的保持电路。
并且，通过简化保持电路，还能够简化驱动电路。这是由于本发明的双向器件比现有的器件损失小，从而抑制了因脉冲电流而引起的元件的发热，并且由于双向器件由即使变成高温也能够工作的宽带隙构成，因此能够对应不需冷却元件等设备这一情况。而且，本发明的双向器件的开关速度比由Si构成的现有的双向器件快，还降低了开关损失，这些也为简化驱动电路做出了贡献。
另外，在对角线为42英寸级的PDP装置中，所述的保持电路的输出电压为170(Vsus)、一周期为5μsec左右。而且，所述脉冲状的输出电流i1b、i3都为50A左右。
(产业上的利用可能性)
如上所述，由于本发明的半导体器件是低损失且高耐压的、能够比现有的器件面积小的双向器件，因此用在PDP的驱动电路和发电用的电路等要求耐压性高的地方能得到令人满意的效果。

Claims (9)

1.一种半导体器件，其特征在于：
包括第1晶体管和第2晶体管，所述第1晶体管拥有由宽带隙半导体构成且含有第1导电型杂质的第1衬底、设置在所述第1衬底的主面一侧的第1电极、设置在所述第1衬底的背面一侧的第2电极和设置在所述第1衬底的主面一侧的第1控制电极；所述第2晶体管拥有由宽带隙半导体构成且含有第1导电型杂质的第2衬底、设置在所述第2衬底的主面一侧且与所述第1电极用电气的方法相连接的第3电极、设置在所述第2衬底的背面一侧的第4电极和设置在所述第2衬底的主面一侧的第2控制电极，所述第2晶体管与所述第1晶体管电气特性相同，所述第1晶体管和所述第2晶体管相互重叠，使所述第1衬底的主面一侧和所述第2衬底的主面一侧相对。
2.根据权利要求第1项所述的半导体器件，其特征在于：
能够作为双向器件工作，所述第1控制电极以及所述第2控制电极是为了控制从所述第2电极流入所述第4电极的电流或者从所述第4电极流入所述第2电极的电流的电极。
3.根据权利要求第1项所述的半导体器件，其特征在于：
所述第1晶体管和所述第2晶体管都是纵型MISFET，所述第1电极及所述第3电极是源电极，所述第2电极及所述第4电极是漏电极，所述第1控制电极及所述第2控制电极是栅极电极。
4.根据权利要求第1项到第3项中的任意一项所述的半导体器件，其特征在于：
所述第1衬底及所述第2衬底都由碳化硅构成。
5.根据权利要求第1项所述的半导体器件，其特征在于：
还包括：被所述第1晶体管和所述第2晶体管夹着且一部分突出的、与所述第1电极及所述第3电极相连接的第1导电板；和被所述第1晶体管和所述第2晶体管夹着且一部分突出的、与所述第1控制电极及所述第2控制电极相连接且与所述第1导电板用电气的方法隔离的第2导电板。
6.根据权利要求第1项所述的半导体器件，其特征在于：
还包括粘结在所述第1衬底的背面上的第1金属板、和粘结在所述第2衬底的背面的第2金属板。
7.一种保持电路，其特征在于：
能够与等离子体显示面板连接，其包括为输出驱动所述等离子体显示面板的脉冲电压的输出部和连接所述输出部的双向器件，而所述双向器件包括第1晶体管和第2晶体管，所述第1晶体管拥有由宽带隙半导体构成且含有第1导电型杂质的第1衬底、设置在所述第1衬底的主面一侧的第1电极、设置在所述第1衬底的背面一侧的第2电极和设置在所述第1衬底的主面一侧的第1控制电极；所述第2晶体管拥有由宽带隙半导体构成且含有第1导电型杂质的第2衬底、设置在所述第2衬底的主面一侧且与所述第1电极用电气的方法相连接的第3电极、设置在所述第2衬底的背面一侧的第4电极和设置在所述第2衬底的主面一侧的第2控制电极，所述第2晶体管与所述第1晶体管电气特性相同，所述第1晶体管和所述第2晶体管相互重叠，使所述第1衬底的主面一侧和所述第2衬底的主面一侧相对。
8.根据权利要求第7项所述的保持电路，其特征在于：
还包括一端接地且另一端与所述双向器件相连的电容器、设置在所述双向器件和所述输出部之间的感应线圈、设置在第1电源和所述输出部之间的第1开关及设置在为了提供比所述第1电源低的电压的第2电源和所述输出部之间的第2开关。
9.根据权利要求第8项所述的保持电路，其特征在于：
所述第1晶体管和所述第2晶体管都是纵向型MISFET，所述第1电极及所述第3电极是源电极，所述第2电极及所述第4电极是漏电极，所述第1控制电极及所述第2控制电极是栅极电极。
CNB2003101223418A 2002-12-19 2003-12-17 半导体器件及保持电路 Expired - Fee Related CN100403549C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002367848 2002-12-19
JP2002367848 2002-12-19

Publications (2)

Publication Number Publication Date
CN1508883A CN1508883A (zh) 2004-06-30
CN100403549C true CN100403549C (zh) 2008-07-16

Family

ID=32376290

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101223418A Expired - Fee Related CN100403549C (zh) 2002-12-19 2003-12-17 半导体器件及保持电路

Country Status (5)

Country Link
US (2) US6995473B2 (zh)
EP (1) EP1432036B1 (zh)
KR (1) KR100973865B1 (zh)
CN (1) CN100403549C (zh)
DE (1) DE60331887D1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005054872B4 (de) * 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102006031405B4 (de) 2006-07-05 2019-10-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4600576B2 (ja) * 2008-05-08 2010-12-15 株式会社デンソー 半導体装置およびその製造方法
EP2432005A4 (en) * 2009-05-11 2015-05-27 Dowa Electronics Materials Co EPITACTICAL SUBSTRATE FOR ELECTRONIC EQUIPMENT AND METHOD FOR THE PRODUCTION THEREOF
US20110134607A1 (en) * 2009-12-07 2011-06-09 Schnetker Ted R Solid state switch arrangement
EP2482315B1 (en) * 2010-10-29 2015-08-12 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element
JP5568645B2 (ja) * 2010-12-01 2014-08-06 株式会社安川電機 電力変換装置
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP5932269B2 (ja) * 2011-09-08 2016-06-08 株式会社東芝 パワー半導体モジュール及びパワー半導体モジュールの駆動方法
US8746174B2 (en) * 2012-06-26 2014-06-10 Mitsubishi Electric Corporation Discharge surface treatment apparatus and discharge surface treatment method
WO2014184988A1 (ja) * 2013-05-16 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
DE102014221124A1 (de) * 2014-10-17 2016-04-21 Robert Bosch Gmbh Modul mit zwei Leistungshalbleitern
JP6005204B1 (ja) * 2015-03-30 2016-10-12 日本写真印刷株式会社 薄膜トランジスタの製造方法、および薄膜トランジスタ
JP6356718B2 (ja) * 2016-03-14 2018-07-11 株式会社東芝 半導体装置
DE102016122963B4 (de) 2016-11-29 2021-06-24 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem bidirektionalen Schalter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284204A (zh) * 1997-11-28 2001-02-14 英国国防部 场效应晶体管
CN1286806A (zh) * 1997-06-23 2001-03-07 小詹姆斯·艾伯特·库珀 宽带隙半导体中的功率器件
WO2001088995A1 (en) * 2000-05-19 2001-11-22 Qinetiq Limited Charge carrier extracting transistor
US20020006058A1 (en) * 1999-12-16 2002-01-17 Kentaro Nakajima Magnetic memory device
WO2002015293A2 (de) * 2000-08-18 2002-02-21 Siemens Aktiengesellschaft Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen
US20020043708A1 (en) * 1998-11-30 2002-04-18 Hirotaka Muto Semiconductor module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107554A (ja) * 1982-12-13 1984-06-21 Hitachi Ltd 半導体モジユ−ル
WO1995009438A1 (en) * 1993-09-30 1995-04-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6393183B1 (en) * 1998-08-13 2002-05-21 Eugene Robert Worley Opto-coupler device for packaging optically coupled integrated circuits
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286806A (zh) * 1997-06-23 2001-03-07 小詹姆斯·艾伯特·库珀 宽带隙半导体中的功率器件
CN1284204A (zh) * 1997-11-28 2001-02-14 英国国防部 场效应晶体管
US20020043708A1 (en) * 1998-11-30 2002-04-18 Hirotaka Muto Semiconductor module
US20020006058A1 (en) * 1999-12-16 2002-01-17 Kentaro Nakajima Magnetic memory device
WO2001088995A1 (en) * 2000-05-19 2001-11-22 Qinetiq Limited Charge carrier extracting transistor
WO2002015293A2 (de) * 2000-08-18 2002-02-21 Siemens Aktiengesellschaft Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen

Also Published As

Publication number Publication date
KR100973865B1 (ko) 2010-08-03
US20040124474A1 (en) 2004-07-01
US6995473B2 (en) 2006-02-07
US20060071246A1 (en) 2006-04-06
US7521786B2 (en) 2009-04-21
EP1432036B1 (en) 2010-03-31
CN1508883A (zh) 2004-06-30
DE60331887D1 (de) 2010-05-12
KR20040054581A (ko) 2004-06-25
EP1432036A2 (en) 2004-06-23
EP1432036A3 (en) 2009-03-18

Similar Documents

Publication Publication Date Title
US7521786B2 (en) Sustaining circuit with bi-directional device
US11171229B2 (en) Low switching loss high performance power module
US7436031B2 (en) Device for implementing an inverter having a reduced size
KR101755769B1 (ko) 양면 냉각 파워 모듈 및 이의 제조 방법
JP4594477B2 (ja) 電力半導体モジュール
CN105743477B (zh) 桥接电路
US9087829B2 (en) Semiconductor arrangement
CN103782380A (zh) 半导体模块
US9275966B2 (en) Semiconductor device apparatus and assembly with opposite die orientations
CN102714217B (zh) 半导体装置及使用半导体装置的电力转换装置
CN102569361A (zh) 管芯封装
US20220149752A1 (en) Half-bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
US11973132B2 (en) Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region
EP3832711B1 (en) High performance power module
JP3776103B2 (ja) 半導体装置及びサステイン回路
CN106663658A (zh) 半导体集成电路
El Khadiry et al. Multi-switch Si-chip structures and on-substrate packaging techniques for improving the electrical performance of power modules
CN112786696A (zh) 半导体装置
US11742267B2 (en) Power electronics assembly having flipped chip transistors
US20240105468A1 (en) Power module for operating an electric vehicle drive having optimized cooling and contacting
US20230170292A1 (en) Semiconductor device
Lale et al. Monolithic Complementary Multi-terminal RC-IGBT Chips for Compact Multi-phase Power Converter
JP2023183015A (ja) 半導体装置および電力変換装置
KR20230095546A (ko) 전력반도체모듈 및 그 제조방법
Graovac et al. Power semiconductor solutions for hybrid-electric and electric vehicles

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080716

Termination date: 20201217