CN102569361A - 管芯封装 - Google Patents

管芯封装 Download PDF

Info

Publication number
CN102569361A
CN102569361A CN2011104348960A CN201110434896A CN102569361A CN 102569361 A CN102569361 A CN 102569361A CN 2011104348960 A CN2011104348960 A CN 2011104348960A CN 201110434896 A CN201110434896 A CN 201110434896A CN 102569361 A CN102569361 A CN 102569361A
Authority
CN
China
Prior art keywords
switch element
die package
mosfet
tube core
current flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104348960A
Other languages
English (en)
Other versions
CN102569361B (zh
Inventor
S.马凯纳
A.梅泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102569361A publication Critical patent/CN102569361A/zh
Application granted granted Critical
Publication of CN102569361B publication Critical patent/CN102569361B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

根据一个实施例，提供了一种管芯封装，其包括：具有第一多个开关元件的第一管芯结构，其中第一多个开关元件的受控电流输入端子被公共接触区电耦合，并且其中第一多个开关元件的受控电流输出端子被相互电绝缘；具有第二多个开关元件的第二管芯结构，其中第二多个开关元件的受控电流输出端子被公共接触区电耦合，并且其中第二多个开关元件的受控电流输入端子被相互电绝缘；以及其中对于第一多个开关元件中的每一个而言，开关元件的输出端子被与第二多个开关元件中的至少一个开关元件的输入端子耦合。

Description

管芯封装
技术领域
实施例一般地涉及管芯封装。
背景技术
在用于某些应用的大量电路中可以使用桥式电路和类似电路。期望的是具有用于提供此类电路的稳健且成本高效的解决方案。
附图说明
在附图中，同样的参考字符遍及不同的视图指代相同的部分。附图不一定按比例，而是一般着重于图解本发明的原理。在以下描述中，参考以下附图来描述各种实施例，在附图中：
图1示出根据实施例的管芯封装。
图2示出根据实施例的电路布置。
图3示出根据实施例的管芯封装。
图4示出管芯结构的横截面。
图5示出管芯结构的横截面。
图6示出管芯结构的横截面。
图7示出根据实施例的管芯封装。
图8示出根据实施例的管芯封装。
图9示出根据实施例的管芯封装。
图10示出根据实施例的管芯封装。
图11示出根据实施例的管芯封装。
具体实施方式
以下详细描述参考附图，所述附图通过图解的方式示出其中可以实施本发明的特定细节和实施例。足够详细地描述了这些实施例以使得本领域的技术人员能够实施本发明。在不脱离本发明的范围的情况下，可以利用其它实施例并且可以进行结构、逻辑和电气改变。各种实施例不一定是互斥的，因为某些实施例可以与一个或多个其它实施例组合以形成新的实施例。
根据一个实施例，如图1所示的那样提供管芯封装。
图1示出根据实施例的管芯封装100。
管芯封装100包括具有第一多个开关元件102的第一管芯结构101，其中每个开关元件102具有受控电流输入端子103和受控电流输出端子104，并且所述第一多个开关元件的受控电流输入端子103被第一管芯结构101的公共第一接触区105电耦合，并且其中第一多个开关元件102的受控电流输出端子104被相互电绝缘。
管芯封装100还包括第二管芯结构111，该第二管芯结构111包括第二多个开关元件112，其中每个开关元件112具有受控电流输入端子113和受控电流输出端子114，并且所述第二多个开关元件的受控电流输出端子114被第二管芯结构111的公共第二接触区115电耦合，并且其中第二多个开关元件112的受控电流输入端子113被相互电绝缘。
对于第一多个开关元件102中的每一个而言，开关元件的受控电流输出端子104被与第二多个开关元件112中的至少一个开关元件的受控电流输入端子113电耦合。
在一个实施例中，换言之，在单个封装内提供第一管芯结构和第二管芯结构，其中每个管芯结构包括多个开关元件并且在一个管芯结构中开关元件的布置关于另一管芯结构是相反的。例如，虽然管芯结构之一中的开关元件的输入端在芯片或管芯的底侧（即，例如在被附着于引线框架的一侧），但是另一管芯结构的开关元件的输入端在芯片的顶侧（即，例如在与被附着于引线框架的一侧相对的芯片侧）。
管芯封装100可以例如在单个封装（即单个芯片外壳）中实现具有多个半桥式电路的桥式电路（例如，2、3、...相桥），例如借助于两个单片公共源极/公共漏极MOSFET前端技术来实现。
根据一个实施例，第一多个开关元件的开关元件数目等于第二多个开关元件的开关元件数目，并且针对第一多个开关元件中的每一个，将开关元件的受控电流输出端子与第二多个开关元件中的正好一个开关元件的受控电流输入端子电耦合。例如，第一多个开关元件的开关元件数目和第二多个开关元件的开关元件数目是两个或三个。
在一个实施例中，第一管芯结构包括第一管芯底座（paddle）、第一管芯和第一互连且第二管芯结构包括第二管芯底座、第二管芯和第二互连。第一管芯底座例如实现公共第一接触区。第一管芯例如包括掺杂区以实现第一多个开关元件（例如漏极区、源极区）。第二管芯例如包括掺杂区以实现第二多个开关元件（例如漏极区、源极区）。第二管芯底座例如实现公共第二接触区。第一互连和/或第二互连例如实现第一多个开关元件的受控电流输出端子与第二多个开关元件的受控电流输入端子的电耦合。
第一多个开关元件和第二多个开关元件中的开关元件是例如半导体开关元件。
第一多个开关元件和第二多个开关元件中的开关元件可以例如是功率半导体开关元件。
在一个实施例中，第一多个开关元件和第二多个开关元件中的开关元件是场效应开关元件，其中针对每个开关元件，由场效应来控制开关元件的受控电流输入端子与受控电流输出端子之间的电流流动。例如，第一多个开关元件和第二多个开关元件中的每个开关元件包括用于控制开关元件的受控电流输入端子与受控电流输出端子之间的电流流动的控制输入端。
第一多个开关元件和第二多个开关元件中的开关元件可以例如是场效应晶体管（诸如MOSFET）或IGBT。
在一个实施例中，第一多个开关元件和第二多个开关元件中的开关元件是场效应晶体管且受控电流输入端子是漏极端子。
在一个实施例中，第一多个开关元件和第二多个开关元件中的开关元件是场效应晶体管且受控电流输出端子是源极端子。
第一多个开关元件和第二多个开关元件中的开关元件例如被连接（例如在管芯封装100内）以形成桥式电路。
管芯封装100还可以包括被连接到公共第一接触区的输入端子。管芯封装100还可以包括被连接到公共第二接触区的输出端子。
在一个实施例中，管芯封装100还包括至少一个温度感测电路和至少一个温度感测端子用于输出指示第一多个开关元件和第二多个开关元件中的至少一个开关元件的温度的信号。
公共第一接触区例如与公共第二接触区电隔离。
管芯封装100例如还包括第一引线框架和第二引线框架，其中第一管芯结构被附着于第一引线框架且第二管芯结构被附着于第二引线框架。
在一个实施例中，第一管芯结构借助于公共第一接触区被附着于第一引线框架且第二管芯结构借助于公共第二接触区被附着于第二引线框架。第一引线框架和第二引线框架例如在管芯封装内被相互电隔离。
在一个实施例中，提供了包括管芯封装100、电源和负载的管芯布置，其中公共第一接触区被连接到电源（用于到管芯封装100的功率输入），公共第二接触区被连接到接地电位且第一多个开关元件的受控电流输出端子被连接到负载。例如，负载是电动机。
换言之，上文参考图1所描述的管芯封装100可以例如被用作用于电动机的控制芯片。这在图2中图解。
图2示出根据实施例的电路布置200。
电路布置200包括管芯封装201、电源电路202和电动机203。
管芯封装201例如对应于图1所示的管芯封装100，其中第一MOSFET（金属氧化物半导体场效应晶体管）204、第二MOSFET 205和第三MOSFET 206对应于第一多个开关元件102且第四MOSFET 207、第五MOSFET 208和第六MOSFET 209对应于第二多个开关元件112。应注意的是在本示例中，MOSFET 204-209中的每一个被示为与其寄生二极管并联。
第一MOSFET 204、第二MOSFET 205和第三MOSFET 206包括公共漏极端子210，可以看到其对应于第一MOSFET 204、第二MOSFET 205和第三MOSFET 206的受控电流输入端子（即漏极）的公共接触区。
第一MOSFET 204、第二MOSFET 205和第三MOSFET 206还包括单独的源极端子211，可以看到其对应于第一MOSFET 204、第二MOSFET 205和第三MOSFET 206的受控电流输出端子（即源极）。可以将源极端子211是“单独的”源极端子理解为源极端子211至少在管芯封装201内被相互隔离。
第四MOSFET 207、第五MOSFET 208和第六MOSFET 209包括公共源极端子212，可以看到其对应于第四MOSFET 207、第五MOSFET 208和第六MOSFET 209的受控电流输出端子（即源极）的公共接触区。
第四MOSFET 207、第五MOSFET 208和第六MOSFET 209还包括单独的漏极端子213，可以看到其对应于第四MOSFET 207、第五MOSFET 208和第六MOSFET 209的受控电流输入端子（即漏极）。可以将漏极端子213是“单独的”漏极端子理解为漏极端子211至少在管芯封装201内被相互隔离。
第一MOSEFT 204的源极端子211与第四MOSFET 207的漏极端子213且与电动机203的第一输入端214相连接。第二MOSFET 205的源极端子211与第五MOSFET 208的漏极端子213且与电动机203的第二输入端215相连接。第三MOSFET 206的源极端子211与第六MOSFET 209的漏极端子213且与电动机203的第三输入端216相连接。
经由各（单独的）栅极端子220来控制MOSFET 204至209。可以例如将栅极端子220连接到控制电路（未示出）。例如，可以将栅极端子220连接到管芯封装的控制输入端子（未示出），它们可以经由该控制输入端子而连接到控制电路。
电源202例如经由反向电池保护电路218向第一MOSFET 204、第二MOSFET 205和第三MOSFET 206的公共漏极端子210供应电池217的功率。因此可以将第一MOSFET 204、第二MOSFET 205和第三MOSFET 206视为电路布置200的高侧MOSFET。
第四MOSFET 207、第五MOSFET 208和第六MOSFET 209的公共源极端子212被连接到接地端子219。因此可以将第四MOSFET 207、第五MOSFET 208和第六MOSFET 209视为电路布置200的低侧MOSFET。
可以看到管芯封装201的电路形成桥式电路。可以看到第一MOSFET 204和第四MOSFET 207形成半桥。类似地，可以看到第二MOSFET 205和第五MOSFET 208形成半桥且可以看到第三MOSFET 206和第六MOSFET 209形成半桥。
在本示例中，电动机203是三相电动机，即具有三相输入端214、215、216的电动机。
在一个实施例中，管芯封装201的电路实现用于二相电动机的电动机控制电路。例如，在这种情况下，管芯封装201可以仅包括第一MOSFET 204、第二MOSFET 205、第四MOSFET 207和第五MOSFET 208。
MOSFET 204至209例如是功率MOSFET。应注意的是在其它实施例中，MOSFET 204至209可以是其它类型的场效应晶体管或其它半导体开关元件（例如半导体功率开关元件）比如例如IGBT（绝缘栅双极晶体管）。
还可以使用单独的MOSFET来实现诸如由管芯封装201实现的一个电动机控制电路之类的电动机控制电路，即每个MOSFET具有其自己的外壳、封装、引线框架和/或芯片。例如，可以使用六个单MOSFET封装（即每个封装具有单个MOSFET的封装）来实现用于三相电动机的控制电路，并且可以使用四个单MOSFET封装来实现用于二相电动机的控制电路。与诸如使用六个或者四个单MOSFET封装的多封装解决方案相反，可以将管芯封装201视为用于实现此类电动机控制电路的单封装解决方案。应注意的是，可以使用多封装解决方案来实现低侧MOSFET的漏极端子的相互隔离，例如以具有每个被约束到引线框架使得引线框架被相互隔离的漏极端子。
替换地，可以使用模块解决方案，然而这可能导致高成本和高组装努力。
可以看到管芯封装201允许在单个封装内实现三相桥式电路（或者还为例如如上所述的二相桥式电路）。这可以例如通过使用公共源极技术（例如公共源极MOSFET前端技术）来实现。在一个实施例中，可以将公共源极技术用于在仅包括两个管芯底座的单个封装中实现多个半桥。这导致复杂性的降低，这可以允许与基于单元件封装（例如单MOSFET封装）或模块的解决方案相比以降低的成本来提供用于电动机控制电路的解决方案。
下面描述用于基于公共源极技术来实现管芯封装201的示例。
图3示出根据实施例的管芯封装300。
管芯封装300包括第一管芯结构301和第二管芯结构302（在本示例中为第二管芯底座302）。
第一管芯结构301包括第一管芯底座310。第一管芯312被放置在第一管芯底座310的顶部上。第二管芯结构302包括第二管芯底座311。第二管芯313被放置在第二管芯底座311的顶部上。第一管芯底座310和第二管芯底座311每个例如是引线框架的一部分。
在一个实施例中，作为使用引线框架和管芯底座310、311的替换，还可以借助于“芯片嵌入”来实现管芯封装，其中用以光刻方式图案化的导电路径来实现电连接和接点。
在本实施例中，第一管芯结构301以公共漏极技术（例如NMOS技术）实现三个MOSFET，并且第二管芯结构302以公共源极技术（例如PMOS技术）实现三个MOSFET。在另一实施例中，第一管芯结构301以公共源极技术（例如以PMOS技术）实现三个MOSFET，并且第二管芯结构302以公共漏极技术（例如以NMOS技术）实现三个MOSFET。
第一管芯结构301的公共漏极端子303（在图3的视图中位于第一管芯结构301的底部处）对应于图2中的公共漏极端子210且第二管芯结构302的公共源极端子304（在图3的视图中位于第二管芯结构302的底部处）对应于图2中的公共源极端子212。
第一管芯结构301的MOSEET的源极端子（对应于图2中的单独源极端子211）例如借助于带（ribbon）305或替换地用导线或夹子而被电连接到第二管芯结构302的MOSFET的漏极端子（对应于图2中的单独漏极端子213）。
可以借助于例如焊接或胶合将第一管芯结构301的公共漏极端子303附着（管芯附着）于第一管芯结构301的引线框架。类似地，可以将第二管芯结构302的公共源极端子304附着于第二管芯结构302的引线框架。第一管芯结构301的引线框架和第二管芯结构302的引线框架在本实施例中是单独的引线框架。例如，第一管芯结构301的引线框架和第二管芯结构302的引线框架在管芯封装300内被电隔离。
在本示例中，第一管芯结构301和第二管芯结构302的MOSFET的栅极端子被连接到管芯封装300的高侧控制输入端子306和低侧控制输入端子307。可以例如使用接合引线、与源极区和漏极区隔离的掩埋互连路径等将MOSFET的栅极端子连接到高侧控制输入端子306和低侧控制输入端子307。
在本示例中可以用带305将在图2的管芯布置200中可以被连接到电动机203的各输入端214、215、216的管芯封装300的高侧端子308和低侧端子309连接到高侧MOSFET（即第一管芯结构301的MOSFET）的各源极端子和低侧MOSFET（即第一管芯结构301的MOSFET）的各漏极端子。可以将用于将高侧端子308连接到高侧MOSFET的源极端子且将低侧端子连接到低侧MOSFET的漏极端子的连接（例如金属路径）与用于将高侧控制输入端子306与高侧MOSFET的栅极端子相连接且将低侧控制输入端子307与低侧MOSFET的栅极端子相连接的连接（例如金属路径）相互隔离和分离以便避免短路。这在管脚FMEA（故障模式影响分析）方面可能是有利的。
在一个实施例中，管芯封装300可以包括电流传感器和/或温度传感器。
下面参考图4来解释使用公共漏极技术来实现第一管芯结构301。
图4示出管芯结构400的横截面。
可以看到管芯结构300的横截面对应于沿着轴A-A'的图3的第一管芯结构301的截面。
管芯结构400包括对应于图3的第一管芯结构301的MOSFET的三个MOSFET 410。每个MOSFET 410包括被氧化层408与半导体衬底绝缘的沟槽栅极407和源极端子411。管芯结构400包括MOSFET 410的公共漏极端子402。栅极407向下延伸通过p型层405至n型层404中，该n型层404被设置在N+漏极区403之上。源极区409在衬底的上表面处毗邻栅极407。当MOSFET 410之一被接通时，电流从MOSFET 410的源极端子411垂直地流入MOSFET 410的源极区409中，向下通过与MOSFET 410的栅极407相邻地形成的沟道区，跨越MOSFET 410的延伸的漏极区404和漏极区403，至MOSEFT 410的公共漏极电极402。
下面参考图5来解释根据一个实施例使用公共源极技术来实现第二管芯结构303。
图5示出管芯结构500的横截面。
可以看到管芯结构500的横截面对应于沿着轴B-B'的图3的第二管芯结构302的截面。
管芯结构500包括对应于图3的第二管芯结构302的MOSFET的三个MOSFET 510。管芯结构500包括具有第一表面501且具有与第一表面501相对的第二表面502的半导体主体。
半导体主体可以包括任何适当的半导体材料，诸如硅（Si）、碳化硅（SIC）、砷化镓（GaAs）或氮化镓（GaN）。
对于每个MOSFET 510而言，半导体主体包括第一导电类型的漂移区513以及布置在漂移区513与第二表面502之间的源极区511和主体区512。
源极区511是第一导电类型的且主体区512是第二导电类型的并被布置在源极区511与漂移区513之间。漏极区514被布置在漂移区513与第一表面501之间。源极区511和主体区512被比漂移区513更高度地掺杂，并且漏极区514被比漂移区513更高度地掺杂。漂移区513的掺杂浓度例如在1015 cm-3和1017 cm-3之间的范围内，主体区512的掺杂浓度例如在1016 cm-3和1018 cm-3之间的范围内，源极区511的掺杂浓度例如在1019 cm-3和1021 cm-3之间的范围内，并且漏极区514的掺杂浓度例如在1019 cm-3和1021 cm-3之间的范围内。
漏极区514是与漂移区13相同的导电类型，但是被更高度地掺杂。
在本示例中，MOSFET 510是N沟道MOSFET。因此，漂移区513和源极区511被n掺杂，而主体区512被p掺杂。
在其中使用PMOS公共源极技术的一个实施例中，漂移区513和源极区511可以被p掺杂，而主体区512可以被n掺杂。
每个MOSFET 510还包括栅极电极515。栅极电极515被实现为沟槽电极，其被布置在从第一表面501延伸至半导体主体520中的沟槽中。栅极电极515被与主体区512相邻地布置，并且沿着半导体主体500的垂直方向从漂移区513延伸通过主体区512至源极区511。
栅极电极515被栅极电介质516与主体区512和源极区511和漂移区513介电绝缘。栅极电极515可以包括任何适当的栅极电极材料，比如掺杂多晶半导体材料诸如多晶硅或金属。
栅极电介质516可以包括任何适当的栅极电介质材料，比如氧化物诸如氧化硅（SiO2）、氮化物或高k电介质。
MOSFET 510具有电接触MOSFET 510的源极区511的公共源极端子541。源极端子541被布置在第二表面501下面，被栅极绝缘层531与栅极电极515电绝缘，并且可以被附着于管芯底座500的引线框架。
对于每个MOSFET 510而言，被电连接到栅极电极515的栅极连接电极521延伸通过漂移区513和漏极区514至第一表面501，并被电介质层522与这些半导体区513、514介电绝缘。电介质层522可以由比如栅极电介质516的相同材料制成，但是还可以由不同的电介质材料制成。根据一个实施例，栅极连接电极521的电介质层522比栅极电介质516厚，即栅极连接电极521与其周围半导体区之间的距离大于栅极电极515与主体区512之间的距离。
每个MOSFET 510包括电接触漏极区514的漏极端子542。可以将栅极电极515电连接到栅极接触电极（未示出），其形成MOSFET 510的栅极端子，该栅极端子例如被布置在管芯结构50的第一表面501上，例如对应于低侧控制输入端子307之一。可以经由栅极连接电极521且例如经由垂直于图5的横截面的金属路径将栅极电极515电连接到栅极端子。
下面参考图6来解释根据一个实施例的第二管芯结构303的另一实现。
图6示出管芯结构600的横截面。
可以看到图6的横截面是沿着图3中的B-B'的横截面，但是仅示出对应于一个MOSFET的部分。可以类似地实现第二管芯结构303的其它MOSFET，并且可以连接源极端子，例如通过将它们附着于公共引线框架来连接。
管芯结构600包括具有栅极623（包括例如多晶硅）的MOSFET以及使栅极623与底层半导体区绝缘的栅极绝缘层624。栅极绝缘层624可以包括普通二氧化硅或另一适当的电介质绝缘材料。在一个实施例中，栅极623包括形成有硅化物顶层以减少栅极电阻的多晶硅。栅极623可以例如为约1微米长且绝缘层624可以例如为约300-500埃厚。
管芯结构600的MOSFET还包括源极区617和漏极区616。这两个区616、617在本示例中都是用砷高度掺杂的（N+），并且例如被形成至约0.3微米的深度。延伸的漏极区615与漏极区616相连接。为了实现约10-20V的击穿电压，可以例如将延伸的漏极区制造为约1.0微米长且0.3-0.5微米厚。
管芯结构600包括P型区614，其被示为形成在P型半导体（例如外延）层612中从而将延伸的漏极区615与源极区617分离。区614防止源极与漏极之间的穿通。P型区614还控制晶体管的阈值电压并防止寄生NPN双极晶体管导通。举例来说，可以通过注入硼杂质的扩散来形成P型区614。
栅极623可以与N+源极区617和延伸的漏极区615略微重叠以在MOSFET的沟道区中提供连续导电。与区614的重叠还使得能够实现器件的更高击穿电压。然而，对于操作而言并不要求层614、615之间的重叠。MOSFET的沟道区在一端处由N+源极区617来限定且在另一端处由N型延伸的漏极区615来限定。在区614和612的P型区614中沿着晶片表面形成电子的沟道，如果当通过向栅极施加足够的电压来使MOSFET导通时，不存在正好在栅极623下面的区614、615的重叠的话。例如使得栅极绝缘层624的厚度足够大（例如300-500埃）以避免高栅极电容。
可以在P+衬底611的顶部上形成外延层612。为了在器件结构中实现期望的击穿电压，层612中的电荷可以被平衡并针对高BVD（击穿电压）和低Rds(on)（导通电阻）进行优化。可以将外延层例如掺杂至约1016 cm-3浓度，并且可以将其制造为约3微米厚。
可以将衬底区611高度掺杂以提供用于导通状态下的电流的低电阻路径。举例来说，衬底611可以形成有约0.01-0.003ohm cm的电阻率，具有约250微米的厚度。沿着管芯结构600的底部（例如在晶片底部处）形成源极电极622（源极端子）并将其电连接到P+衬底611。
以这种方式进行的管芯结构600的底表面的金属化促进与封装电极的将来连接，例如附着于引线框架。在一个实施例中，顶部和底部金属化层621、622分别包括每个为亚微米厚度的Ti、Ni和Ag的层。在另一实施例中，顶层621是铝或铝合金。
可以将导电区618设置在晶片的顶表面处以使源极区617与P+区619电短路或连接。导电区618可以包括足以用于此目的的多种金属、合金、掺杂半导体材料、硅化物等中的任何一种。例如可以由硼的扩散形成的区619从表面向下延伸至P+衬底611以提供N+源极区617与源极电极622之间的低导电路径。此连接促进沿着晶片的底表面到源极金属化的高电流流动。
覆盖晶片的顶表面的是中间层电介质620，其可以包括二氧化硅。电介质620使栅极623与漏极金属化层621电绝缘，该漏极金属化层621覆盖在晶体管之上的晶片的整个表面面积并接触N+漏极区616（除了栅极接点的小区之外）。
在导通状态下，向栅极623施加足够的电压（例如用垂直于图6的图片平面的金属路径进行连接），使得沿着P主体区614的表面形成电子沟道。这提供用于电子电流从源极电极622、N+源极区617、通过在P主体区614中形成的沟道区、向下通过N型漂移区615、通过N+漏极616并流入金属漏极电极621中的路径。
在图7中示出根据一个实施例的图3的管芯封装300的另一视图。
图7示出根据实施例的管芯封装700。
在一个实施例中，管芯封装700对应于图3的管芯封装300。可以将在图7中给出的视图视为图3的管芯封装300的底视图。
管芯封装700包括与图3的管芯封装300的公共漏极端子303相对应的漏极端子701和与图3的管芯封装300的公共源极端子304相对应的源极端子702。管芯封装700还包括与图3的管芯封装300的高侧端子308相对应的高侧端子703和与图3的管芯封装300的低侧端子309相对应的低侧端子704。
另外，管心封装700包括与图3的管芯封装300的高侧控制输入端子306相对应的高侧控制输入端子705和与图3的管芯封装300的低侧控制输入端子307相对应的低侧控制输入端子706。
应注意的是在本示例中，高侧控制输入端子705和低侧控制输入端子706被布置在管芯封装700的两侧，而管芯封装300的高侧控制输入端子306和低侧控制输入端子307被布置在管芯封装300的仅一侧，如图3所示。
还可以关于图3的管芯封装300将高侧控制输入端子和低侧控制输入端子布置在管芯封装的另一侧。
这在图8中图解。
图8示出根据实施例的管芯封装800。
类似于图3的管芯封装300，管芯封装800包括第一管芯结构801、第二管芯结构802、公共漏极端子803、公共源极端子804、高侧端子808和低侧端子809。
在本示例中，与图3的管芯封装300相比，高侧控制输入端子806和低侧控制输入端子807被布置在管芯封装800的另一侧。
在一个实施例中，管芯封装300包括允许监视管芯封装300的MOSFET的温度的温度传感器端子。这在图9中图解。
图9示出根据实施例的管芯封装900。
类似于图3的管芯封装300，管芯封装900包括第一管芯结构901、第二管芯结构902、公共漏极端子903、公共源极端子904、高侧端子908、低侧端子909、高侧控制输入端子906和低侧控制输入端子907。
另外，管芯封装900包括高侧温度感测端子910和低侧温度感测端子911。管芯封装900还可以包括多个高侧温度感测端子910和/或多个低侧温度感测端子911，例如分别用于管芯封装900的每个MOSFET的一个高侧温度感测端子910或一个低侧温度感测端子911。经由温度感测端子910、911，可以例如借助于分别与高侧或低侧的MOSFET热耦合的温度传感器来控制管芯封装900的MOSFET的温度。
虽然图3的管芯封装300实现了三个半桥（例如用于控制三相电动机），但是在一个实施例中提供了实现不同数目的半桥（例如两个半桥，例如用于控制二相电动机）的管芯封装。这在图10中图解。
图10示出根据实施例的管芯封装1000。
类似于图3的管芯封装300，管芯封装1000包括第一管芯结构1001、第二管芯结构1002、公共漏极端子1003、公共源极端子1004、高侧端子1008、低侧端子1009、高侧控制输入端子1006和低侧控制输入端子1007。
与图3的管芯封装300相反，管芯封装1000仅实现两个高侧MOSFET和两个低侧MOSFET。相应地，管芯封装1000仅包括两个高侧端子1008、两个低侧端子1009、两个高侧控制输入端子1006和两个低侧控制输入端子1007。
在图11中图解其中高侧MOSFET是p沟道MOSFET的管芯封装。
图11示出根据实施例的管芯封装1100。
类似于图2所示的管芯封装201，管芯封装1100包括第一MOSFET 1104、第二MOSFET 1105、第三MOSFET 1106、第四MOSFET 1107、第五MOSFET 1108和第六MOSFET 1109。
与图1所示的管芯封装201相反，在本示例中第一MOSFET 1104、第二MOSFET 1105和第三MOSFET 1106是p沟道MOSFET。
第一MOSFET 1104、第二MOSFET 1105和第三MOSFET 1106包括公共源极端子1110。
第一MOSFET 1104、第二MOSFET 1105和第三MOSFET 1106还包括单独的漏极端子1111。
如在图2所示的管芯封装201中，第四MOSFET 1107、第五MOSFET 1108和第六MOSFET 1109是N沟道MOSFET且包括公共源极端子1112。
第四MOSFET 1107、第五MOSFET 1108和第六MOSFET 1109还包括单独的漏极端子1113。
第一MOSFET 1104的漏极端子1111与第四MOSFET 1107的漏极端子1113相连接。第二MOSFET 1105的漏极端子1111与第五MOSFET 1108的漏极端子1113相连接。第三MOSFET 1106的漏极端子1111与第六MOSFET 1109的漏极端子1113相连接。
经由各栅极端子1120来控制MOSFET 1104至1109。
可以例如如图3所示的那样实现管芯封装1100，除了如下之外：在高侧，管芯底座303在这种情况下将实现第一MOSFET 1104、第二MOSFET 1105和第三MOSFET 1106的公共源极端子，并且在第一管芯312的顶部，第一MOSFET 1104、第二MOSFET 1105和第三MOSFET 1106的漏极区在这种情况下将被带305（而不是源极区）接触。
虽然已参考特定实施例特别地示出并描述了本发明，但是本领域的技术人员应理解的是在不脱离由随附权利要求定义的本发明的精神和范围的情况下可以对其进行形式和细节方面的各种改变。因此，由随附权利要求来指示本发明的范围，并且因此意图涵盖在权利要求等价物的意义和范围内的所有改变。

Claims (21)

1.一种管芯封装，包括
第一管芯结构，包括第一多个开关元件，其中每个开关元件具有受控电流输入端子和受控电流输出端子，并且第一多个开关元件的受控电流输入端子被第一管芯结构的公共第一接触区电耦合，并且其中第一多个开关元件的受控电流输出端子被相互电绝缘；
第二管芯结构，包括第二多个开关元件，其中每个开关元件具有受控电流输入端子和受控电流输出端子，并且第二多个开关元件的受控电流输出端子被第二管芯结构的公共第二接触区电耦合，并且其中第二多个开关元件的受控电流输入端子被相互电绝缘；
以及其中对于第一多个开关元件中的每一个而言，开关元件的受控电流输出端子被与第二多个开关元件中的至少一个开关元件的受控电流输入端子电耦合。
2.根据权利要求1所述的管芯封装，其中第一多个开关元件的开关元件数目等于第二多个开关元件的开关元件数目，并且针对第一多个开关元件中的每一个，开关元件的受控电流输出端子被与第二多个开关元件中的正好一个开关元件的受控电流输入端子电耦合。
3.根据权利要求1所述的管芯封装，其中第一多个开关元件的开关元件数目和第二多个开关元件的开关元件数目是两个或三个。
4.根据权利要求1所述的管芯封装，其中第一管芯结构包括第一管芯底座、第一管芯和第一互连，并且第二管芯结构包括第二管芯底座、第二管芯和第二互连。
5.根据权利要求1所述的管芯封装，其中第一多个开关元件和第二多个开关元件中的开关元件是半导体开关元件。
6.根据权利要求1所述的管芯封装，其中第一多个开关元件和第二多个开关元件中的开关元件是功率半导体开关元件。
7.根据权利要求1所述的管芯封装，其中第一多个开关元件和第二多个开关元件中的开关元件是场效应开关元件，其中对于每个开关元件而言，由场效应来控制开关元件的受控电流输入端子与受控电流输出端子之间的电流流动。
8.根据权利要求1所述的管芯封装，其中第一多个开关元件和第二多个开关元件中的每个开关元件包括用于控制开关元件的受控电流输入端子与受控电流输出端子之间的电流流动的控制输入端。
9.根据权利要求1所述的管芯封装，其中第一多个开关元件和第二多个开关元件中的开关元件是场效应晶体管或IGBT。
10.根据权利要求1所述的管芯封装，其中第一多个开关元件和第二多个开关元件中的开关元件是场效应晶体管且受控电流输入端子是漏极端子。
11.根据权利要求1所述的管芯封装，其中第一多个开关元件和第二多个开关元件中的开关元件是场效应晶体管且受控电流输出端子是源极端子。
12.根据权利要求1所述的管芯封装，其中第一多个开关元件和第二多个开关元件中的开关元件被连接以形成桥式电路。
13.根据权利要求1所述的管芯封装，还包括被连接到公共第一接触区的输入端子。
14.根据权利要求1所述的管芯封装，还包括被连接到公共第二接触区的输出端子。
15.根据权利要求1所述的管芯封装，还包括至少一个温度感测电路和至少一个温度感测端子用于输出信号，该信号指示第一多个开关元件和第二多个开关元件中的至少一个开关元件的温度。
16.根据权利要求1所述的管芯封装，其中所述公共第一接触区被与公共第二接触区电隔离。
17.根据权利要求1所述的管芯封装，还包括第一引线框架和第二引线框架，其中第一管芯结构被附着于第一引线框架且第二管芯结构被附着于第二引线框架。
18.根据权利要求17所述的管芯封装，其中第一管芯结构借助于公共第一接触区附着于第一引线框架且第二管芯结构借助于公共第二接触区附着于第二引线框架。
19.根据权利要求17所述的管芯封装，其中第一引线框架和第二引线框架在管芯封装内被相互电隔离。
20.管芯布置，包括根据权利要求1所述的管芯封装、电源和负载，其中公共第一接触区被连接到电源，公共第二接触区被连接到接地电位且第一多个开关元件的受控电流输出端子被连接到负载。
21.根据权利要求20所述的管芯布置，其中所述负载是电动机。
CN201110434896.0A 2010-12-22 2011-12-22 管芯封装 Expired - Fee Related CN102569361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/975,448 US8704269B2 (en) 2010-12-22 2010-12-22 Die package
US12/975448 2010-12-22

Publications (2)

Publication Number Publication Date
CN102569361A true CN102569361A (zh) 2012-07-11
CN102569361B CN102569361B (zh) 2014-09-10

Family

ID=46315546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110434896.0A Expired - Fee Related CN102569361B (zh) 2010-12-22 2011-12-22 管芯封装

Country Status (3)

Country Link
US (1) US8704269B2 (zh)
CN (1) CN102569361B (zh)
DE (1) DE102011056937A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275316A (zh) * 2016-04-04 2017-10-20 英飞凌科技股份有限公司 具有源极在下配置的晶体管管芯和漏极在下配置的晶体管管芯的半导体封装
CN107919350A (zh) * 2016-10-06 2018-04-17 英飞凌科技美国公司 具有公共连接结构的多相功率转换器
US10128173B2 (en) 2016-10-06 2018-11-13 Infineon Technologies Americas Corp. Common contact leadframe for multiphase applications
US10147703B2 (en) 2017-03-24 2018-12-04 Infineon Technologies Ag Semiconductor package for multiphase circuitry device
US10204847B2 (en) 2016-10-06 2019-02-12 Infineon Technologies Americas Corp. Multi-phase common contact package

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9870984B2 (en) * 2014-12-10 2018-01-16 Texas Instruments Incorporated Power field-effect transistor (FET), pre-driver, controller, and sense resistor integration for multi-phase power applications
JP2020048241A (ja) * 2018-09-14 2020-03-26 三菱電機株式会社 半導体装置
CN111415909B (zh) * 2019-01-07 2022-08-05 台达电子企业管理（上海）有限公司 多芯片封装功率模块
US11901113B2 (en) 2019-01-07 2024-02-13 Delta Electronics (Shanghai) Co., Ltd. Inversely coupled inductor and power supply module
CN111415908B (zh) 2019-01-07 2022-02-22 台达电子企业管理（上海）有限公司 电源模块、芯片嵌入式封装模块及制备方法
US11063525B2 (en) 2019-01-07 2021-07-13 Delta Electronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
TWI798777B (zh) * 2021-08-03 2023-04-11 博盛半導體股份有限公司 具非對稱並聯裸晶的金氧半場效電晶體及其實施方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060169976A1 (en) * 2005-01-07 2006-08-03 Kabushiki Kaisha Toshiba Semiconductor device
US20070052379A1 (en) * 2005-09-05 2007-03-08 Bum-Seok Suh Motor driving inverter circuit module, motor driving apparatus having the motor driving inverter circuit module, and inverter integrated circuit package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079609A (en) * 1976-12-14 1978-03-21 Amtel, Inc. Control system for multiple stage reducing apparatus
JP4244318B2 (ja) * 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
JP4796359B2 (ja) 2005-09-05 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
DE102006037118B3 (de) 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102006038541B4 (de) 2006-08-17 2012-12-06 Infineon Technologies Ag Halbleiterbauelementanordnung mit komplementären Leistungsbauelementen
US8188596B2 (en) * 2007-02-09 2012-05-29 Infineon Technologies Ag Multi-chip module
US7834575B2 (en) * 2008-04-01 2010-11-16 International Rectifier Corporation Gate-driver IC with HV-isolation, especially hybrid electric vehicle motor drive concept
DE102009045181B4 (de) 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
US8519473B2 (en) 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060169976A1 (en) * 2005-01-07 2006-08-03 Kabushiki Kaisha Toshiba Semiconductor device
US20070052379A1 (en) * 2005-09-05 2007-03-08 Bum-Seok Suh Motor driving inverter circuit module, motor driving apparatus having the motor driving inverter circuit module, and inverter integrated circuit package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275316A (zh) * 2016-04-04 2017-10-20 英飞凌科技股份有限公司 具有源极在下配置的晶体管管芯和漏极在下配置的晶体管管芯的半导体封装
CN107919350A (zh) * 2016-10-06 2018-04-17 英飞凌科技美国公司 具有公共连接结构的多相功率转换器
US10056362B2 (en) 2016-10-06 2018-08-21 Infineon Technologies Americas Corp. Multi-phase power converter with common connections
US10128173B2 (en) 2016-10-06 2018-11-13 Infineon Technologies Americas Corp. Common contact leadframe for multiphase applications
US10204847B2 (en) 2016-10-06 2019-02-12 Infineon Technologies Americas Corp. Multi-phase common contact package
US10573631B2 (en) 2016-10-06 2020-02-25 Infineon Technologies Americas Corp. Multi-phase power converter with common connections
CN107919350B (zh) * 2016-10-06 2021-03-12 英飞凌科技美国公司 具有公共连接结构的多相功率转换器
US10147703B2 (en) 2017-03-24 2018-12-04 Infineon Technologies Ag Semiconductor package for multiphase circuitry device

Also Published As

Publication number Publication date
CN102569361B (zh) 2014-09-10
US8704269B2 (en) 2014-04-22
US20120161128A1 (en) 2012-06-28
DE102011056937A1 (de) 2012-06-28

Similar Documents

Publication Publication Date Title
CN102569361B (zh) 管芯封装
CN105743477B (zh) 桥接电路
US10249759B2 (en) Connection arrangements for integrated lateral diffusion field effect transistors
US20020190340A1 (en) Semiconductor device
US7910992B2 (en) Vertical MOSFET with through-body via for gate
US11335627B2 (en) Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
CN101794781A (zh) 单片式半导体开关及制作方法
CN102915987A (zh) 半导体装置
US20130264654A1 (en) Integrated Switching Device with Parallel Rectifier Element
CN101223644B (zh) 半导体装置
EP0253353B1 (en) Composite semiconductor device
CN106663658A (zh) 半导体集成电路
CN111081705B (zh) 单片集成式半桥功率器件模块
JP2007088383A (ja) 半導体装置およびその製造方法
US10727228B2 (en) Stacked integrated circuit
JP4775357B2 (ja) 高耐圧ｉｃ
JP3952967B2 (ja) 高耐圧ｉｃ
JPH08130312A (ja) 横型半導体装置およびその使用方法
JP3282571B2 (ja) 半導体装置
JP4013785B2 (ja) 高耐圧ｉｃ
JPH11191627A (ja) 半導体装置
JP2004006675A (ja) 高耐圧ｉｃ
JPH0752773B2 (ja) 半導体集積回路装置
JP2008258643A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140910

Termination date: 20211222

CF01 Termination of patent right due to non-payment of annual fee