CN102983170A - 一种独立栅控制的无结纳米线场效应晶体管 - Google Patents
一种独立栅控制的无结纳米线场效应晶体管 Download PDFInfo
- Publication number
- CN102983170A CN102983170A CN201210531435XA CN201210531435A CN102983170A CN 102983170 A CN102983170 A CN 102983170A CN 201210531435X A CN201210531435X A CN 201210531435XA CN 201210531435 A CN201210531435 A CN 201210531435A CN 102983170 A CN102983170 A CN 102983170A
- Authority
- CN
- China
- Prior art keywords
- region
- effect transistor
- channel region
- thickness
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种独立栅控制的无结纳米线场效应晶体管,由控制栅电极(7)、调节栅电极(5)、源区(1)、漏区(3)、沟道区(2)、控制栅介质层(6)和调节栅介质层(4)组成,成轴对称:调节栅电极位于中心;沟道区及其两侧的源区和漏区与调节栅电极通过调节栅介质层电隔离,并同轴全套入调节栅电极;沟道区、源区和漏区的总长度与调节栅电极和调节栅介质层的长度都相等;控制栅电极与沟道区通过控制栅介质电隔离,并同轴全套入沟道区;控制栅电极、控制栅介质层和沟道区的长度都相等。这种场效应晶体管,具有两个电学上不连通的栅电极,在尺寸缩小中提高了器件综合性能,为低功耗集成电路提供了一种低工艺成本的备选方案。
Description
技术领域
本发明涉及半导体集成电路用器件,尤其涉及一种独立栅控制的无结纳米线场效应晶体管。
背景技术
集成电路工业在摩尔定律的指引下,器件尺寸越来越小,电路越来越复杂;近年来,人们不断研究出基于新结构的器件,以缓解尺寸缩小过程中所遇到的诸如短沟效应、漏致势垒降低、栅极漏电流等负面效应。同时,随着器件结构的复杂化及尺寸的缩小,源漏沟道突变结为半导体工艺带来了巨大的工艺上的挑战。
在过去的几年里,纳米线因为其优秀的栅控能力,有效降低了短沟效应和漏致势垒降低的影响,提高了器件性能,被认为很有可能在未来低功耗集成电路中得到应用。在尺寸缩小过程中,无结结构的引入大大减小了纳米线工艺上的复杂性,大幅降低了纳米线工艺制造的成本。另一方面,受栅材料功函数、掺杂浓度等限制,无结器件存在阈值电压漂移、亚阈值斜率退化等影响器件性能的问题。我们在现有无结型纳米线场效应晶体管的基础上做进一步改进,使得器件性能综合提高并拥有更高的电路适用性。因此本发明对改善尺寸缩小中的器件性能具有积极作用,为集成电路工业发展争取了更大的空间。
发明内容
本发明需要解决的技术问题是,如何提供一种独立栅控制的无结纳米线场效应晶体管,能够动态调节阈值电压,同时具有更高驱动能力和更低工艺要求。
本发明的技术问题这样解决:构建一种独立栅控制的无结纳米线场效应晶体管,由控制栅电极、调节栅电极、源区、漏区、沟道区、控制栅介质层和调节栅介质层组成,成轴对称,其中:
所述调节栅电极位于中心;
所述沟道区及其两侧的所述源区和漏区与所述调节栅电极通过所述调节栅介质层电隔离,并同轴全套入所述调节栅电极;所述沟道区、所述源区和漏区的总长度与所述调节栅介质层和调节栅电极的长度都相等;
所述控制栅电极与所述沟道区通过所述控制栅介质电隔离,并同轴全套入所述沟道区;所述控制栅电极、控制栅介质和沟道区的长度都相等。
按照本发明提供的纳米线场效应晶体管,所述源区、漏区和沟道区是统一掺杂的半导体材料。
按照本发明提供的纳米线场效应晶体管,所述半导体材料的掺杂浓度是1×1019cm-3至1×1020cm-3的重掺杂,掺杂类型是P型或N型。
按照本发明提供的纳米线场效应晶体管,所述源区、漏区和沟道区的厚度均衡一致。
按照本发明提供的纳米线场效应晶体管,所述源区和漏区从中间向外厚度递增,所述源区和漏区与所述沟道区交界处的厚度与所述沟道区的交界处厚度一致,这样远离沟道区的厚度增大,即抬升源漏区。
按照本发明提供的纳米线场效应晶体管,所述调节栅介质层和控制栅介质区为氧化硅绝缘层或high-K材料(铪hafnium元素为基础的物质)。
按照本发明提供的纳米线场效应晶体管,所述调节栅电极的直径为2~5纳米;如:2、3.5、4、5;
所述调节栅介质层的厚度为1.2~2纳米;如:1.2、1.5、2;
所述控制栅电极的厚度为2~5纳米;如:2、3.5、4、5;
所述控制栅介质层的厚度为1.2~2纳米;如:1.2、1.5、2;
所述沟道区的厚度为3~6纳米,如:3、4、5、6。
按照本发明提供的纳米线场效应晶体管,所述调节栅电极的长度为所述沟道区、源区和漏区的长度总和;
所述沟道区的长度为30~60纳米,如:30、32、40、60;
所述源区的长度为10~30纳米,如:10、15、20、25;
所述漏区的长度为10~30纳米,如:10、15、20、25。
本发明提供的独立栅控制的无结纳米线场效应晶体管,具有两个电学上不连通的栅电极:调节栅电极和控制栅电极。与普通的器件相比,该结构器件允许在调节栅电极和控制栅电极上施加不同的工作电压,从而可以使器件工作在独立栅控的条件下,为器件的电路应用提供方便。当该独立栅控的纳米线器件工作在独立栅控条件下时,不改变器件掺杂和尺寸参数,改变调节栅电极的偏压将改变器件的电流电压特性。比如降低调节栅电极的电压将提高控制栅的阈值电压,降低整个器件的驱动电流。这个结果为低功耗的电路设计如存储器单元电路设计提供一种选择方案。当该独立栅控制的纳米线器件工作在共栅条件下时,与具有相同沟道厚度的普通无结纳米线器件相比,能保持相近的开态电流,大幅降低关态泄漏电流,提高器件的电流开关比。本发明为纳米线器件在尺寸缩小中提高器件综合性能,并适用于低功耗集成电路提供了一种低工艺成本的备选方案。
附图说明
下面结合附图和具体实施例进一步对本发明进行详细说明:
图1为本发明提供的独立栅控制的无结纳米线场效应晶体管的截面示意图;
图2为图1所示无结纳米线场效应晶体管调节栅电极对器件电流特性的影响;
图3为图1所示无结纳米线场效应晶体管控制栅阈值电压和亚阈值斜率受调节栅电极的调节关系;
图4为图1所示无结纳米线场效应晶体管在共栅操作下与普通纳米线晶体管电流特性比较;
图5为图1所示无结纳米线场效应晶体管调节栅电极对器件开关电流及其比值的影响;
图6为图1所示无结纳米线场效应晶体管在共栅操作下阈值电压及亚阈值斜率随沟道长度的变化关系,同时提供了其与普通无结纳米线及双栅无结器件的对比;
图7为图1所示无结纳米线场效应晶体管在共栅操作下开态漏端电流和开关电流比随沟道长度的变化关系,同时提供了其与普通无结纳米线及双栅无结器件的对比;
图8为图1所示无结纳米线场效应晶体管在共栅操作下漏致势垒降低效应随沟道长度的变化关系,同时提供了其与普通无结纳米线及双栅无结器件的对比。
具体实施方式
首先,说明本发明结构:
本发明提供的独立栅控制的无结纳米线场效应晶体管,其结构如图1所示,是由源区1,沟道区2,漏区3,调节栅介质区4,调节栅电极5,控制栅介质区6和控制栅电极7组成。整个器件结构各区共轴,晶体管结构以轴心呈现对称性。调节栅电极位于晶体管中心,与沟道区通过调节栅电极介质层隔离,沟道区同轴全包围调节栅电极,控制栅电极与沟道通过控制栅介质层隔离,并同轴全包围沟道区;沟道两端为同一材料的源漏区,该器件的源漏区与沟道掺杂浓度、类型一致,并同轴包围所述区域的调节栅电极。调节栅电极通过源漏区引出。
第二,结合具体实施例对本发明作进一步阐述,以下实例中独立栅控制无结纳米线场效应晶体管性能表现及参数是基于三维Sentaurus TCAD软件仿真研究得到的。本发明并不限于以下实施例。
如图1所示,实例中器件结构同前所述,其源区1和漏区3的厚度等于沟道区厚度,图中虚线为对称中心轴。其中固定的参数如下:源区1,沟道区2,漏区3掺杂类型为N型,掺杂浓度为1×1019cm-3的硅材料,调节栅电极5的半径为3纳米,调节栅介质区4和控制栅介质区6为氧化硅绝缘层,又称调节栅氧化层和控制栅氧化层,厚度均为1.5纳米,控制栅电极厚度2纳米,沟道厚度5纳米,源区1和漏区3长度均为20纳米。
实例一:沟道长度为40纳米,独立栅结构在不同调节栅压下转移特性曲线族
如图2所示,独立栅结构的转移曲线因调节栅电压的变化而有序变化,独立栅结构调节栅电压的存在使得无结纳米线沟道在施加控制栅电压之前沟道区的耗尽程度随着所施加调节电压的大小而变化。施加栅压越小(越负)耗尽越彻底,关态泄漏电流越小,而一定调节偏压范围内,开态电流的变化却是可以忽略的。
实例二:沟道长度为40纳米,独立栅结构调节栅偏压对晶体管阈值电压及亚阈值斜率的影响
如图3所示,阈值电压和亚阈值斜率随着调节栅偏压产生一定规律的变化,从物理基础上,调节栅偏压越小,沟道关态耗尽程度越大,相应开启所需阈值电压应当变大,图3基本符合该趋势。亚阈值斜率则在0.8V~-0.4V范围内随着调节栅电压的减小而减小,器件开关性能得到提高,反应能力增强。
实例三:沟道长度为40纳米,独立栅结构共栅操作下的转移特性曲线与普通无结纳米线对比
如图4所示,独立栅结构在共栅操作下可以保持器件开态漏端电流不变的情况下关态泄漏电流减小大约三个数量级,亚阈值斜率得到优化。
实例四:沟道长度固定为40纳米,独立栅结构调节栅电压变化对开关电流的影响
如图5所示,随着调节栅电压的增加,开态漏端电流和关态泄漏电流都呈增大趋势,但增大的速率不同。图中显示在-0.4~0.4V的调节电压下能够得到最优的开关电流比。施加调节栅电压主要能够改变沟道区准费米能级及载流子浓度,本实例基于TCAD仿真得到结果,仿真过程中,我们选用N沟道无结纳米线,电子为多数载流子,在实例给定的调节栅范围中,空穴浓度相对于电子浓度可以忽略,但是随着调节偏压超出相应范围,将导致该忽略不再合理,引起仿真结果的偏差,对其他参数(如栅材料功函数、沟道厚度、掺杂浓度等)进行对应设置配合调节栅压能够达到不同的适用范围,提高器件适用性。
实例五:共栅操作的独立栅无结纳米线、双栅无结器件和普通无结纳米线的阈值电压和亚阈值斜率受沟道长度变化的影响情况
如图6所示,共栅操作的独立栅无结纳米线受到短沟效应的影响最小,其阈值电压漂移和亚阈值斜率退化最小,能够在器件尺寸缩小的过程中较好的保持器件性能,拥有更大的尺寸缩小空间。
实例六:共栅操作的独立栅无结纳米线、双栅无结器件和普通无结纳米线的开关电流比及开态漏端电流受沟道长度变化的影响情况
如图7所示,在尺寸缩小的过程中,共栅操作的独立栅无结纳米线始终保持了最大的开关电流比及最好的尺寸缩小性能,随着器件尺寸进入深纳米量级,其表现特性依旧能够满足电路要求,相比之下,双栅无结器件和普通无结纳米线的器件特性则发生恶化。
实例七:共栅操作的独立栅无结纳米线、双栅无结器件和普通无结纳米线漏致势垒降低受沟道长度变化的影响情况
如图8所示,当器件尺寸达到60纳米以下时,我们提出的器件将表现出优于双栅无结器件和普通无结纳米线的漏致势垒降低特性,当器件尺寸达到20纳米时,独立栅的漏致势垒降低只有20毫伏,而双栅无结器件和普通无结纳米线分别接近这个数值的2倍和3倍。
由上述实例可知,本发明提出的独立栅控制的无结纳米线场效应晶体管可以在尺寸缩小过程中保持良好器件性能;减小器件静态功率损耗;并具有动态阈值电压的特性,拥有更强的电路适用性;同时其无结特征极大降低了更小尺寸工艺下的器件制造成本,因此在未来集成电路发展的过程中有较大竞争力。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求范围所做的均等变化与修饰,皆应属本发明权利要求的涵盖范围。
Claims (10)
1.一种独立栅控制的无结纳米线场效应晶体管,其特征在于,由控制栅电极(7)、调节栅电极(5)、源区(1)、漏区(3)、沟道区(2)、控制栅介质层(6)和调节栅介质层(4)组成,成轴对称,其中:
所述调节栅电极(5)位于中心;
所述沟道区(2)及其两侧的所述源区(1)和漏区(3)与所述调节栅电极(5)通过所述调节栅介质层(4)电隔离,并同轴全套入所述调节栅电极(5);所述沟道区(2)、所述源区(1)和漏区(3)的总长度与所述调节栅介质层(4)和所述调节栅电极(5)的长度都相等;
所述控制栅电极(7)与所述沟道区(2)通过所述控制栅介质(6)电隔离,并同轴全套入所述沟道区(2);所述控制栅电极(7)、控制栅介质层(6)和沟道区(2)的长度都相等。
2.根据权利要求1所述纳米线场效应晶体管,其特征在于,所述源区(1)、漏区(3)和沟道区(2)是统一掺杂的半导体材料。
3.根据权利要求2所述纳米线场效应晶体管,其特征在于,所述半导体材料的掺杂浓度是1×1019cm-3至1×1020cm-3的重掺杂。
4.根据权利要求2所述纳米线场效应晶体管,其特征在于,所述源区(1)、漏区(3)和沟道区(2)的厚度均衡一致。
5.根据权利要求2所述纳米线场效应晶体管,其特征在于,所述源区(1)和漏区(3)从中间向外厚度递增,所述源区(1)和漏区(3)与所述沟道区(2)交界处的厚度与所述沟道区(2)的交界处厚度一致。
6.根据权利要求1所述纳米线场效应晶体管,其特征在于,所述源区(1)、漏区(3)和沟道区(2)的厚度均衡一致。
7.根据权利要求1所述纳米线场效应晶体管,其特征在于,所述源区(1)和漏区(3)从中间向外厚度递增,所述源区(1)和漏区(3)与所述沟道区(2)交界处的厚度与所述沟道区(2)的交界处厚度一致。
8.根据权利要求1所述纳米线场效应晶体管,其特征在于,所述调节栅介质层(4)和控制栅介质区(6)为氧化硅绝缘层或high-K材料。
9.根据权利要求1-8任一所述纳米线场效应晶体管,其特征在于,
所述调节栅电极(5)的直径为2~5纳米;
所述调节栅介质层(4)的厚度为1.2~2纳米;
所述控制栅电极(7)的厚度为2~5纳米;
所述控制栅介质层(6)的厚度为1.2~2纳米;
所述沟道区(2)的厚度为3~6纳米。
10.根据权利要求9所述纳米线场效应晶体管,其特征在于,
所述调节栅电极(5)的长度为所述沟道区(2)、源区(1)和漏区(3)的长度总和;
所述沟道区(2)的长度为30~60纳米;
所述源区(1)的长度为10~30纳米;
所述漏区(3)的长度为10~30纳米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210531435XA CN102983170A (zh) | 2012-12-11 | 2012-12-11 | 一种独立栅控制的无结纳米线场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210531435XA CN102983170A (zh) | 2012-12-11 | 2012-12-11 | 一种独立栅控制的无结纳米线场效应晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102983170A true CN102983170A (zh) | 2013-03-20 |
Family
ID=47857027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210531435XA Pending CN102983170A (zh) | 2012-12-11 | 2012-12-11 | 一种独立栅控制的无结纳米线场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102983170A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280464A (zh) * | 2013-05-23 | 2013-09-04 | 清华大学 | 一种无结型纵向隧穿场效应晶体管 |
CN104241521A (zh) * | 2013-06-18 | 2014-12-24 | 北京大学 | 存储阵列及其操作方法和制造方法 |
CN105810741A (zh) * | 2016-05-19 | 2016-07-27 | 杭州电子科技大学 | 一种新型p+侧墙无结场效应晶体管 |
CN110034015A (zh) * | 2019-04-19 | 2019-07-19 | 中国科学院微电子研究所 | 一种纳米线围栅器件的形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050072988A1 (en) * | 1999-02-24 | 2005-04-07 | Carlos Augusto | Misfet |
CN101944539A (zh) * | 2009-07-09 | 2011-01-12 | 北京大学 | 一种独立栅控制的纳米线场效应晶体管 |
CN102544073A (zh) * | 2011-12-16 | 2012-07-04 | 北京大学深圳研究生院 | 无结纳米线场效应晶体管 |
CN102544094A (zh) * | 2010-12-15 | 2012-07-04 | 北京大学 | 分裂栅结构的纳米线场效应晶体管 |
-
2012
- 2012-12-11 CN CN201210531435XA patent/CN102983170A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050072988A1 (en) * | 1999-02-24 | 2005-04-07 | Carlos Augusto | Misfet |
CN101944539A (zh) * | 2009-07-09 | 2011-01-12 | 北京大学 | 一种独立栅控制的纳米线场效应晶体管 |
CN102544094A (zh) * | 2010-12-15 | 2012-07-04 | 北京大学 | 分裂栅结构的纳米线场效应晶体管 |
CN102544073A (zh) * | 2011-12-16 | 2012-07-04 | 北京大学深圳研究生院 | 无结纳米线场效应晶体管 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280464A (zh) * | 2013-05-23 | 2013-09-04 | 清华大学 | 一种无结型纵向隧穿场效应晶体管 |
CN103280464B (zh) * | 2013-05-23 | 2016-02-24 | 清华大学 | 一种无结型纵向隧穿场效应晶体管 |
CN104241521A (zh) * | 2013-06-18 | 2014-12-24 | 北京大学 | 存储阵列及其操作方法和制造方法 |
CN104241521B (zh) * | 2013-06-18 | 2017-05-17 | 北京大学 | 存储阵列及其操作方法和制造方法 |
CN105810741A (zh) * | 2016-05-19 | 2016-07-27 | 杭州电子科技大学 | 一种新型p+侧墙无结场效应晶体管 |
CN105810741B (zh) * | 2016-05-19 | 2019-02-19 | 杭州电子科技大学 | 一种新型p+侧墙无结场效应晶体管 |
CN110034015A (zh) * | 2019-04-19 | 2019-07-19 | 中国科学院微电子研究所 | 一种纳米线围栅器件的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8772877B2 (en) | Tunnel field-effect transistor | |
Khatami et al. | Steep subthreshold slope n-and p-type tunnel-FET devices for low-power and energy-efficient digital circuits | |
Agarwal et al. | Leakage-reduction design concepts for low-power vertical tunneling field-effect transistors | |
US7442971B2 (en) | Self-biasing transistor structure and an SRAM cell having less than six transistors | |
CN102779851B (zh) | 一种无结场效应晶体管 | |
CN104854703B (zh) | 缩小尺寸的共振隧穿场效应晶体管 | |
CN101944539B (zh) | 一种独立栅控制的纳米线场效应晶体管 | |
CN102983170A (zh) | 一种独立栅控制的无结纳米线场效应晶体管 | |
US20090283824A1 (en) | Cool impact-ionization transistor and method for making same | |
CN103280464A (zh) | 一种无结型纵向隧穿场效应晶体管 | |
Mazumder et al. | Numerical investigations of nanowire gate-all-around negative capacitance GaAs/InN tunnel FET | |
Park et al. | In-line tunnel field effect transistor: Drive current improvement | |
Singh et al. | A novel dynamically configurable electrostatically doped silicon nanowire impact ionization MOS | |
US9293467B2 (en) | Reconfigurable tunnel field-effect transistors | |
CN102544073A (zh) | 无结纳米线场效应晶体管 | |
CN102694030A (zh) | 具有石墨烯纳米带异质结构的隧穿场效应晶体管 | |
Saha et al. | Drain current modeling of proposed dual material elliptical Gate-All-Around heterojunction TFET for enhanced device performance | |
Jossy et al. | A perspective review of tunnel field effect transistor with steeper switching behavior and low off current (IOFF) for ultra low power applications | |
CN102969359A (zh) | 独立栅控制的纳米线隧穿场效应器件及其制造方法 | |
Kumar et al. | Design and analysis of asymmetrical low-k source side spacer halo doped nanowire metal oxide semiconductor field effect transistor | |
Agha et al. | Temperature impact on the ion/ioff ratio of gate all around nanowire tfet | |
KR20110093647A (ko) | Dos 공법의 전계효과 트랜지스터 | |
Saha et al. | Impact of scaling channel length on the performances of nanoscale FETs | |
Jamalabadi et al. | Sdc-Cntfet: stepwise doping channel design in carbon nanotube field effect transistors for improving short channel effects immunity | |
Hasegawa et al. | SOTB (silicon on thin buried oxide): More than moore technology for IoT and automotive |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C05 | Deemed withdrawal (patent law before 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130320 |