CN105810741B - 一种新型p+侧墙无结场效应晶体管 - Google Patents
一种新型p+侧墙无结场效应晶体管 Download PDFInfo
- Publication number
- CN105810741B CN105810741B CN201610335286.8A CN201610335286A CN105810741B CN 105810741 B CN105810741 B CN 105810741B CN 201610335286 A CN201610335286 A CN 201610335286A CN 105810741 B CN105810741 B CN 105810741B
- Authority
- CN
- China
- Prior art keywords
- side wall
- junction
- junction device
- novel
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims description 8
- 238000000926 separation method Methods 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000008901 benefit Effects 0.000 abstract description 7
- 238000010304 firing Methods 0.000 abstract description 5
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 208000032750 Device leakage Diseases 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 206010021703 Indifference Diseases 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种P+侧墙无结器件,由双栅极、源区、漏区、沟道区、栅介质层、P+侧墙以及隔离层组成。对于传统无结器件来说，当栅极长度降低到10纳米时，泄露电流会变得很大，因此抑制泄露电流的大小就成为了小尺寸器件的重要任务。对于传统无结器件来说，仅仅依靠栅极的控制能力已经无法有效的控制器件在关闭状态下的关闭电流，本发明可以形成PN结耗尽，帮助器件耗尽，同时当器件开启时，栅极会控制P+区，使PN结耗尽减弱，因此不会影响开启电流。新型P+侧墙三栅纳米线无结器件相比于传统无结器件具有很大的优势，这种优势在栅极长度很小时尤为明显。新型器件主要可以提高传统无结器件的亚阈值斜率，开关电流比等特性。
Description
技术领域
本发明涉及半导体集成电路用器件,主要是一种新型P+侧墙无结场效应晶体管。
背景技术
随着器件的尺寸的减小，器件的泄露电流会逐渐增大，这造成了器件特性的大大退化。因此，找到方法降低小尺寸无结器件的泄露电流就成了重中之重。能够减小器件泄露电流的方法并不多见，其中比较常见的是增加栅极的控制能力。除了对于器件栅极的改造，我们希望可以通过对于器件侧墙的改造降低无结器件的泄露电流。侧墙通常使用SiO2等材料来隔离栅极与源漏区域的作用。我们希望侧墙可以发挥在器件截止时的更大作用。通过改造侧墙结构，可以提高器件的电学特性。主要希望可以降低亚阈值斜率，泄露电流，漏致势垒降低 (DIBL)等特性。
在近年来，有关无结器件侧墙结构的研究层出不穷，高K材料的侧墙相对于传统二氧化硅侧墙结构有很多独有的优势。高K介质相对于二氧化硅拥有较高的相对介电常数，因此可以使器件拥有更好的控制能力，高K材料侧墙可以有效调节器件的横向电场分布，尤其是调节器件关闭状态与开启状态。在器件处于关闭状态时，高K侧墙结构可以形成更长的沟道控制，而对于传统器件来说，沟道控制不如新型结构。通过高K侧墙的调节，器件的关闭电流与开启电流会有所提高。
对于K值越高的介质材料，泄漏电流的降低越发的明显，二氧化铪表现出了优于氧化铝的特性。同时，对于器件的开启电流，高K侧墙结构与普通器件不无太大差异。因此侧墙结构的主要作用是用于降低器件的泄漏电流。这种控制泄露电流的能力主要体现在栅极通过侧墙控制位于侧墙以下的硅层结构，这种控制与栅极对于沟道的控制并无差异。但是，尽管使用高K材料，栅极对于这部分额外的沟道控制能力十分有限，当器件栅极不断缩小时，泄漏电流控制力仍旧不够。
基于对于无结器件侧墙结构的了解与掌握，我们发现不论是高K 材料侧墙，或是其他结构侧墙，对于无结器件的泄漏电流控制都十分有限，并不能够形成更大的控制能力。我们希望进一步改进无结器件侧墙结构，通过有别于传统方式的侧墙结构来达到控制沟道的目的，进而降低泄露电流。
发明内容
本发明针对现有技术的不足，提出了一种新型P+侧墙无结器件，来提高传统无结器件的关闭电流，同时提高无结器件的亚阈值斜率与 DIBL特性。
实现本发明目的技术方案：
一种新型P+侧墙无结场效应晶体管，包括双栅极、源区、漏区、沟道区、栅介质层、P+侧墙以及隔离层；其中，所述双栅极位于沟道区上下位置，并保持上下对称，栅介质层位于双栅极沟道区之间，双栅极的一侧设有P+侧墙，P+侧墙为上下对称结构，双栅极与P+侧墙之间设有隔离层，P+侧墙与源区直接接触。
所述的源区、漏区与沟道区的掺杂浓度是一致的，浓度为1×1019到1×1020 cm-3。
所述的侧墙结构是由P+型硅构成的，掺杂浓度为1×1019到1×1020cm-3。
本发明利用PN结的空间电荷区对于器件沟道形成截止作用，降低短沟道无结器件的关闭电流。同时利用栅极的控制能力，在器件开启时能够降低这种抑制作用，保证不会降低器件开启电流。利用以上作用可以达到提高小尺寸器件开关电流比，亚阈值斜率以及DIBL特性的目的。
附图说明
图1是新型P+侧墙无结器件结构示意图。
图2是新型P+侧墙无结器件与传统无结器件转移特性示意图。
图3是新型P+侧墙无结器件与传统无结器件在不同栅极长度下 DIBL与SS特性示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明进行具体阐述。
如图1所示，一种新型P+侧墙无结场效应晶体管，包括双栅极1、源区 2、漏区3、沟道区4、栅介质层5、P+侧墙6以及隔离层7；其中，所述双栅极 1位于沟道区4上下位置，并保持上下对称，栅介质层5位于双栅极1沟道区4 之间，双栅极1的一侧设有P+侧墙6，P+侧墙6为上下对称结构，双栅极1与 P+侧墙6之间设有隔离层7，P+侧墙6与源区2直接接触。源区2、漏区3与沟道区4的掺杂浓度是一致的，浓度为1×1019到1×1020cm-3。
如图2所示，是10纳米栅极长度下新型P+侧墙三栅纳米线无结器件P+(JL)与传统无结器件(JL)转移特性曲线比较示意图。沟道掺杂浓度均是选择5×1019cm-3，漏极电压为0.05V。我们可以清晰的看出新型无结器件拥有更小的泄露电流，当栅极电压为0V时，新型器件的漏极电流相比传统无结器件可以提高接近一个数量级的大小。而对于新型无结器件与传统器件的开启电流相差并不太大。从图中的转移特性可以读出新型P+侧墙三栅纳米线无结器件的亚阈值斜率可以达到72.2mV/dec，这一数值接近于理想值60mV/dec，相比于传统无结器件在10纳米栅极长度时的表现可以提高很多。新型无结器件的漏致势垒降低(DIBL)可以达到61mV，而开关电流比可以达到1.96×106。这样的一组数据可以变现出新型无结器件拥有十分优良的特性，开关电流比与亚阈值斜率都达到10栅极长度下的优良特性的标准。
如图3所示，是在不同栅极长度(10纳米到25纳米)下新型P+侧墙三栅纳米线无结器件和传统无结器件的亚阈值斜率(SS)与漏致势垒降低(DIBL)特性示意图。沟道的掺杂浓度均是选择5×1019cm-3，同时漏极电压为0.05V。从图中我们可以清晰的看出不论在任何栅极长度下新型无结器件的亚阈值斜率与漏致势垒降低特性都要好于传统无结器件。新型无结器件在这两个特性方面的优势在栅极长度较长时(20纳米以上)表现的并不明显，而在栅极长度较小时(小于15 纳米)较为明显。这一特点进一步的说明新型侧墙结构无结器件在应对小尺寸挑战时更具优势。这种优势主要是由于器件具有不同于传统器件的P+型侧墙，可以形成PN结截止作用。这一作用可以有效减小器件泄露电流，抑制器件的短沟道效应，在亚阈值斜率与漏致势垒降低特性上表现更为明显。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
Claims (3)
1.一种新型P+侧墙无结场效应晶体管，其特征在于：包括双栅极(1)、源区(2)、漏区(3)、沟道区(4)、栅介质层(5)、P+侧墙(6)以及隔离层(7)；其中，所述双栅极(1)位于沟道区(4)上下位置，并保持上下对称，栅介质层(5)位于双栅极(1)沟道区(4)之间，双栅极(1)的一侧设有P+侧墙(6)，P+侧墙(6)为上下对称结构，双栅极(1)与P+侧墙(6)之间设有隔离层(7)，P+侧墙(6)与源区(2)直接接触。
2.根据权利要求1所述P+侧墙无结场效应晶体管，源区(2)、漏区(3)与沟道区(4)的掺杂浓度是一致的，浓度为1×1019到1×1020cm-3。
3.根据权利要求1所述P+侧墙无结场效应晶体管，P+侧墙(6)是由P+型硅构成的，掺杂浓度为1×1019到1×1020cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610335286.8A CN105810741B (zh) | 2016-05-19 | 2016-05-19 | 一种新型p+侧墙无结场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610335286.8A CN105810741B (zh) | 2016-05-19 | 2016-05-19 | 一种新型p+侧墙无结场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105810741A CN105810741A (zh) | 2016-07-27 |
| CN105810741B true CN105810741B (zh) | 2019-02-19 |
Family
ID=56451537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610335286.8A Active CN105810741B (zh) | 2016-05-19 | 2016-05-19 | 一种新型p+侧墙无结场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105810741B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068734B (zh) * | 2017-01-24 | 2020-04-14 | 北京大学深圳研究生院 | 一种无结型场效应晶体管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544073A (zh) * | 2011-12-16 | 2012-07-04 | 北京大学深圳研究生院 | 无结纳米线场效应晶体管 |
| CN102983170A (zh) * | 2012-12-11 | 2013-03-20 | 北京大学深圳研究院 | 一种独立栅控制的无结纳米线场效应晶体管 |
| US20130078777A1 (en) * | 2011-09-23 | 2013-03-28 | International Business Machines Corporation | Method for fabricating junctionless transistor |
| US20140252306A1 (en) * | 2013-03-07 | 2014-09-11 | Qualcomm Incorporated | Monolithic three dimensional integration of semiconductor integrated circuits |
-
2016
- 2016-05-19 CN CN201610335286.8A patent/CN105810741B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130078777A1 (en) * | 2011-09-23 | 2013-03-28 | International Business Machines Corporation | Method for fabricating junctionless transistor |
| CN102544073A (zh) * | 2011-12-16 | 2012-07-04 | 北京大学深圳研究生院 | 无结纳米线场效应晶体管 |
| CN102983170A (zh) * | 2012-12-11 | 2013-03-20 | 北京大学深圳研究院 | 一种独立栅控制的无结纳米线场效应晶体管 |
| US20140252306A1 (en) * | 2013-03-07 | 2014-09-11 | Qualcomm Incorporated | Monolithic three dimensional integration of semiconductor integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105810741A (zh) | 2016-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Huang et al. | A novel Si tunnel FET with 36mV/dec subthreshold slope based on junction depleted-modulation through striped gate configuration | |
| CN101740619B (zh) | 一种纳米线场效应晶体管 | |
| CN103268889B (zh) | 一种无结型横向隧穿场效应晶体管 | |
| Huang et al. | Self-depleted T-gate Schottky barrier tunneling FET with low average subthreshold slope and high I ON/I OFF by gate configuration and barrier modulation | |
| Dewey et al. | III–V field effect transistors for future ultra-low power applications | |
| CN103594376B (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN104183646A (zh) | 一种具有延伸栅结构的soi ldmos器件 | |
| CN102832133B (zh) | 在体硅上制备独立双栅FinFET的方法 | |
| US20140158990A1 (en) | Tunneling Field Effect Transistor (TFET) With Ultra Shallow Pockets Formed By Asymmetric Ion Implantation and Method of Making Same | |
| CN110416311B (zh) | 一种非对称沟道介质环场效应晶体管 | |
| CN102544073A (zh) | 无结纳米线场效应晶体管 | |
| CN105810741B (zh) | 一种新型p+侧墙无结场效应晶体管 | |
| CN104425593A (zh) | 隧道场效应晶体管及其形成方法 | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106601815A (zh) | 一种环栅结构场效应晶体管及其制备方法 | |
| CN102005481B (zh) | 一种t型栅结构的低功耗隧穿场效应晶体管 | |
| Zhu et al. | A novel fin electron–hole bilayer tunnel field-effect transistor | |
| CN106549041B (zh) | 一种有效功率高的薄膜晶体管 | |
| CN105355660B (zh) | 一种隧穿场效应晶体管及其制造方法 | |
| CN105870170B (zh) | 一种肖特基结隧穿场效应晶体管 | |
| CN105826391B (zh) | 一种非对称双栅无结场效应晶体管 | |
| CN105679821B (zh) | 一种超薄沟道凹槽隧穿场效应晶体管 | |
| CN103545375B (zh) | 近源栅近漏栅分立控制型无掺杂场效应晶体管 | |
| WO2017079928A1 (zh) | 隧穿场效应晶体管及其制备方法 | |
| CN103390643A (zh) | 一种氮化镓功率场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |