CN102005481B - 一种t型栅结构的低功耗隧穿场效应晶体管 - Google Patents

Abstract

本发明提供了一种低功耗隧穿场效应晶体管TFET，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。本发明TFET包括源、漏和控制栅，其中，控制栅向源极端延展成T型，该T型控制栅由延展出来的栅区和原控制栅区组成，在延展栅区下覆盖的有源区同样是沟道区，材料为衬底材料。本发明采用T型栅结构，实现TFET的源区包围沟道，提高器件导通电流。与现有的平面TFET相比，在同样的工艺条件，同样的有源区尺寸下，可以得到更高的导通电流以及更陡直的亚阈值斜率。

Description

一种T型栅结构的低功耗隧穿场效应晶体管

技术领域

本发明属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域，具体涉及一种隧穿场效应晶体管(TFET)。

背景技术

随着器件尺寸不断缩小，器件的短沟道效应等的负面影响日益加剧。DIBL(漏至势垒降低效应)、带带遂穿效应使得器件关态漏泄电流不断增大。不仅如此，传统MOSFET器件亚阈值斜率由于受到KT/q的理论限制而无法随着器件尺寸的缩小而同步减小。因此伴随着器件阈值电压的降低，亚阈值漏泄电流也在不断地升高。如今，由此带来的静态功耗的问题已经成为小尺寸器件下大家关注的焦点。为了突破常规MOSFET亚阈值斜率60mv/dec的理论极限，降低器件的静态功耗，同时也降低开关过程中的动态功耗，我们需要采用新颖导通机制的器件。隧穿场效应晶体管TFET由于其采用量子力学隧穿的导通机制从而突破了常规MOSFET亚阈区的理论限制，应用前景相当广阔。

在传统在平面硅技术中，TFET的结构与传统MOSFET类似，控制栅具有一定的宽长比。如图1所示。目前TFET遇到的主要挑战是受制于隧穿电流的影响驱动电流不够。现阶段提高TFET导通电流的主要方法有：(1)减薄栅介质层厚度，提高栅介质层的介电常数提高栅控能力，此方法采用高K介质对比生长二氧化硅栅介质来说来说工艺相对复杂，而且由于受到栅漏电的影响，介质层厚度也有一个极限值；(2)采用窄禁带半导体材料，减小隧穿势垒宽度，提高隧穿电流，该方法由于引入其他半导体材料无疑增加了成本以及工艺复杂度。

发明内容

本发明的目的在于提供一种T型栅结构低功耗隧穿场效应晶体管，该TFET结构能在不改变工艺技术前提下，在相同的有源区面积显著提升器件导通电流。

本发明的技术方案如下：

一种低功耗隧穿场效应晶体管，包括源、漏和控制栅，其特征在于，控制栅向源极端延展成T型，所述控制栅具体包括两部分，延展出来的栅区为延展栅，原控制栅区为主栅，在延展栅覆盖下的有源区同样是沟道区，材料为衬底材料。

所述延展栅的宽度任意，但是必须小于源区有源区的注入宽度，只有这样才可以保证源区半包围延展栅，保证大的隧穿面积。

延展栅的栅宽也可以适当减小，减小到栅极两侧源结内建势可以耗尽延展栅以下的沟道区，这样可以减小器件静态漏泄电流。根据沟道以及源区掺杂浓度的不同，这个值大约小于1-2微米。

所述延展栅的长度方向可以任意，视需要电流的提升量而定，但是一般不会超过源端有源区的边缘。

主栅与漏区之间可以留有一定的余量，抑制TFET双极导通特性，这样主栅区可以失去控制力，以得到更好的亚阈值斜率。

本发明的技术效果如下：

一、采用T型栅极控制沟道表面电势，使得沟道表面能带导带降低或者价带上升，增强源结电场强度促使带带隧穿发生，产生导通电流。

二、采用T型栅结构，实现TFET的源区包围沟道，实现大的隧穿面积，提高器件导通电流，同时改善亚阈值斜率。

三、增加延展栅极的长度最能有效的提高器件导通电流。

与现有的平面TFET相比，在同样的工艺条件，同样的有源区尺寸下可以得到更高的导通电流以及更陡直的亚阈值斜率。

附图说明

图1为典型的平面TFET结构示意图；其中，图1a为典型的平面TFET示意图；图1b为典型平面TFET俯视图；

图2为本发明T栅TFET平面结构示意图；其中，图2a为本发明T型栅TFET示意图，

图2b为本发明T栅TFET的俯视图；图2c为本发明T栅沿AA’方向(图2b)的剖面图；

图3为制备本发明T栅TFET的主要工艺步骤，其中图3a为生长氧化层并淀积多晶硅后的基片。图3b为光刻有源区后的基片，图3b’为图3b的俯视图。图3c为源区有源区注入工艺过程，图3c’为图3c的俯视图。图3d漏区有源区注入工艺过程，图3d’为图3d的俯视图。图3e为源漏结形成后的T型栅结构低功耗隧穿场效应晶体管结构图，图3e’为图3e俯视图。

图中1-现有TFET的控制栅；2-现有TFET的栅氧化层；3-现有TFET的源；4-现有TFET的衬底；5-现有TFET的漏；6-本发明TFET的控制栅；7-本发明TFET的栅介质层，8-本发明TFET的源极，10-本发明TFET的漏极，9-本发明TFET的衬底。

具体实施方式

下面通过实例对本发明做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

本发明完全可以采用常规TFET工艺流程制备，关键部分是在栅的版图结构。

具体实施步骤如图3所示：

1，在衬底9上生长栅氧化层7，栅厚度越小器件栅控能力就越好，理想数值大约在4nm-20nm之间，然后淀积多晶硅6，如图3a所示。

2，光刻出栅图形6，其中延展栅的宽度约1微米，延展栅距离源区上下两侧以及左侧的预留量也是约1微米，然后准备用多晶硅层为硬掩膜进行源漏注入，如图3b所示。在漏区涂胶11，以胶以及多晶硅6为掩膜进行源有源区注入，然后去胶，如图3c所不。

3，在源区涂胶11，以胶以及多晶硅6为掩膜进行漏区有源区注入，然后去胶，如图3d所示。

4，进行一次高温热退火，激活源漏杂质，形成源区8与漏区10，如图3e所示。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种低功耗隧穿场效应晶体管，包括源、漏和控制栅，其特征在于，控制栅向源极端延展成T型，所述T型控制栅由延展出来的栅区和原控制栅区组成，在延展栅区下覆盖的有源区同样是沟道区，材料为衬底材料。

2.如权利要求1所述的低功耗隧穿场效应晶体管，其特征在于，所述延展栅区的宽度小于源区有源区的注入宽度。

3.如权利要求2所述的低功耗隧穿场效应晶体管，其特征在于，所述延展栅区的栅宽为1-2微米。

4.如权利要求1所述的低功耗隧穿场效应晶体管，其特征在于，所述原控制栅区与漏区之间有间隙，间隙范围为5纳米-2微米之间。

Images