CN106549041B - 一种有效功率高的薄膜晶体管 - Google Patents

一种有效功率高的薄膜晶体管 Download PDF

Info

Publication number
CN106549041B
CN106549041B CN201610961648.4A CN201610961648A CN106549041B CN 106549041 B CN106549041 B CN 106549041B CN 201610961648 A CN201610961648 A CN 201610961648A CN 106549041 B CN106549041 B CN 106549041B
Authority
CN
China
Prior art keywords
semiconductor layer
groove
source electrode
grid
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610961648.4A
Other languages
English (en)
Other versions
CN106549041A (zh
Inventor
李风浪
李舒歆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hefu Electronics Co., Ltd.
Original Assignee
Shanghai Hefu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hefu Electronics Co Ltd filed Critical Shanghai Hefu Electronics Co Ltd
Priority to CN201610961648.4A priority Critical patent/CN106549041B/zh
Publication of CN106549041A publication Critical patent/CN106549041A/zh
Application granted granted Critical
Publication of CN106549041B publication Critical patent/CN106549041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉公开了一种有效功率高的薄膜晶体管，包括：基板、设置在基板上的栅极、设置在基板上且覆盖栅极的栅绝缘层、在栅绝缘层表面上的半导体层、以及设置在半导体层上的源级和漏级，且源极与漏极相对设置，半导体层上表面在源极以及漏极投影处形成若干第一凹槽，欧姆接触层形成在半导体层上表面的源极以及漏极投影处，欧姆接触层形状随半导体层上表面形状变化而变化，源极和漏极形成在欧姆接触层上，当所述第一凹槽在栅极处形成投影时，栅极上表面在相应的投影区形成第二凹槽，所述第二凹槽形状尺寸与相应第一凹槽相同。本发明进一步降低半导体与源极以及漏极金属接触引起的功率消耗，提高薄膜晶体管有效功率。

Description

一种有效功率高的薄膜晶体管
技术领域
本发明涉及半导体技术领域，特别涉及一种薄膜晶体管。
背景技术
薄膜晶体管广泛用作构成LCD等显示装置的各像素的开关装置，一般来说，薄膜晶体管至少具有栅极、源极、漏极以及半导体层等构件，其中可通过控制栅极的电压来改变半导体层的导电性，以使源极与漏极之间形成导通(开启)或绝缘(关闭)的状态。
通常用于显示装置的薄膜晶体管的电流电压性质受到诸如薄膜晶体管中的半导体层和栅绝缘层的特性、栅绝缘层与半导体层之间的界面性质、场效应电子迁移率、以及薄膜晶体管中的半导体层与源极-漏极之间的欧姆接触性质等因素的影响。
为使半导体层与源极-漏极之间形成良好的接触，通常还会在半导体层上形成一具有N型掺杂或P型掺杂的欧姆接触层，在一定程度上减少半导体层与源极、或半导体层与漏极间的接触电阻，即便如此，金属半导体接触引起的功率消耗仍旧较大，对功率消耗的改善仍有待进步。
发明内容
本发明的目的是提供一种有效功率高的薄膜晶体管，进一步降低半导体与源极以及漏极金属接触引起的功率消耗，提高薄膜晶体管有效功率。
为实现上述目的，本发明采用以下技术手段：
一种有效功率高的薄膜晶体管，包括：基板、设置在基板上的栅极、设置在基板上且覆盖栅极的栅绝缘层、在栅绝缘层表面上的半导体层、以及设置在半导体层上的源级和漏级，且源极与漏极相对设置，半导体层上表面在源极以及漏极投影处形成若干第一凹槽，欧姆接触层形成在半导体层上表面的源极以及漏极投影处，欧姆接触层形状随半导体层上表面形状变化而变化，源极和漏极形成在欧姆接触层上，当所述第一凹槽在栅极处形成投影时，栅极上表面在相应的投影区形成第二凹槽，所述第二凹槽形状尺寸与相应第一凹槽相同。
优选的，所述第一凹槽数大于2。
优选的，所述第一凹槽在栅极处不形成投影，即无需再在栅极上表面形成第二凹槽。
优选的，所述第一凹槽深度10nm～100nm。
优选的，半导体层两侧也形成欧姆接触层，源极以及漏极在欧姆接触层两侧边缘延伸，包裹欧姆接触层两侧边缘。
优选的，所述半导体层材料为氧化物半导体。
优选的，所述氧化物半导体材料为氧化铟镓锌、氧化铟锌、氧化镓锌或者其组合。
优选的，所述半导体层由载流子浓度不同的多层半导体组成，所述多层半导体载流子浓度沿着由半导体层至源极以及漏极侧方向依次减小。
优选的，所述栅绝缘层材料为氧化硅、氮化硅或氮氧化硅。
优选的，所述栅极、源极以及漏极材料为铜、铝、镍、镁、铬、钼、钨或者其合金。
本发明相对现有技术，具有以下优点：
本发明半导体层上表面在源极以及漏极投影处形成若干第一凹槽，欧姆接触层形成在半导体层上，欧姆接触层形状随半导体层上表面形状变化而变化，源极和漏极形成在欧姆接触层上，第一凹槽的设置形成了梳齿状的源极以及漏极，增加了源极以及漏极金属与半导体欧姆接触的面积，减小了接触电阻，进而降低了接触电阻引起的功率消耗，提高薄膜晶体管有效功率；
当所述第一凹槽在栅极处形成投影时，栅极上表面在相应的投影区形成第二凹槽，所述第二凹槽形状尺寸与相应第一凹槽相同，第二凹槽的设置避免因源极以及漏极与栅极由于第一凹槽的设置导致间距减小，引起寄生电容变大、晶体管管充放电速度变慢，保证了在不影响晶体管其他性能的情况下，有效降低薄膜晶体管的功率消耗。
附图说明
图1为本发明实施例1的结构示意图；
图2为本发明实施例2的结构示意图；
图3为本发明实施例3的结构示意图；
图4为本发明实施例4的结构示意图。
其中，附图标记说明如下：
10：基板；20：栅极；30：栅绝缘层；40：半导体层；50：欧姆接触层；60：源级；70：漏级；80：第一凹槽；90：第二凹槽；41、42以及43：铟镓比不同的氧化铟镓锌材料层
具体实施方式
下面结构附图以及实施例对本发明进行进一步介绍，实施例仅限于对本发明进行解释，并不对本发明有任何限制。
实施例1
见图1所示，一种有效功率高的薄膜晶体管包括：基板10、设置在基板10上的栅极20、设置在基板10上且覆盖栅极20的栅绝缘层30、在栅绝缘层30表面上的半导体层40、以及设置在半导体层40上的源级60和漏级70，且源极60与漏极70相对设置，半导体层40上表面在源极60以及漏极70投影处形成若干第一凹槽80，欧姆接触层50形成在半导体层40上表面的源极60以及漏极70投影处，欧姆接触层50形状随半导体层40上表面形状变化而变化，源极60和漏极70形成在欧姆接触层50上，当所述第一凹槽80在栅极20处形成投影时，栅极20上表面在相应的投影区形成第二凹槽90，所述第二凹槽90形状尺寸与相应第一凹槽80相同。
本实施例中半导体层40材料为氧化铟镓锌，In3+可以形成5s轨道，有利于电子的高速传输，Ga3+与O2-离子有很强的结合力，可以通过控制Ga含量来控制氧空位的含量，并最终实现对载流子浓度的调控。
半导体层40上表面形成6个第一凹槽80，凹槽深度10nm～100nm，其中3个在源极60投影处形成，3个在源极漏极70投影处形成，6个凹槽与上部结构构成梳齿状，增加了金属半导体欧姆接触面积，为电子流动提供了更宽的通道，有效降低了接触电阻，降低接触电阻引起的功率消耗。
有2个第一凹槽80在栅极20处形成投影时，栅极20上表面在相应的投影区形成2个第二凹槽90，第二凹槽90形状尺寸与相应第一凹槽80相同，保证了不因第一凹槽80的设置而使得栅极20与源极60以及漏极70间距变小而导致寄生电容变大，因此不影响晶体管充放电速度。栅极20、源极60以及漏极70材料可为铜、铝、镍、镁、铬、钼、钨或者其合金。
此外，本实施例栅绝缘层30材料可为氧化硅、氮化硅或氮氧化硅。基板10可为是硬质基板，如玻璃基板，也可以是可挠式基板。实施例2
见图2所示，在本实施例中，半导体层40上表面形成4个第一凹槽80，其中2个在源极60投影处形成，2个在源极漏极70投影处形成，第一凹槽80在栅极20处不形成投影，无需再在栅极20上表面形成第二凹槽90，可简化制造工艺过程，其余结构配置与实施例1相同。
实施例3
见图3所示，在本实施例中，半导体层40两侧也形成欧姆接触层50，源极20以及漏极70在欧姆接触层50两侧边缘延伸，包裹欧姆接触层50两侧边缘，进一步增加金属半导体接触面积，降低功率消耗，其余结构配置与实施例1相同。
实施例4
见图4所示，在本实施例中，所述半导体层40由载流子浓度不同的多层半导体组成，所述多层半导体载流子浓度沿着由半导体层至源极以及漏极侧方向依次减小，具体的，半导体层40由3层铟镓比不同的氧化铟镓锌材料层41、42以及43组成，氧化铟镓锌材料铟镓比沿着由半导体层40至源极60以及漏极70侧方向依次减小，第3层氧化铟镓锌材料层43不含铟，即为氧化镓锌材料，既保证晶体管导通状态下足够大的迁移率，足够大的开态电流，又降低晶体管截止状态下的漏电流，增加开关比，其余结构配置与实施例1相同。

Claims (6)

1.一种薄膜晶体管，包括：基板、设置在基板上的栅极、设置在基板上且覆盖栅极的栅绝缘层、在栅绝缘层表面上的半导体层、以及设置在半导体层上的源极 和漏极 ，且源极与漏极相对设置，其特征在于：半导体层上表面在源极以及漏极投影处形成若干第一凹槽，欧姆接触层形成在半导体层上表面的的源极以及漏极投影处，欧姆接触层形状随半导体层上表面形状变化而变化，源极和漏极形成在欧姆接触层上，当所述第一凹槽在栅极处形成投影时，栅极上表面在相应的投影区形成第二凹槽，所述第二凹槽形状尺寸与相应第一凹槽相同；
所述半导体层两侧也形成欧姆接触层，源极以及漏极在欧姆接触层两侧边缘延伸，包裹欧姆接触层两侧边缘，所述半导体层材料为氧化物半导体，所述氧化物半导体材料为氧化铟镓锌、氧化铟锌、氧化镓锌或者其组合，所述半导体层由载流子浓度不同的多层半导体组成，所述多层半导体载流子浓度沿着由半导体层至源极以及漏极侧方向依次减小。
2.根据权利要求1所述的薄膜晶体管，其特征在于：所述第一凹槽数大于2。
3.根据权利要求1所述的薄膜晶体管，其特征在于：所述第一凹槽在栅极处不形成投影，即无需再在栅极上表面形成第二凹槽。
4.根据权利要求1所述的薄膜晶体管，其特征在于：所述第一凹槽深度10nm～100nm。
5.根据权利要求1所述的薄膜晶体管，其特征在于：所述栅绝缘层材料为氧化硅、氮化硅或氮氧化硅。
6.根据权利要求1所述的薄膜晶体管，其特征在于：所述栅极、源极以及漏极材料为铜、铝、镍、镁、铬、钼、钨或者其合金。
CN201610961648.4A 2016-11-04 2016-11-04 一种有效功率高的薄膜晶体管 Active CN106549041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610961648.4A CN106549041B (zh) 2016-11-04 2016-11-04 一种有效功率高的薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610961648.4A CN106549041B (zh) 2016-11-04 2016-11-04 一种有效功率高的薄膜晶体管

Publications (2)

Publication Number Publication Date
CN106549041A CN106549041A (zh) 2017-03-29
CN106549041B true CN106549041B (zh) 2019-08-02

Family

ID=58395446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610961648.4A Active CN106549041B (zh) 2016-11-04 2016-11-04 一种有效功率高的薄膜晶体管

Country Status (1)

Country Link
CN (1) CN106549041B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729359A (zh) 2019-10-25 2020-01-24 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN112466930A (zh) * 2020-11-16 2021-03-09 复旦大学 一种二维半导体材料的金属接触结构及其制备方法
CN113629077A (zh) * 2021-08-11 2021-11-09 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730511A (zh) * 2013-12-26 2014-04-16 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN104576759A (zh) * 2015-01-27 2015-04-29 北京大学 一种金属氧化物半导体薄膜晶体管及其制备方法
CN105895638A (zh) * 2016-06-21 2016-08-24 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法、液晶显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140203360A1 (en) * 2013-01-18 2014-07-24 International Business Machines Corporation Reducing contact resistance by direct self-assembling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730511A (zh) * 2013-12-26 2014-04-16 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN104576759A (zh) * 2015-01-27 2015-04-29 北京大学 一种金属氧化物半导体薄膜晶体管及其制备方法
CN105895638A (zh) * 2016-06-21 2016-08-24 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法、液晶显示装置

Also Published As

Publication number Publication date
CN106549041A (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
CN102723367B (zh) 一种氧化物半导体薄膜晶体管
CN106449763B (zh) 一种薄膜晶体管及制造方法和显示器面板
CN102231390B (zh) 一种超结结构的纵向双扩散金属氧化物半导体功率器件
CN104183646A (zh) 一种具有延伸栅结构的soi ldmos器件
CN104795447B (zh) 半导体结构
CN103280457B (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
CN106549041B (zh) 一种有效功率高的薄膜晶体管
US8698246B2 (en) High-voltage oxide transistor and method of manufacturing the same
CN105097922A (zh) 一种soi功率ldmos场效应晶体管的结构及其制造方法
CN103325835B (zh) 一种具有结型场板的soi功率ldmos器件
CN112768530B (zh) 一种高k围栅场介质纵向双扩散功率器件
CN102687274B (zh) 沟槽式金属氧化物半导体场效应晶体管
CN105304693A (zh) 一种ldmos器件的制造方法
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN104124269A (zh) 半导体装置
CN116469924A (zh) 漂移区电场优化的屏蔽栅mosfet
CN103715268B (zh) 氧化物薄膜晶体管及显示装置
KR20150060034A (ko) 이중 게이트 전극을 가진 박막 트랜지스터
CN112466955B (zh) 一种具有体内导电沟道的薄层soi-ldmos器件
CN108447904A (zh) 一种横向igbt的制造方法
CN105047702B (zh) 一种ldmos器件的制造方法
CN112186028A (zh) 一种集成npn穿通三极管的屏蔽栅mosfet器件
CN203631564U (zh) 氧化物薄膜晶体管及显示装置
CN207517701U (zh) 一种薄膜晶体管及显示器面板
CN107359193B (zh) 一种ldmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190611

Address after: Room 102, Floor 2, Building 151 Chuansha Road, Pudong New District, Shanghai, 201200

Applicant after: Shanghai Hefu Electronics Co., Ltd.

Address before: 523000 productivity building 406, high tech Industrial Development Zone, Songshan Lake, Dongguan, Guangdong

Applicant before: Dongguan Lianzhou Intellectual Property Operation Management Co.,Ltd.

GR01 Patent grant
GR01 Patent grant