CN101944539A - 一种独立栅控制的纳米线场效应晶体管 - Google Patents

Abstract

本发明公开一种独立栅控制的纳米线场效应晶体管。该晶体管是由内栅电极、外栅电极，内外栅介质层，沟道区和源区、漏区组成；其中，内栅电极位于整个器件结构的中心；由内向外内栅介质，沟道区，外栅介质和外栅电极同轴的全包围内层区域。内栅电极的引入可以使该纳米线器件工作于独立栅控的条件下，为低功耗电路设计提供一种选择方案，而且阈值电压受控制电极的调节灵敏度更大。当该器件工作于共栅条件下时，器件的电学性能优于常规纳米环栅器件和双栅器件。用10纳米的硅膜厚度，该独立栅控纳米线晶体管器件可以将栅长缩小到20纳米。

Description

一种独立栅控制的纳米线场效应晶体管

技术领域

本发明涉及半导体集成电路用器件，特别是涉及一种独立栅控制的纳米线场效应晶体管。

背景技术

半导体工业一直按照摩尔定律在飞速发展，集成电路用的晶体管尺寸不断减小。受制于短沟道效应和栅极漏电流的限制，传统的平面体硅技术在32nm技术节点以下将遭遇理论的极限。新结构器件不断涌现，包括了绝缘体上硅、双栅、三栅、环栅等众多非平面工艺器件。其中环栅器件因为栅的全包围结构而能提供最强的栅控制能力、最小的短沟道效应以及高开关电流比等优良特性，被认为很有可能在未来CMOS技术中应用。

在体硅器件中，通过衬底的偏置可以改变器件的阈值电压。对双栅器件，可以通过独立栅的操作，比如通过调节背栅偏置电压从而对前栅的阈值电压进行控制。独立栅控制的器件因为可以通过外加偏置信号改变阈值电压，在功耗管理领域比如低功耗的存储器电路中有重要应用。环栅器件因为栅的全包围结构，不能从衬底引出电极，而且栅极在电学上是连通的，一般不认为能进行独立栅操作。

发明内容

本发明的目的是提供一种独立栅控制的纳米线场效应晶体管。

本发明的目的是提供一种独立栅控制的纳米线场效应晶体管，是由外栅电极、内栅电极、源区、漏区、沟道区和内外栅介质层组成；

其中，所述内栅电极位于所述纳米线场效应晶体管的中心；所述沟道区通过内栅介质层隔离，并同轴全包围所述内栅电极；所述外栅电极与所述沟道区通过外栅介质隔离，并同轴全包围所述沟道区；所述源区和漏区分别位于所述沟道区的两侧，并同轴全包围所述内栅介质区。源漏区的厚度可等于沟道区厚度，也可设计为在靠近沟道区的部分等同于沟道区厚度，远离沟道区的厚度增大，即抬升了源漏区。

上述独立栅控制的纳米线场效应晶体管沟道区为不掺杂或轻掺杂的半导体材料，如硼掺杂浓度为1×10¹¹cm^-3的硅材料。源区和漏区为重掺杂的半导体材料，如磷的掺杂浓度为1×10²⁰cm^-3的硅材料。内栅电极和外栅电极的材料和功函数可调。内栅电极的直径可调，一般控制在十个纳米以上。内栅介质材料和厚度可调，如采用氧化硅材料，厚度保持为1.5到2纳米。沟道区半导体材料厚度可以根据器件的沟道长度调节。外栅介质材料和厚度可调，如采用厚度为1.5到2纳米的氧化硅材料。外栅电极的厚度可调，一般也控制在十个纳米以上。

本发明提供的独立栅控制的纳米线场效应晶体管，具有两个电学上不连通的栅电极：内栅电极和外栅电极。与常规的环栅器件相比，该结构器件允许在内栅电极和外栅电极上施加不同的工作电压，从而可以使器件工作在独立栅控的条件下，为器件的电路应用提供方便。当该独立栅控的纳米线器件工作在独立栅条件下时，不改变器件掺杂和尺寸参数，改变内栅电极的偏压将改变器件的电流电压特性。比如降低内栅电极的电压将提高外栅的阈值电压，降低整个器件的驱动电流。这个结果为低功耗的电路设计如存储器单元电路设计提供一种选择方案。当该独立栅控制的纳米线器件工作在共栅条件下时，与具有相同沟道半径的常规环栅纳米线器件相比，能有效地降低关态电流，提高开态电流，提高器件的电流开关比。与具有相同硅膜厚度的双栅器件相比，在相同的漏电流条件下该独立栅控制的纳米线器件可以在一定程度上提高开态电流，使得驱动能力更强。本发明为允许独立栅控制的纳米线器件性能优化、电路应用等提供了一个备选方案。

附图说明

图1为本发明提供的独立栅控制的纳米线场效应晶体管的截面示意图。

图2为独立栅控制的纳米线晶体管内栅电极对器件电流特性的影响。

图3为独立栅控制的纳米线晶体管外栅阈值电压受内栅电极的调节关系。

图4为独立栅控制的纳米线晶体管亚阈值斜率受内栅电极的调节关系。

图5为提出的纳米线晶体管在共栅操作下与常规纳米线晶体管电流特性比较。

图6为独立栅控制的纳米线晶体管与双栅器件相比在考虑迁移率退化因素条件下的电流特性比较。

图7为独立栅控制的纳米线晶体管与双栅器件相比在无迁移率退化因素条件下的电流特性比较。

图8为独立栅控制的纳米线晶体管在共栅操作下阈值电压随沟道长度的漂移关系。

图9为独立栅控制的纳米线晶体管在共栅操作下漏致势垒降低效应随沟道长度的变化关系。

图10为独立栅控制的纳米线晶体管在共栅操作下亚阈值斜率随沟道长度的变化关系。

具体实施方式

本发明提供的独立栅控制的纳米线场效应晶体管，其结构如图1所示，是由内栅电极1，外栅电极2，内栅介质区3，外栅介质区4，沟道区5，源区6和漏区7组成。整个器件结构各区共轴。外栅电极全包围器件的沟道区。内栅电极通过源漏区引出。

该晶体管按照现有方法进行制备，制备流程简述如下：

1)在硅圆片上用圆形氮化硅硬掩模，SF6刻蚀出多晶硅硅柱；高温1150℃氧化、HF水溶液(HF与水的体积比为1∶25)腐蚀缩小硅柱尺寸；高温氧化形成设定厚度的内栅介质包围多晶硅柱的结构；

2)外延工艺制作沟道结构，高温1150℃氧化、HF水溶液(HF与水的体积比为1∶25)腐蚀减小沟道区厚度达到设定值；热生长外栅介质氧化层；

3)完成外栅结构的制备；大角度注入磷(1x10¹⁵cm^-2/10keV)并退火(1000℃/10s)，制备源漏区；

4)标准CMOS工艺完成金属电极制备。

下面结合具体实施例对本发明作进一步阐述，但本发明并不限于以下实施例。

实施例1、独立栅控制的纳米线场效应晶体管及其性能检测

该独立栅控制的纳米线场效应晶体管的结构如图1所示，其中，内栅电极1和外栅电极2材料的功函数设为4.61电子伏；内栅介质3和外栅介质4为厚度1.5纳米的氧化硅层，沟道区5为硼掺杂浓度1×10¹¹cm^-3的硅材料，厚度为10纳米；源区6和漏区7是磷掺杂浓度为1×10²⁰cm^-3的硅材料；内栅半径为10纳米。器件的源区和漏区的长度均为50纳米。源漏区厚度等于沟道区厚度并包围内栅电极。

对100纳米栅长的独立栅控制的纳米线器件在独立栅控制和共栅控制下进行对比，所得如图2-7所示。

首先在不同内栅电极偏置的条件下得到的电流电压关系如图1所示。由该图可知，增大内栅电极的偏置电压会降低外栅的阈值电压，使器件的关态电流和开态电流同时增大，而关态电流的变化幅度更大，器件的亚阈值斜率发生退化。降低内栅电极的偏置电压甚至使内栅电极偏置在负压的条件下，可以提高外栅的阈值电压，在降低关态电流的同时也降低了开态电流。比如内栅电极的偏置电压从0.6V降低到-1V，器件关态电流改变了8个数量级，开态电流改变了15倍。

提取独立栅器件操作在各个内栅偏置电压下外栅的阈值电压并绘于图2。可以更明显地看到，内栅偏置电压偏置电压从0.7V降低到-2V，外栅的阈值电压从接近0V提高到0.8V。阈值电压的改变很明显。图中的直线与阈值电压随内栅电极电压变化曲线平行，斜率为0.24。这个斜率反映了内栅电压对阈值电压变化的调节灵敏度，也是内外栅电极耦合强度的一个直观体现。Dupre的文章中给出的独立栅控制的纳米线器件的这个斜率为0.15，而与之比较的双栅器件的这个斜率为0.2。我们提出的独立栅控制的纳米线器件的这个因子高于上述两种结构。

提取独立栅器件操作在各个内栅偏置电压下外栅的亚阈值斜率并绘于图3。由图3可以看出，正的内栅偏置电压会使器件的开关特性退化，器件的亚阈值斜率很快的升高。而降低内栅偏置电压开始会改善器件的开关特性，但是进一步降低内栅偏置电压却会使亚阈值斜率略微升高，最后基本维持在84左右。这个结果与Dupre得到的82相似。因此应用独立栅纳米线器件到电路中将涉及到一个优化选择内栅偏置的问题。

图5比较了独立栅控制的纳米线器件与常规的纳米环栅器件在相同沟道直径下的电流电压特性。从图5可知，内栅的引入增强了栅电极对沟道的控制能力，使得器件的关态电流降低。同时，当器件工作在强反型时，内栅的引入又使得沟道中实际上存在两个导电层，独立栅控制纳米线的驱动电流基本保持在常规纳米环栅器件的2倍左右。可见独立栅纳米线器件在环栅器件的基础上进一步改善了开关特性。

独立栅控制的纳米线器件相当于宽度方向卷曲的双栅器件。图6绘出与具有等效沟道宽度的双栅器件相比的电流电压特性。由图6可知，两种器件的关态电流相似，但是独立栅控制纳米线器件给出了更高的开态驱动电流，该实施例制备所得器件的驱动电流增大了2倍多。

可认为这种增强得益于独立栅控制纳米线器件沟道内垂直沟道方向电场要低，从而使得载流子迁移率退化比双栅器件降低。图7给出了不考虑载流子迁移率退化条件下两种器件的电流测定结果。首先两者的转移特性曲线基本重合，说明迁移率不同程度的蜕化是导致独立栅控制纳米线器件比双栅器件驱动电流高的原因。对独立栅纳米线，迁移率的退化导致电流减小约为原来的1/3；而对双栅器件，这个因子大约为1/7。迁移率退化在双栅器件中更加明显。

基于上述结果，独立栅控制的纳米线晶体管取得了最大的栅控制能力，得到的器件性能优于纳米环栅器件和双栅器件，在器件尺寸缩小到32nm及其以下技术节点后有发挥应用的潜力。该器件工作于共栅条件下随沟道长度缩小的器件特性在图8-10中给出。

图8绘制了该纳米线器件的阈值电压随沟道长度的漂移关系图。在器件沟道长度从100纳米缩小到20纳米后阈值电压的漂移量为0.136V。图9绘制了漏致势垒降低因子随沟道长度的变化关系图。在沟道长度达到20纳米后，这个因子升高到约180mV。图10给出亚阈值斜率随沟道长度的变化。20纳米栅长器件给出的亚阈值斜率约为90mV/dec。即在阈值电压漂移0.14V，漏致势垒降低因子180mV，亚阈值斜率90mV/dec的器件设计窗口内，独立栅控制的纳米线器件可以用10纳米的硅膜厚度推进器件沟道长度缩小到20纳米。

本发明提供的独立栅控制的纳米线场效应晶体管可以提供独立栅的操作，从而为纳米线用于低功耗电路设计提供一种选择方案。同时与传统纳米环栅场效应晶体管相比，独立栅器件能在一定程度上降低器件关态电流，提高电流开关比。与双栅器件相比，该独立栅器件因为其环形的结构使得器件内部电场降低，器件受迁移率退化的影响更小，从而能提供较高的驱动电流。在一定的器件设计裕度要求下，该独立栅控纳米线晶体管器件用10纳米硅膜厚度可以将器件栅长缩小到20纳米。

Claims (4)

1.一种独立栅控制的纳米线场效应晶体管，是由外栅电极、内栅电极、源区、漏区、沟道区和内外栅介质层组成；

其中，所述内栅电极位于所述纳米线场效应晶体管的中心；

所述沟道区通过内栅介质层隔离，并同轴全包围所述内栅电极；

所述外栅电极与所述沟道区通过外栅介质隔离，并同轴全包围所述沟道区；

所述源区和漏区分别位于所述沟道区的两侧，并同轴全包围所述内栅介质区。

2.根据权利要求1所述的晶体管，其特征在于：所述构成沟道区的材料为不掺杂或掺杂浓度为1×10¹¹cm^-3-1×10¹⁵cm^-3的半导体材料；

所述构成源区和漏区的材料为掺杂浓度为1×10²⁰cm^-3-2×10²¹cm^-3的半导体材料。

3.根据权利要求2所述的晶体管，其特征在于：所述构成沟道区的材料为硼掺杂浓度为1×10¹¹cm^-3的硅材料；

所述构成源区和漏区的材料为磷掺杂浓度为1×10²⁰cm^-3的硅材料。

4.根据权利要求1-3任一所述的晶体管，其特征在于：所述内栅电极的直径为10-15纳米；

所述内栅介质层的厚度为1.5-2纳米；

所述外栅电极的厚度为5-20纳米；

所述外栅介质层的厚度为1.5-2纳米；

所述沟道区的厚度为5-20纳米。

Images