CN102254948B

CN102254948B - 一种双围栅结构的隧穿场效应晶体管及其制备方法

Info

Publication number: CN102254948B
Application number: CN201110217282A
Authority: CN
Inventors: 黄如; 邱颖鑫; 詹瞻; 黄芊芊
Original assignee: Peking University
Current assignee: Peking University; Semiconductor Manufacturing International Beijing Corp
Priority date: 2011-07-29
Filing date: 2011-07-29
Publication date: 2012-10-10
Anticipated expiration: 2031-07-29
Also published as: CN102254948A

Abstract

本发明公布了一种隧穿场效应晶体管及其制备方法。本发明的晶体管具有双围栅结构，一个外围栅(outer gate)和一个内围栅(inner gate)，以及垂直半导体衬底的环状沟道区、环状的源区和环状的漏区。其中内围栅包括内围栅导电层和内围栅介质层，外围栅包括外围栅导电层和外围栅介质层。本发明提供的双围栅结构的隧穿场效应晶体管，双围栅结构具有栅控能力强、能抑制短沟道效应和亚阈特性退化和提高器件的驱动能力的优点；而采用双围栅结构的隧穿场效应晶体管的性能得到提升，即驱动能力更强和亚阈斜率更好。

Description

一种双围栅结构的隧穿场效应晶体管及其制备方法

技术领域

本发明属于半导体器件技术领域，具体涉及一种双围栅结构的隧穿场效应晶体管及其制备方法。

背景技术

器件尺寸按摩尔定律（Moore Law）不断缩小，使得器件的短沟道效应和亚阈性能退化愈发严重，这限制了器件的应用和进一步的缩小。为了保证器件的性能，需要从新材料、器件新结构、新工作机制等方面出发，优化出性能优异的器件。在器件的结构方面，多栅结构方面的研究成为热点：在80年代提出的双栅(DG)结构，其比单栅结构能更好地控制沟道区的电势分布；以及后来提出的垂直双栅（FinFET）结构，便于工艺实现；具有三个栅的三栅结构，比双栅结构的控制能力更强；以及把硅薄膜完全包围的围栅结构。总的来说，多栅结构对沟道的控制加强，从而可以抑制短沟效应和防止亚阈性能的退化。在新工作机制方面，如以碰撞电离为原理的IMOS和以隧穿机制为基础的器件，这些新工作机制可以突破亚阈斜率60mV/dec（300K）的限制，可以作为未来新技术节点的候选。而以带带隧穿工作机制的隧穿场效应晶体管（TFET）是当前的热点，有很好的应用前景。

目前的隧穿场效应晶体管（TFET）主要问题是与金属-氧化物-半导体场效应晶体管（MOS）场效应晶体管相比，其驱动电流小；特别是硅基的TFET，其驱动电流小且亚阈斜率不易突破60mV/dec（300K）。为了解决这些问题，领域内解决方案有：采用新材料，如锗、III-V化合物等；新结构，如双栅、纳米线等。图1(a)是双栅(DG)器件垂直沟道的剖面图、图1(b)是围栅(GAA)器件垂直沟道的剖面图以及图1(c)平面隧穿场效应晶体管（TFET）的剖面图。其中101为半导体衬底，102为硅上的绝缘层；103和104是双栅（DG）器件的栅介质层和沟道；105和106是围栅（GAA）器件栅介质层和沟道；107和108是隧穿场效应晶体管的栅介质层和沟道，且109和110是其的源区和漏区，特点在于源区和漏区的掺杂类型不一样。

发明内容

本发明的目的是提出一种双围栅结构的隧穿场效应晶体管。

一种双围栅结构的隧穿场效应晶体管，具有两个围栅，一个外围栅（outer gate）和一个内围栅（inner gate）。其中内围栅包括内围栅导电层和内围栅介质层，外围栅包括外围栅导电层和外围栅介质层。这种双围栅结构把沟道区域完全包围，具有较强的栅控能力。

本发明提出的双围栅结构的隧穿场效应晶体管包括：

具有第一种掺杂类型的半导体衬底；

在半导体衬底上形成的垂直衬底的环状沟道区；

在环状沟道区的外侧的底部形成第二种掺杂类型的的环状的漏区；

在环状沟道区的内侧的底部形成的辅助连通漏区第二种掺杂类型的区域；

在环状沟道区的内部的侧面和底部形成的开口向上的槽形的环状的内围栅介质层；

在内围栅介质层内形成的填充的圆柱形的内围栅导电层；

在环状沟道区的外部的侧面和底部形成的开口向上的“L”形环状的外围栅介质层；

在外围栅介质层内形成填充的环状的外围栅导电层；

在外围栅导电层的外侧和漏区上形成的环状的第一绝缘层；

在环状沟道区的上面形成的具有第一种掺杂类型的环状的源区；

覆盖在源区、内围栅导电层、内围栅介质层、外围栅导电层、外围栅介质层和第一绝缘层上的第二绝缘层；

在第二绝缘层和第一绝缘层中形成的连通漏区的环状的漏电极；

在第二绝缘层中形成的连通内围栅导电层的圆柱形的内围栅电极；

连通外围栅导电层的环状的外围栅电极；以及

连通源区的环状的源电极。

其中，半导体衬底可以是单晶硅、多晶硅或绝缘材料上的硅以及其他半导体材料；内围栅导电层和外围栅导电层的导电材料可以是掺杂的多晶硅、氮化钛或氮化钽以及金属等材料；内围栅介质层和外围栅介质层的绝缘薄膜材料可以是氧化硅或氧化氟等高K栅材料；第一绝缘层的绝缘薄膜材料可以是氧化硅或氮化硅；第二绝缘层的绝缘薄膜材料可以是氧化硅或氮化硅；电极的导电材料可以是掺杂的多晶硅、金属铝或金属钨等；第一种掺杂类型和第二种掺杂类型的杂质为互补的杂质类型，如磷与硼等。

本发明的另一个目的是在于提供上述的双围栅结构的隧穿场效应晶体管制备方法。

本发明提供的双围栅隧穿场效应晶体管的制备方法包括：

1)提供一个具有第一种掺杂类型的半导体衬底；

2)依次氧化或淀积形成第一层绝缘薄膜和第二层绝缘薄膜；

3)再淀积第一层抗蚀剂层，并掩膜曝光刻蚀出内围栅所需的图形窗口；

4)在抗蚀剂掩膜作用下，用反应离子深刻蚀(RIE)分别刻蚀第二层绝缘薄膜、第一层绝缘薄膜和半导体衬底，形成圆柱形通孔；

5)去除第一层抗蚀剂层，然后离子注入并快速热退火，在圆柱形通孔底部形成具有第二种掺杂类型的掺杂区域；

6)在圆柱形通孔的侧面和底部，通过氧化或淀积形成内围栅介质层；

7)淀积第一种导电薄膜，填充圆柱形通孔，在内围栅介质层上形成内围栅导电层，并作平坦化；

8)淀积第二层抗蚀剂层，并通过掩膜曝光刻蚀形成外围栅和第一绝缘层所需的图形窗口；

9)在第二层抗蚀剂层的掩膜作用下，用反应离子深刻蚀(RIE)分别刻蚀第二层绝缘薄膜、第一层绝缘薄膜和半导体衬底，形成环状槽形通孔；

10)去除第二层抗蚀剂层，用离子注入并快速热退火，在环状槽形通孔底部形成具有第二种掺杂类型的漏区；

11)在环状槽形通孔的侧面和底部，通过氧化或淀积形成外围栅介质层；

12)淀积第一种导电薄膜，填充环状槽形通孔，并作平坦化；

13)刻蚀第一种导电薄膜，直至低于环状沟道区的顶部；

14)去除第一层绝缘薄膜和第二层绝缘薄膜，然后淀积一层光刻胶，并掩膜曝光光刻出环状沟道区的窗口；

15)离子注入并快速热退火形成环状的源区；

16)去除光刻胶，然后刻蚀填充环状槽形通孔的第一种导电薄膜，直至底部的外围栅介质层；

17)淀积第一种绝缘薄膜材料，形成环状的第一绝缘层和覆盖在源区、内围栅导电层、内围栅介质层、外围栅导电层、外围栅介质层和第一绝缘层上的第二绝缘层；18)在第二绝缘层和第一绝缘层中形成的连通漏区的环状的漏电极；

19)在第二绝缘层中形成的连通内围栅导电层的圆柱形的内围栅电极，连通外围栅导电层的环状的外围栅电极以及连通源区的环状的源电极。

其中，半导体衬底可以是单晶硅、多晶硅或绝缘材料上的硅以及锗等其他半导体材料；内围栅导电层和外围栅导电层的导电材料可以是掺杂的多晶硅、氮化钛或氮化钽或金属等材料；内围栅介质层和外围栅介质层的绝缘薄膜材料可以是氧化硅或氧化氟等高K栅材料；第一绝缘层和第二绝缘层所用第一种绝缘薄膜材料可以是氧化硅或氮化硅；第一种掺杂类型和第二种掺杂类型为互补的杂质类型，如磷与硼等；电极的导电材料和电极互连层可以是掺杂的多晶硅、金属铝或金属钨等。

本发明提供的双围栅结构的隧穿场效应晶体管，双围栅结构具有栅控能力强、能抑制短沟道效应和亚阈特性退化和提高器件的驱动能力的优点；而采用双围栅结构的隧穿场效应晶体管的性能得到提升，即驱动能力更强和亚阈更好斜率。

附图说明

下面结合附图与具体实施方式对本发明作进一步的说明：

图1(a)、(b)和(c)分别是垂直双栅器件结构沿沟道方向的剖面图、围栅器件结构沿垂直沟道方向的剖面图和平面隧穿场效应晶体管的剖面图；

图2(a)、(b)和(c)分别是本发明的隧穿场效应晶体管的剖面图、俯视图和沿着图(a)中的AA’方向的剖面图；

图3至图15是制备如图2所示的本发明的隧穿场效应晶体管的工艺流程的剖面图。

具体实施方式

图2是本发明的隧穿场效应晶体管的制备方法的一个实施例，其中图2(a)是本发明的隧穿场效应晶体管的剖面图，图2(b)是本发明的隧穿场效应晶体管的俯视图，图2(c)是沿图2(a)中的AA’方向的剖面图。该隧穿场效应晶体管包括两个栅电极（外围栅电极212和内围栅电极213）、一个漏电极210和一个源电极211。该隧穿场效应晶体管进一步包括垂直半导体衬底的环状沟道区200、环状的源区203和环状的漏区205、圆柱形的内围栅、环状的外围栅和衬底区。其中内围栅包括掺杂多晶硅的内围栅导电层214和二氧化硅的内围栅介质层206，外围栅包括掺杂的多晶硅的外围栅导电层207和二氧化硅的外围栅介质层204。另外，N+掺杂区202起到辅助连通漏区205的作用。外围栅导电层207和内围栅导电层214分别是通过第二绝缘层209中的源电极211和内围栅电极213引出的，源区是通过第二绝缘层的209的是外围栅电极212引出的，漏区是通过第二绝缘层和第一绝缘层的漏电极210引出的。第二绝缘层208起到隔离漏电极210和外围栅导电层207的作用，第一绝缘层209起覆盖隔离保护器件的作用。源区203使用硼离子参杂，漏区205和辅助区202使用磷离子掺杂，源区和漏区的掺杂类型是不一样的。电极除了金属铝外，还可以是掺杂的多晶硅以及钨等金属；半导体衬底为轻掺杂的P型硅衬底，也可是多晶硅或锗等半导体材料；外围栅介质层和内围栅介质层的材料除了是二氧化硅，也可是Hf02等高K材料。

图3~15描述的是制备如图2所示的实施例的制备工序，具体步骤包括：

首先，在P型半导体硅衬底201上热氧化生长一厚度10nm的二氧化硅层301，再淀积一层厚20nm的氮化硅层302；接着，在二氧化硅层表面上淀积第一层抗蚀剂层303；并用光刻腐蚀出对应内围栅的圆柱形的窗口304，如图3所示；

接下来，在抗蚀剂掩膜作用下，利用反应离子深刻蚀(RIE)，分别刻蚀二氧化硅层301、氮化硅层302和半导体衬底201，形成圆柱形通孔401，如图4所示；

接下来，去除第一层抗蚀剂层303，利用离子注入技术掺杂，然后在900-1000度下快速退火激活，形成N+的区域202，离子束501为含砷或磷的离子，如图5所示；

接下来，在圆柱形通孔401的侧表面和通孔底部通过热氧化生长厚度在4~6nm的二氧化硅206，且与上面的二氧化硅层301相连，作为内围栅介质层；然后利用LPCVD技术，淀积掺杂的多晶硅214，最终把圆柱形通孔填充，并作平坦化，如图6所示；

接下来，淀积第二层抗蚀剂层701，并光刻腐蚀出外围栅的圆环形图形窗口702，如图7所示；

接下来，在抗蚀剂掩膜下，用反应离子深刻蚀(RIE)，分别刻蚀氮化硅层302、二氧化硅层301和半导体衬底201，形成环状槽形的圆柱形通孔801，如图8所示；

接下来，去第二层抗蚀剂层701，然后通过离子注入技术掺杂，然后在900-1000度下快速退火激活，形成N+掺杂的漏端区域205，离子束901为含砷或磷的离子，如图9所示；

接下来，在圆柱形通孔801的侧面和通孔底部通过热氧化生长厚度在4~6nm的二氧化硅204，且与上面的二氧化硅层301相连，作为外围栅介质层204，然后利用LPCVD技术，淀积掺杂的多晶硅207，最终把圆柱形通孔801填充，并作平坦化，如图10所示；

接下来，刻蚀多晶硅（207、214），需确保多晶硅低于环状沟道区200顶部的高度，如图11所示；

接下来，去掉氮化硅层302和二氧化硅层301，再淀积一层光刻胶1201，并光刻出源端注入的图形，再用离子注入形成P+掺杂的源端区域203，所用的离子束1202为含硼的离子，如图12所示；

接下来，去除光刻胶1201，再通过掩膜刻蚀多晶硅207直到外围栅介质层204，形成用来引出漏区的环状槽形通孔1301，同时也形成多晶硅的外围栅导电层207，如图13所示；

接下来，淀积二氧化硅，形成填充环状槽形通孔1301的第一绝缘层208及覆盖了源区203、内围栅导电层214、内围栅介质层206、外围栅导电层207、外围栅介质层204以及第一绝缘层208的第二绝缘层209，并作平坦化，如图14所示；

最后，在第二绝缘层209中以及第一绝缘层208中形成的连通漏区205的环状的漏电极210，在第二绝缘层209中形成的连通内围栅导电层214的圆柱形的内围栅电极213，连通外围栅导电层207的环状的外围栅电极212和连通源区203的环状的源电极211，如图15所示。

Claims

1.一种隧穿场效应晶体管，其特征在于，包括：具有第一种掺杂类型的半导体衬底；在半导体衬底上形成的垂直衬底的环状沟道区；在所述环状沟道区的外侧的底部形成第二种掺杂类型的环状的漏区；在所述环状沟道区的内侧的底部形成的辅助连通漏区的第二种掺杂类型的区域；在所述环状沟道区的内部的侧面和底部形成的开口向上的槽形的环状的内围栅介质层；在所述内围栅介质层内形成的填充的圆柱形的内围栅导电层；在所述环状沟道区的外部的侧面和底部形成的开口向上的“L”形环状的外围栅介质层；在所述外围栅介质层内形成填充的环状的外围栅导电层；在所述外围栅导电层的外侧和漏区上形成的环状的第一绝缘层；在所述环状沟道区的上面形成的具有第一种掺杂类型的环状的源区；覆盖在所述源区、内围栅导电层、内围栅介质层、外围栅导电层、外围栅介质层和第一绝缘层上的第二绝缘层；在所述第二绝缘层和第一绝缘层中形成的连通漏区的环状的漏电极；在所述第二绝缘层中形成的连通内围栅导电层的圆柱形的内围栅电极；连通所述外围栅导电层的环状的外围栅电极；以及连通所述源区的环状的源电极。

2.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述半导体衬底是单晶硅、多晶硅、绝缘材料上的硅以及其他半导体材料。

3.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述内围栅导电层和外围栅导电层的导电材料是掺杂的多晶硅、氮化钛或氮化钽以及金属材料。

4.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述内围栅介质层和外围栅介质层的绝缘薄膜材料是氧化硅或氧化氟高K栅材料。

5.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第一绝缘层的绝缘薄膜材料可以是氧化硅或氮化硅。

6.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第二绝缘层的绝缘薄膜材料可以是氧化硅或氮化硅。

7.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述漏电极、源电极、内围栅电极和外围栅电极的导电材料可以是掺杂的多晶硅、金属铝或金属钨。

8.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第一种掺杂类型和所述第二种掺杂类型的杂质为互补的杂质类型。

9.一种权利要求1所述隧穿场效应晶体管的制备方法，其特征在于，包括：

1)提供一个具有第一种掺杂类型的半导体衬底；

2)依次氧化或淀积形成第一层绝缘薄膜和第二层绝缘薄膜；

4)在抗蚀剂掩膜作用下，用反应离子深刻蚀分别刻蚀所述第二层绝缘薄膜、第一层绝缘薄膜和半导体衬底，形成圆柱形通孔；

5)去除所述第一层抗蚀剂层，然后离子注入并快速热退火，在圆柱形通孔底部形成具有第二种掺杂类型的掺杂区域；

6)在所述圆柱形通孔的侧面和底部，通过氧化或淀积形成内围栅介质层；

7)淀积第一种导电薄膜，填充所述圆柱形通孔，在所述内围栅介质层上形成内围栅导电层，并作平坦化；

9)在所述第二层抗蚀剂层的掩膜作用下，用反应离子深刻蚀分别刻蚀所述第二层绝缘薄膜、第一层绝缘薄膜和半导体衬底，形成环状槽形通孔；

10)去除所述第二层抗蚀剂层，用离子注入并快速热退火，在环状槽形通孔底部形成具有第二种掺杂类型的漏区；

11)在所述环状槽形通孔的侧面和底部，通过氧化或淀积形成外围栅介质层；

12)淀积第一种导电薄膜，填充环状槽形通孔，并作平坦化；

13)刻蚀所述第一种导电薄膜，直至低于环状沟道区的顶部；

14)去除所述第一层绝缘薄膜和第二层绝缘薄膜，然后淀积一层光刻胶，并掩膜曝光光刻出环状沟道区的窗口；

15)离子注入并快速热退火形成环状的源区；

16)去除光刻胶，然后刻蚀填充环状槽形通孔的所述第一种导电薄膜，直至底部的所述外围栅介质层；

17)淀积第一种绝缘薄膜材料，形成环状的第一绝缘层和覆盖在源区、内围栅导电层、内围栅介质层、外围栅导电层、外围栅介质层和第一绝缘层上的第二绝缘层；

18)在所述第二绝缘层和第一绝缘层中形成的连通漏区的环状的漏电极；

19)在所述第二绝缘层中形成的连通内围栅导电层的圆柱形的内围栅电极，连通外围栅导电层的环状的外围栅电极以及连通源区的环状的源电极。