CN107768431A - 分立双方筒形栅内嵌u形沟道晶体管及其制造方法 - Google Patents
分立双方筒形栅内嵌u形沟道晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107768431A CN107768431A CN201711050837.7A CN201711050837A CN107768431A CN 107768431 A CN107768431 A CN 107768431A CN 201711050837 A CN201711050837 A CN 201711050837A CN 107768431 A CN107768431 A CN 107768431A
- Authority
- CN
- China
- Prior art keywords
- monocrystalline silicon
- shaped
- square tube
- gate electrode
- tube shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 119
- 230000005669 field effect Effects 0.000 claims abstract description 12
- 239000012212 insulator Substances 0.000 claims description 45
- 230000004888 barrier function Effects 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 26
- 230000010354 integration Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010181 polygamy Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
Abstract
本发明涉及分立双方筒形栅内嵌U形沟道晶体管及其制造方法，可实现源电极和漏电极之间的间距仅有1纳米的高集成金属氧化物半导体场效应晶体管。本发明采用方筒形栅电极，在U形单晶硅所形成的凹槽内部不引入栅电极的前提下，保证了栅电极对U形单晶硅沟道的控制能力。即提高集成度的同时保证了栅电极对沟道的控制能力。同时采用方筒形辅控栅电极和方筒形栅电极等两个彼此独立控制的栅电极，有效解决了普通无结晶体管沟道掺杂浓度过低会带来源漏电阻的增加，而掺杂浓度过高又会导致器件迁移率和稳定性下降这二者之间的矛盾，因此适用于推广应用。
Description
技术领域
本发明属于超大规模集成电路制造领域，具体涉及适用于超高集成度集成电路制造的分立双方筒形栅内嵌U形沟道晶体管及其制造方法。
背景技术
集成电路的基本单元MOSFETs晶体管随着尺寸的不断减小，源电极和漏电极的间距缩小至几十个纳米，沟道的缩短一方面导致栅电极的控制能力减弱而引发亚阈值摆幅变大、漏电流增加、静态功耗增大、漏电极电压导致势垒降低而导致阈值电压的漂移、抗击穿能力显著下降等问题。为提高纳米级MOSFETs晶体管的栅电极控制能力，诸如双栅、折叠栅等多栅技术被提出。然而当器件沟道物理长度进一步缩小至十几个纳米至几个纳米，由于沟道长度的进一步缩短，双栅、折叠栅的控制能力也会随之减弱，为解决这一问题，发明人提出了一种U形沟道场效应晶体管,在不增加源电极和漏电极的间距的前提下，通过采用U形垂直沟道，可将沟道长度有效延长，在保证集成度可进一步提升的前提下，显著降低了短沟道效应。然而这种晶体管在U形凹槽内部沿源、漏方向上要形成栅绝缘层、栅电极、栅绝缘层等多层结构，一方面为实现凹槽内部需要较为复杂的工艺步骤，另一方面凹槽内结构复杂性也不易于集成度的进一步提升。同时，高掺杂浓度的沟道会导致器件的迁移率明显下降，且杂质随机散射会导致器件的可靠性受到严重影响，为提高无结型器件的迁移率及可靠性，就需要降低硅薄膜的掺杂浓度，然而掺杂浓度的降低会带来源漏电阻的增加而影响器件的开启特性。
发明内容
发明目的：
为解决发明人之前提出的U形沟道场效应晶体管凹槽内部结构复杂所导致的集成度难以进一步提升、单晶硅高迁移率与低源电阻之间的矛盾关系等问题，本发明提出分立双方筒形栅内嵌U形沟道晶体管及其制造方法。
技术方案：
本发明是通过以下技术方案来实现的：
一种分立双方筒形栅内嵌U形沟道晶体管，包括一个SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层；SOI晶圆的绝缘层上方具有U形单晶硅、栅极绝缘层和方筒形栅电极；U形单晶硅为掺杂浓度低于1018cm-3的单晶硅材料，具有U形凹槽结构特征，其凹槽内部及前后左右侧表面由栅极绝缘层填充和覆盖，且U形单晶硅所形成的U形凹槽内的左右两侧除了栅极绝缘层不含任何其它结构层，栅极绝缘层位于U形单晶硅所形成的U形凹槽结构左右两侧的两个垂直部分之间的区域；U形单晶硅所形成的U形凹槽结构左右两侧的两个垂直部分通过栅极绝缘层彼此隔离；栅极绝缘层俯视观看呈现汉字“日”字形，对U形单晶硅整体除上下表面以外的外表面形成包裹围绕；方筒形栅电极对栅极绝缘层的下方部分的前后左右四个侧面相互接触，对栅极绝缘层形成四面包裹，并通过栅极绝缘层与U形单晶硅彼此绝缘隔离，使得U形单晶硅所形成的U形凹槽结构的下方部分内嵌于方筒形栅电极所形成的筒状的内部，对U形单晶硅所形成的U形凹槽结构左右两侧的两个垂直部分的下方和底部水平部分具有场效应控制作用；方筒形辅控栅电极对栅极绝缘层的上方部分的前后左右四个侧面相互接触，对栅极绝缘层的上方部分形成四面包裹，并通过栅极绝缘层与U形单晶硅彼此绝缘隔离，使得U形单晶硅所形成的U形凹槽结构的下方部分内嵌于方筒形栅电极所形成的筒状的内部，对U形单晶硅所形成的U形凹槽结构左右两侧的两个垂直部分的上方部分具有场效应控制作用；方筒形栅电极和方筒形辅控栅电极之间通过绝缘介质层彼此绝缘隔离；绝缘介质层的位于方筒形栅电极和方筒形辅控栅电极之间的部分的厚度不大于5纳米；方筒形栅电极和方筒形辅控栅电极这两个电极为彼此独立控制的电极；方筒形辅控栅电极在器件工作时始终处于固定电位以确保方筒形辅控栅电极与源电极之间具有足够的电势差而使U形单晶硅上表面两端的部分形成载流子积累，以此降低作为器件源极区的U形单晶硅的上表面的阻值，使晶体管在低掺杂浓度下具有高迁移率特性的同时，在低掺杂浓度的U形单晶硅与源电极无法充分形成欧姆接触的情况下实现低源电阻特性；源电极和漏电极由金属材料构成，分别位于U形单晶硅所形成的U形凹槽结构左右两侧垂直部分的上表面的上方，并分别与与U形单晶硅所形成的U形凹槽结构左右两侧垂直部分的上表面相互接触，源电极和漏电极之间通过绝缘介质层彼此绝缘隔离。
分立双方筒形栅内嵌U形沟道晶体管的制造方法，其制造步骤如下：
步骤一：提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层，SOI晶圆的绝缘层的上方为用于形成U形单晶硅的单晶硅层，通过光刻、刻蚀工艺除去部分U形单晶硅，在SOI晶圆上进一步形成U形单晶硅；
步骤二：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅，初步形成栅极绝缘层；
步骤三：通过光刻、刻蚀工艺将SOI晶圆的绝缘层上方的U形单晶硅的前后左右四周部分以及步骤二所形成的栅极绝缘层的前后两侧外侧部分刻蚀至露出SOI晶圆的绝缘层；
步骤四：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅的上表面，再通过光刻、刻蚀工艺将U形单晶硅前后左右四周的绝缘介质进行部分刻蚀至露出SOI晶圆的绝缘层，进一步形成栅极绝缘层；
步骤五：在SOI晶圆上方淀积金属或多晶硅并平坦化表面至露出U形单晶硅的上表面，再通过刻蚀工艺刻蚀掉位于U形单晶硅四周上方部分金属或多晶硅，形成方筒形栅电极；
步骤六：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅的上表面，再通过刻蚀工艺刻蚀掉位于U形单晶硅四周上方部分绝缘介质，初步形成绝缘介质层；
步骤七：在SOI晶圆上方淀积金属或多晶硅并平坦化表面至露出U形单晶硅的上表面，形成方筒形辅控栅电极；
步骤八：在晶圆表面淀积绝缘介质，并通过刻蚀工艺除去U形单晶硅所形成的U形凹槽两侧垂直部分上方的绝缘介质，形成绝缘介质层和源漏通孔，再对晶圆上表面淀积金属或多晶硅，平坦化表面至露出绝缘介质层，在通孔中形成源电极和漏电极。
优点及效果：
本发明具有如下优点及有益效果：
1. 低掺杂浓度与低源电阻的共同实现；
由于本发明采用方筒形辅控栅电极和方筒形栅电极这两个彼此独立控制的栅电极，使得器件的沟道在低掺杂浓度下，在保证高迁移率的同时，依然可以通过方筒形辅控栅电极的独立控制作用解决由于掺杂浓度低所导致的U形单晶硅与源电极之间的欧姆接触不充分所导致的源区电阻过高的问题。从而有效解决了普通无结晶体管沟道掺杂浓度过低会带来源漏电阻的增加而影响器件的开启特性的这一问题。
2.同等光刻工艺水平下实现更高集成度；
对比现有技术，由于本发明U形单晶硅所形成的凹槽内部仅需填充绝缘介质以实现两侧的两个垂直部分的彼此隔离，在凹槽内部无需引入用于生成栅电极的金属材料或者多晶硅材料，避免了在U形单晶硅所形成的凹槽内部形成多层多材料结构，对比现有技术的U形沟道晶体管需要在凹槽内部形成两层绝缘介质和一层栅电极的这一技术特征，本发明所提出的分立双方筒形栅内嵌U形沟道晶体管的凹槽内部只需形成一层绝缘介质，因此结构相对简单，可实现源电极和漏电极之间的间距仅有1纳米的高集成金属氧化物半导体场效应晶体管。而方筒形栅电极是通过对U形单晶硅的外侧表面进行控制，因此本发明的分立双方筒形栅内嵌U形沟道晶体管，其结构决定了其在相同光刻技术前提下可实现更短的源电极和漏电极之间的间距，进而起到在同等工艺水平下实现更高集成度的技术效果。
3. 强劲的栅控能力；
本发明所提出的分立双方筒形栅内嵌U形沟道晶体管在提高了集成度的同时，由于方筒形栅电极对U形单晶硅（7）两侧的垂直沟道部分呈三面围绕，对水平沟道呈四面环绕，这种方筒形栅电极（4）保证了其对U形单晶硅内部的电场、电势及载流子分布的控制作用。即使凹槽深度只有几个纳米，源电极和漏电极之间的间距仅有1纳米的情况下，在方筒形栅电极的控制作用下，分立双方筒形栅内嵌U形沟道晶体管依然可以达到金属氧化物半导体场效应晶体管在理想状态下的控制效果。即提高集成度的同时保证了栅电极对沟道的控制能力。
附图说明
图1为本发明分立双方筒形栅内嵌U形沟道晶体管的俯视图；
图2为本发明分立双方筒形栅内嵌U形沟道晶体管俯视图的沿虚线A的剖面图；
图3为本发明分立双方筒形栅内嵌U形沟道晶体管俯视图的沿虚线B的剖面图；
图4为本发明分立双方筒形栅内嵌U形沟道晶体管俯视图的沿虚线C的剖面图；
图5为步骤一的俯视图；
图6为步骤一的沿虚线A的剖面图；
图7为步骤一的沿虚线B的剖面图；
图8为步骤二的俯视图；
图9为步骤二的沿虚线A的剖面图；
图10为步骤二的沿虚线B的剖面图；
图11为步骤三的俯视图；
图12为步骤三的沿虚线A的剖面图；
图13为步骤三的沿虚线B的剖面图；
图14为步骤三的沿虚线C的剖面图；
图15为步骤四的俯视图；
图16为步骤四的沿虚线A的剖面图；
图17为步骤四的沿虚线B的剖面图；
图18为步骤四的沿虚线C的剖面图；
图19为步骤五的俯视图；
图20为步骤五的沿虚线A的剖面图；
图21为步骤五的沿虚线B的剖面图；
图22为步骤五的沿虚线C的剖面图；
图23为步骤六的俯视图；
图24为步骤六的沿虚线A的剖面图；
图25为步骤六的沿虚线B的剖面图；
图26为步骤六的沿虚线C的剖面图；
图27为步骤七的俯视图；
图28为步骤七的沿虚线A的剖面图；
图29为步骤七的沿虚线B的剖面图；
图30为步骤七的沿虚线C的剖面图；
图31为步骤八的俯视图；
图32为步骤八的沿虚线A的剖面图；
图33为步骤八的沿虚线B的剖面图；
图34为步骤八的沿虚线C的剖面图。
附图标记说明：
1、源电极；2、漏电极；3、绝缘介质层；4、方筒形栅电极；5、SOI晶圆的绝缘层；6、SOI晶圆的硅衬底；7、U形单晶硅；8、栅极绝缘层；9、方筒形辅控栅电极。
具体实施方式
下面结合附图对本发明做进一步的说明：
如图1、图2、图3和图4所示，一种分立双方筒形栅内嵌U形沟道晶体管，包括一个SOI晶圆的硅衬底6，SOI晶圆的硅衬底6上方为SOI晶圆的绝缘层5；SOI晶圆的绝缘层5上方具有U形单晶硅7、栅极绝缘层8和方筒形栅电极4；U形单晶硅7为掺杂浓度低于1018cm-3的单晶硅材料，具有U形凹槽结构特征，其凹槽内部及前后左右侧表面由栅极绝缘层8填充和覆盖，且U形单晶硅7所形成的U形凹槽内的左右两侧除了栅极绝缘层8不含任何其它结构层，栅极绝缘层8位于U形单晶硅7所形成的U形凹槽结构左右两侧的两个垂直部分之间的区域；U形单晶硅7所形成的U形凹槽结构左右两侧的两个垂直部分通过栅极绝缘层8彼此隔离；栅极绝缘层8俯视观看呈现汉字“日”字形，对U形单晶硅7整体除上下表面以外的外表面形成包裹围绕；方筒形栅电极4对栅极绝缘层8的下方部分的前后左右四个侧面相互接触，对栅极绝缘层8形成四面包裹，并通过栅极绝缘层8与U形单晶硅7彼此绝缘隔离，使得U形单晶硅7所形成的U形凹槽结构的下方部分内嵌于方筒形栅电极4所形成的筒状的内部，对U形单晶硅7所形成的U形凹槽结构左右两侧的两个垂直部分的下方和底部水平部分具有场效应控制作用；方筒形辅控栅电极9对栅极绝缘层8的上方部分的前后左右四个侧面相互接触，对栅极绝缘层8的上方部分形成四面包裹，并通过栅极绝缘层8与U形单晶硅7彼此绝缘隔离，使得U形单晶硅7所形成的U形凹槽结构的下方部分内嵌于方筒形栅电极4所形成的筒状的内部，对U形单晶硅7所形成的U形凹槽结构左右两侧的两个垂直部分的上方部分具有场效应控制作用；方筒形栅电极4和方筒形辅控栅电极9之间通过绝缘介质层3彼此绝缘隔离；绝缘介质层3位于方筒形栅电极4和方筒形辅控栅电极9之间的部分的厚度不大于5纳米；方筒形栅电极4和方筒形辅控栅电极9这两个电极为彼此独立控制的电极；方筒形辅控栅电极9在器件工作时始终处于固定电位以确保方筒形辅控栅电极9与源电极1之间具有足够的电势差而使U形单晶硅7上表面两端的部分形成载流子积累，以此降低作为器件源极区的U形单晶硅7的上表面的阻值，使晶体管在低掺杂浓度下具有高迁移率特性的同时，在低掺杂浓度的U形单晶硅7与源电极1无法充分形成欧姆接触的情况下实现低源电阻特性；源电极1和漏电极2由金属材料构成，分别位于U形单晶硅7所形成的U形凹槽结构左右两侧垂直部分的上表面的上方，并分别与与U形单晶硅7所形成的U形凹槽结构左右两侧垂直部分的上表面相互接触，源电极1和漏电极2之间通过绝缘介质层3彼此绝缘隔离。
本发明提供分立双方筒形栅内嵌U形沟道晶体管，以N型为例，当器件工作时，通过方筒形辅控栅电极9和方筒形栅电极4这两个彼此独立控制的电极的共同作用，在低掺杂浓度的条件下，实现高迁移率，低源漏电阻的无结晶体管。方筒形辅控栅电极9始终保持恒定高电位，使方筒形辅控栅电极9的左右两侧所对应的分别位于源电极1和漏电极2下方的U形单晶硅7的左右两端形成电子积累，所积累的电子增强了作为器件源区和漏区的U形单晶硅7的左右两端的导电能力，即有效地降低了源漏电阻；而方筒形栅电极4为实际控制器件开启或关断的栅电极，当方筒形栅电极4处于低电位时，U形单晶硅7的位于方筒形栅电极4左右两侧及下方的区域的电子在方筒形栅电极4的电场效应下被排空，使U形单晶硅7所形成的U形沟道处于夹断状态，因此此时器件处于关断状态，随着方筒形栅电极4电位的逐渐升高，U形单晶硅7所形成的U形沟道内的电子数也随之逐渐增加，当方筒形栅电极4处于高电位时，在电场效应的作用下，大量电子形成于U形单晶硅7与栅极绝缘层8的界面处形成电子积累，使U形单晶硅7所形成的U形沟道处于开启状态，因此此时器件处于开启状态，通过上述具体实施方式实现具有分立双方筒形栅内嵌U形沟道晶体管。
为达到本发明所述的器件功能，本发明提出的分立双方筒形栅内嵌U形沟道晶体管，其核心结构特征为：
1. 栅极绝缘层8俯视观看呈现汉字“日”字形，并对U形单晶硅7整体除上下表面以外的外表面形成包裹围绕，U形单晶硅7的两个垂直部分通过栅极绝缘层8彼此绝缘隔离。
2.栅极绝缘层8外侧四周表面附有由多晶硅或金属做形成的方筒形栅电极4，由方筒形栅电极4、位于方筒形栅电极4和方筒形辅控栅电极9之间的绝缘介质层3以及方筒形辅控栅电极9所共同形成的堆叠方筒形夹层，对栅极绝缘层8除上下表面以外的外表面形成四面包裹围绕，使得U形单晶硅7内嵌于由方筒形栅电极4、位于方筒形栅电极4和方筒形辅控栅电极9之间的绝缘介质层3以及方筒形辅控栅电极9所共同形成的堆叠方筒形夹层的内部。
3. 为使器件具有高迁移率，U形单晶硅7由掺杂浓度低于1018cm-3的高迁移率单晶硅材料形成，U形单晶硅7作为器件的沟道部分，其两侧的垂直沟道部分分别位于源电极1和漏电极2的下方，对比于普通平面结构，在不占用额外的芯片面积的前提下，增加了器件的有效沟道长度，因此有助于器件克服短沟道效应的影响。
4. 方筒形辅控栅电极9作为独立控制的栅电极之一，对U形单晶硅7两侧垂直部分临近源电极1和漏电极2的两端，并对其起主要控制作用；方筒形栅电极4作为独立控制的栅电极之一，为实际控制器件开启或关断的栅电极，对U形单晶硅7内除了方筒形辅控栅电极9控制的两侧垂直部分的临近源电极1和漏电极2的两端以外的其它部分起主要控制作用。
本发明所提出的分立双方筒形栅内嵌U形沟道晶体管的制造方法，其制造步骤如下：
步骤一：如图5、图6和图7所示，提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的硅衬底6，SOI晶圆的硅衬底6上方为SOI晶圆的绝缘层5，SOI晶圆的绝缘层5的上方为用于形成U形单晶硅7的单晶硅层，通过光刻、刻蚀工艺除去部分U形单晶硅7，在SOI晶圆上进一步形成U形单晶硅7；
步骤二：如图8、图9和图10所示，在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅7，初步形成栅极绝缘层8；
步骤三：如图11、图12、图13和图14所示，通过光刻、刻蚀工艺将SOI晶圆的绝缘层5上方的U形单晶硅7的前后左右四周部分以及步骤二所形成的栅极绝缘层8的前后两侧外侧部分刻蚀至露出SOI晶圆的绝缘层5；
步骤四：如图15、图16、图17和图18所示，在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅7的上表面，再通过光刻、刻蚀工艺将U形单晶硅7前后左右四周的绝缘介质进行部分刻蚀至露出SOI晶圆的绝缘层5，进一步形成栅极绝缘层8；
步骤五：如图19、图20、图21和图22所示，在SOI晶圆上方淀积金属或多晶硅并平坦化表面至露出U形单晶硅7的上表面，再通过刻蚀工艺刻蚀掉位于U形单晶硅7四周上方部分金属或多晶硅，形成方筒形栅电极4；
步骤六、如图23、图24、图25和图26所示，在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅7的上表面，再通过刻蚀工艺刻蚀掉位于U形单晶硅7四周上方部分绝缘介质，初步形成绝缘介质层3；
步骤七：如图27、图28、图29和图30所示，在SOI晶圆上方淀积金属或多晶硅并平坦化表面至露出U形单晶硅7的上表面，形成方筒形辅控栅电极9；
步骤八：如图31、图32、图33和图34所示，在晶圆表面淀积绝缘介质，并通过刻蚀工艺除去U形单晶硅7所形成的U形凹槽两侧垂直部分上方的绝缘介质，形成绝缘介质层3和源漏通孔，再对晶圆上表面淀积金属或多晶硅，平坦化表面至露出绝缘介质层3，在通孔中形成源电极1和漏电极2。
Claims (2)
1.一种分立双方筒形栅内嵌U形沟道晶体管，包括一个SOI晶圆的硅衬底（6），其特征在于： SOI晶圆的硅衬底（6）上方为SOI晶圆的绝缘层（5）；SOI晶圆的绝缘层（5）上方具有U形单晶硅（7）、栅极绝缘层（8）和方筒形栅电极（4）；U形单晶硅（7）为掺杂浓度低于1018cm-3的单晶硅材料，具有U形凹槽结构特征，其凹槽内部及前后左右侧表面由栅极绝缘层（8）填充和覆盖，且U形单晶硅（7）所形成的U形凹槽内的左右两侧除了栅极绝缘层（8）不含任何其它结构层，栅极绝缘层（8）位于U形单晶硅（7）所形成的U形凹槽结构左右两侧的两个垂直部分之间的区域；U形单晶硅（7）所形成的U形凹槽结构左右两侧的两个垂直部分通过栅极绝缘层（8）彼此隔离；栅极绝缘层（8）俯视观看呈现汉字“日”字形，对U形单晶硅（7）整体除上下表面以外的外表面形成包裹围绕；方筒形栅电极（4）对栅极绝缘层（8）的下方部分的前后左右四个侧面相互接触，对栅极绝缘层（8）形成四面包裹，并通过栅极绝缘层（8）与U形单晶硅（7）彼此绝缘隔离，使得U形单晶硅（7）所形成的U形凹槽结构的下方部分内嵌于方筒形栅电极（4）所形成的筒状的内部，对U形单晶硅（7）所形成的U形凹槽结构左右两侧的两个垂直部分的下方和底部水平部分具有场效应控制作用；方筒形辅控栅电极（9）对栅极绝缘层（8）的上方部分的前后左右四个侧面相互接触，对栅极绝缘层（8）的上方部分形成四面包裹，并通过栅极绝缘层（8）与U形单晶硅（7）彼此绝缘隔离，使得U形单晶硅（7）所形成的U形凹槽结构的下方部分内嵌于方筒形栅电极（4）所形成的筒状的内部，对U形单晶硅（7）所形成的U形凹槽结构左右两侧的两个垂直部分的上方部分具有场效应控制作用；方筒形栅电极（4）和方筒形辅控栅电极（9）之间通过绝缘介质层（3）彼此绝缘隔离；绝缘介质层（3）位于方筒形栅电极（4）和方筒形辅控栅电极（9）之间的部分的厚度不大于5纳米；方筒形栅电极（4）和方筒形辅控栅电极（9）这两个电极为彼此独立控制的电极；方筒形辅控栅电极（9）在器件工作时始终处于固定电位以确保方筒形辅控栅电极（9）与源电极（1）之间具有足够的电势差而使U形单晶硅（7）上表面两端的部分形成载流子积累，以此降低作为器件源极区的U形单晶硅（7）的上表面的阻值，使晶体管在低掺杂浓度下具有高迁移率特性的同时，在低掺杂浓度的U形单晶硅（7）与源电极（1）无法充分形成欧姆接触的情况下实现低源电阻特性；源电极（1）和漏电极（2）由金属材料构成，分别位于U形单晶硅（7）所形成的U形凹槽结构左右两侧垂直部分的上表面的上方，并分别与U形单晶硅（7）所形成的U形凹槽结构左右两侧垂直部分的上表面相互接触，源电极（1）和漏电极（2）之间通过绝缘介质层（3）彼此绝缘隔离。
2.分立双方筒形栅内嵌U形沟道晶体管的制造方法，其特征在于：其制造步骤如下：
步骤一：提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的硅衬底（6），SOI晶圆的硅衬底（6）上方为SOI晶圆的绝缘层（5），SOI晶圆的绝缘层（5）的上方为用于形成U形单晶硅（7）的单晶硅层，通过光刻、刻蚀工艺除去部分单晶硅（7），在SOI晶圆上进一步形成U形单晶硅（7）；
步骤二：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅（7），初步形成栅极绝缘层（8）；
步骤三：通过光刻、刻蚀工艺将SOI晶圆的绝缘层（5）上方的U形单晶硅（7）的前后左右四周部分以及步骤二所形成的栅极绝缘层（8）的前后两侧外侧部分刻蚀至露出SOI晶圆的绝缘层（5）；
步骤四：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅（7）的上表面，再通过光刻、刻蚀工艺将U形单晶硅（7）前后左右四周的绝缘介质进行部分刻蚀至露出SOI晶圆的绝缘层（5），进一步形成栅极绝缘层（8）；
步骤五：在SOI晶圆上方淀积金属或多晶硅并平坦化表面至露出U形单晶硅（7）的上表面，再通过刻蚀工艺刻蚀掉位于U形单晶硅（7）四周上方部分金属或多晶硅，形成方筒形栅电极（4）；
步骤六：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅（7）的上表面，再通过刻蚀工艺刻蚀掉位于U形单晶硅（7）四周上方部分绝缘介质，初步形成绝缘介质层（3）；
步骤七：在SOI晶圆上方淀积金属或多晶硅并平坦化表面至露出U形单晶硅（7）的上表面，形成方筒形辅控栅电极（9）；
步骤八：在晶圆表面淀积绝缘介质，并通过刻蚀工艺除去U形单晶硅（7）所形成的U形凹槽两侧垂直部分上方的绝缘介质，形成绝缘介质层（3）和源漏通孔，再对晶圆上表面淀积金属或多晶硅，平坦化表面至露出绝缘介质层（3），在通孔中形成源电极（1）和漏电极（2）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050837.7A CN107768431B (zh) | 2017-10-31 | 2017-10-31 | 分立双方筒形栅内嵌u形沟道晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050837.7A CN107768431B (zh) | 2017-10-31 | 2017-10-31 | 分立双方筒形栅内嵌u形沟道晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107768431A true CN107768431A (zh) | 2018-03-06 |
| CN107768431B CN107768431B (zh) | 2020-08-07 |
Family
ID=61270405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711050837.7A Expired - Fee Related CN107768431B (zh) | 2017-10-31 | 2017-10-31 | 分立双方筒形栅内嵌u形沟道晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107768431B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838909A (zh) * | 2021-08-19 | 2021-12-24 | 深圳深爱半导体股份有限公司 | 沟槽型原胞结构及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103500762A (zh) * | 2013-10-12 | 2014-01-08 | 沈阳工业大学 | 具有u形管状沟道的无pn结晶体管及其制造方法 |
| FR2995140A1 (fr) * | 2012-09-04 | 2014-03-07 | St Microelectronics Sa | Transistor mos a grille flottante |
| CN104282753A (zh) * | 2013-11-20 | 2015-01-14 | 沈阳工业大学 | 高集成度日形源漏栅辅控u形沟道高迁移率无结晶体管 |
| US20160079230A1 (en) * | 2014-09-15 | 2016-03-17 | Fairchild Semiconductor Corporation | Fast and stable ultra low drop-out (ldo) voltage clamp device |
-
2017
- 2017-10-31 CN CN201711050837.7A patent/CN107768431B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2995140A1 (fr) * | 2012-09-04 | 2014-03-07 | St Microelectronics Sa | Transistor mos a grille flottante |
| CN103500762A (zh) * | 2013-10-12 | 2014-01-08 | 沈阳工业大学 | 具有u形管状沟道的无pn结晶体管及其制造方法 |
| CN104282753A (zh) * | 2013-11-20 | 2015-01-14 | 沈阳工业大学 | 高集成度日形源漏栅辅控u形沟道高迁移率无结晶体管 |
| US20160079230A1 (en) * | 2014-09-15 | 2016-03-17 | Fairchild Semiconductor Corporation | Fast and stable ultra low drop-out (ldo) voltage clamp device |
Non-Patent Citations (2)
| Title |
|---|
| 刘溪等: ""具有辅助栅的新型低泄漏U沟道无结场效应晶体管"", 《科技创新导报》 * |
| 靳晓诗等: ""硅纳米线不同的掺杂浓度对无结场效应晶体管性能的影响"", 《科技创新导报》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838909A (zh) * | 2021-08-19 | 2021-12-24 | 深圳深爱半导体股份有限公司 | 沟槽型原胞结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107768431B (zh) | 2020-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104124174B (zh) | 半导体结构及其形成方法 | |
| CN104009071B (zh) | 半导体装置 | |
| CN107910267A (zh) | 功率半导体器件及其制造方法 | |
| CN102254948B (zh) | 一种双围栅结构的隧穿场效应晶体管及其制备方法 | |
| CN102201450B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| KR100919576B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN107768431A (zh) | 分立双方筒形栅内嵌u形沟道晶体管及其制造方法 | |
| CN104282751B (zh) | 高集成度高迁移率源漏栅辅控型无结晶体管 | |
| CN207398150U (zh) | 功率半导体器件 | |
| JP5385567B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN110400845A (zh) | 半导体器件及其制造方法 | |
| CN104282750B (zh) | 主辅栅分立控制u形沟道无掺杂场效应晶体管 | |
| CN107833926B (zh) | 方筒形栅内嵌u形沟道场效应晶体管及其制造方法 | |
| CN105185819A (zh) | 一种环形栅半导体功率器件和制备方法 | |
| CN101826551B (zh) | 具有低栅电阻的沟槽型半导体功率器件及其制备方法 | |
| JP5388495B2 (ja) | 半導体装置 | |
| CN104282753B (zh) | 高集成度日形源漏栅辅控u形沟道高迁移率无结晶体管 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN112736141A (zh) | 一种具有异质栅介质的纳米片晶体管及制备方法 | |
| CN104485353B (zh) | 具有u形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺 | |
| CN113571412A (zh) | 一种功率器件结构及其制作方法 | |
| CN104465735B (zh) | 内嵌栅绝缘隧穿增强晶体管 | |
| JP6103453B2 (ja) | 半導体装置およびその製造方法 | |
| CN109712878A (zh) | 场效应管及半导体器件的制造方法 | |
| CN110911478B (zh) | 一种具有亚1nm栅长的二维薄膜场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201230 Address after: 233000 No.10, building 32, Zone 8, Guangcai market, bengshan District, Bengbu City, Anhui Province Patentee after: Bengbu Hongjing Technology Co.,Ltd. Address before: 110870 No. 111 Shenyang West Road, Shenyang economic and Technological Development Zone, Liaoning Patentee before: SHENYANG University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210430 Address after: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee after: Li Qiannan Address before: 233000 No.10, building 32, Zone 8, Guangcai market, bengshan District, Bengbu City, Anhui Province Patentee before: Bengbu Hongjing Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210715 Address after: 518129 room 605, development building, 133 Xuegang Road North, Bantian street, Longgang District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Baolihua Technology Co.,Ltd. Address before: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee before: Li Qiannan |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220506 Address after: 252000 building B9, Jiangbei Luxi environmental protection technology city, No. 1, Shanghai Road, Jiuzhou street, high tech Zone, Liaocheng City, Shandong Province Patentee after: Shandong Guangyue Jiuzhou Semiconductor Technology Co.,Ltd. Address before: 518129 room 605, development building, 133 Xuegang Road North, Bantian street, Longgang District, Shenzhen City, Guangdong Province Patentee before: Shenzhen Baolihua Technology Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200807 Termination date: 20211031 |