CN105304501B - 一种制备三维环栅结构半导体场效应晶体管器件的方法 - Google Patents

一种制备三维环栅结构半导体场效应晶体管器件的方法 Download PDF

Info

Publication number
CN105304501B
CN105304501B CN201510708503.9A CN201510708503A CN105304501B CN 105304501 B CN105304501 B CN 105304501B CN 201510708503 A CN201510708503 A CN 201510708503A CN 105304501 B CN105304501 B CN 105304501B
Authority
CN
China
Prior art keywords
dimensional
self
micro
supporting
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510708503.9A
Other languages
English (en)
Other versions
CN105304501A (zh
Inventor
顾长志
郝婷婷
李无瑕
李俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201510708503.9A priority Critical patent/CN105304501B/zh
Publication of CN105304501A publication Critical patent/CN105304501A/zh
Application granted granted Critical
Publication of CN105304501B publication Critical patent/CN105304501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Abstract

本发明提供了一种制备三维环栅结构半导体场效应晶体管器件的方法，通过以自支撑三维微纳米功能结构为载体，利用微纳加工技术以制备三维环栅结构半导体场效应晶体管器件，具体步骤如下：在所述自支撑三维微纳米功能结构表面制备第一电介质层；在前述样品上制备三维环栅金属电极；在前述样品上制备第二电介质层以达到源漏极金属引线与栅极的电隔离；在前述样品上刻蚀制备电极接触孔；电极接触块的制备及其与所述电极接触块孔的连接。本发明的方法所制备的晶体管器件具有有效的栅控特性，能各向同性调控源极与漏极之间的场效应，抑制边角效应，在微纳米级别提供较长且宽的沟道，更小的漏端寄生电容，减少漏端的电场扩散，有利于提高晶体管器件的性能。

Description

一种制备三维环栅结构半导体场效应晶体管器件的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种制备三维环栅结构半导体场效应晶体管器件的方法。
背景技术
随着电子集成技术的进一步发展，电子器件的小型化、高效化的需求逐渐的加大，但随着半导体器件尺寸不断缩小，通过等比例缩小器件尺寸来提高器件性能的方法即将接近极限，短沟道效应和亚阈性能退化亦限制了器件尺寸的进一步缩小，因此越来越多的研究者关注利用具有复杂几何栅结构的晶体管来增加栅极对晶体管沟道内的电流控制。在目前所有提出的多栅结构中，环形栅具有可以较好的减小芯片面积，更小的漏端寄生电容以及更快的开关速度等优点。
但目前的报道的环栅晶体管结构所采用的还是基于平面内一维微纳功能材料的传统的微纳加工技术。较为成功且成熟的工艺见文献(Aaron D.Franklin，et al.CarbonNanotube Complementary Wrap-Gate Transistors.Nano Lett.2013,13,2490-2495)，文中发展了具有自对准环栅结构的碳纳米管晶体管。
该晶体管工艺过程包括首先将碳纳米转移至SOI衬底上并采用微加工工艺制备源漏Pb电极，然后通过Si湿法选择性各向异性腐蚀，将碳纳米管源漏之间的部分悬空，之后对整个样品采用原子层沉积技术，在碳纳米管上全方位包裹HfO2与Al2O3介质层，同时获得对样品表面的钝化处理，然后继续采用原子层沉积技术，生长TiN环栅金属。采用这一技术可以所获小于20nm栅极尺寸，且器件仍具有较低的工作电压，饱和电流较强。但对于自支撑功能微纳材料，在不进行支撑衬底位置转移的条件下，怎样获得三维空间的环栅器件的有效制备，仍需要方法与技术上的创新与发展。
发明内容
本发明的目的是要提供一种以自支撑三维微纳米功能结构为载体，利用微纳加工技术制备三维环栅结构半导体场效应晶体管(MOSFET)器件的方法。
特别地，本发明提供了一种制备三维环栅结构半导体场效应晶体管器件的方法，具体步骤如下：
步骤1、在所述自支撑三维微纳米功能结构表面制备第一电介质层；
步骤2、在前述样品上制备三维环栅金属电极；
步骤3、在前述样品上制备第二电介质层以达到源漏极金属引线与栅极的电隔离；
步骤4、在前述样品上刻蚀制备电极接触孔；
步骤5、电极接触块的制备及其与所述电极接触块孔的连接以获得所述三维环栅结构半导体场效应晶体管器件。
可选地，所述自支撑三维微纳米功能结构由自支撑微纳尺度结构模型修饰处理获得；
可选地，对所述自支撑微纳尺度结构模型的修饰处理具体包括：采用聚焦离子束刻蚀以及干法或湿法腐蚀技术，优化结构形貌并调整尺寸，从而获得所述自支撑三维微纳米功能结构。
可选地，所述自支撑微纳尺度结构模型通过在掩膜上采用湿法或干法腐蚀获得。
可选地，所述掩膜通过在功能块材上采用光刻方法加工预定光刻胶图形阵列而获得的；
可选地，所述光刻方法包括电子束光刻方法或光学光刻方法。
可选地，所述掩膜通过如下方法获得：首先在功能块材表面蒸发导电金属层或敷涂其他导电聚合物，再通过金属蒸发、溶胶剥离或以金属图形作为掩膜。
可选地，所述功能块材通过化学气相沉积方法生长在支撑衬底上。
可选地，所述功能块材包括半导体材料、金属材料以及电绝缘材料。
可选地，所述支撑衬底在使用前需要进行清洗与处理，具体包括：
首先依次采用丙酮、乙醇、去离子水对所述支撑衬底进行超声处理；再用氮气吹干；然后在烘箱或热板上进行去水汽干燥处理。
可选地，所述第一电介质层采用原子层沉积技术实现所述第一电介质层在所述自支撑三维微纳米功能结构表面的包裹生长；
可选地，所述第一电介质层采用高K材料；
进一步，所述高K材料为Al2O3、ZrO2、HfO2中的一种或多种组合。
可选地，所述三维环栅金属电极是采用聚焦离子束化学气相沉积技术制备而成的。
本发明通过利用沉积一层介质层来实现基于三维微纳米功能结构的半导体场效应晶体管器件之间的栅极与源极及漏极之间的电隔离，使得本发明的方法所制备的晶体管器件具有有效的栅控特性，能各向同性调控源极与漏极之间的场效应，抑制边角效应，在微纳米级别提供较长且宽的沟道，更小的漏端寄生电容，减少漏端的电场扩散，从而有利于提高晶体管器件的性能。同时，本发明适合于微纳尺度多电极器件的加工，所涉及的工艺易于与平面加工兼容，有利于实现三维光、电、磁等多功能三维集成加工。此外，本发明的三维环栅结构半导体场效应晶体管的制备方法耗时少，且成品率高，灵活性高，可设计性高，易于根据需要制备出适配各种不同形貌以及几何尺寸的多功能结构。
根据下文结合附图对本发明具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述以及其他目的、优点和特征。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
图1是根据本发明一个实施例的三维环栅结构半导体场效应晶体管器件的结构示意图；
图2是根据本发明一个实施例所述加工平面掩膜图形的示意图；
图3是根据本发明一个实施例所述制备自支撑圆柱体单元的示意图；
图4是根据本发明一个实施例所述制备金属导电层的示意图；
图5是根据本发明一个实施例所述自支撑锥功能结构的示意图；
图6是根据本发明一个实施例所述自支撑三维微纳米功能结构的示意图；
图7是根据本发明一个实施例所述制备第一介质层的示意图；
图8是根据本发明一个实施例所述三维环栅金属电极的示意图；
图9是根据本发明一个实施例所述制备第二介质层的示意图；
图10是根据本发明一个实施例所述刻蚀电极接触孔的示意图；
图11是根据本发明一个实施例所述电极接触块的制备及其与电极接触孔连接的示意图。
具体实施方式
图1示出了本发明一个实施例的三维环栅结构半导体场效应晶体管器件的结构示意图。其制备过程具体包括以下步骤：
图2是根据本发明一个实施例所述平面掩膜图形的加工示意图，参考图2，首先可以选用Si衬底1作为功能薄膜层生长的支撑衬底，用于衬底上的功能块材2的制备。功能块材2的选取可以是半导体材料、金属材料或电绝缘材料。其中，需要对Si衬底1进行清洗与处理，具体如下：首先依次采用丙酮、乙醇、去离子水对Si衬1进行超声处理；再用氮气对Si衬底1进行吹干；然后在烘箱或热板上对Si1进行去水汽干燥处理。最后，利用化学气相沉积的方法在Si衬底1上进行功能块材2的生长。
参考图2，在功能块材2上进行平面掩膜图形3的加工。对表面导电性能不好的功能块材2，例如由电绝缘材料制成的功能块材2，需要首先在其表面蒸发导电金属层或敷涂其他的导电聚合物等，然后采用电子束光刻或光学光刻方法，加工所需的光刻胶图形阵列，直接用作图形转移的掩膜，或是通过金属蒸发、溶胶剥离或以金属图形作为掩膜图形3。具体地，在功能块材2上旋涂厚度为微米级的正性光刻胶，并放置在热板上进行115℃前烘后，进行紫外曝光获得直径为2μm的圆盘图形阵列。其中，光刻胶的种类与厚度没有限定。光刻胶可采用正性光刻胶或负性光刻胶，若掩膜在使用正性光刻胶时得到光刻胶凸起的圆盘结构，那么当使用负性光刻胶时，得到的是光刻胶凹陷的圆盘结构，然后可以通过金属沉积与剥离技术，从而获得金属圆盘掩膜图形3。
图3是根据本发明一个实施例所述制备自支撑圆柱体单元的示意图。参考图3，功能块材2上平面掩膜图形3的刻蚀转移，在衬底上形成自支撑圆柱体单元4。以加工好的图形为掩膜图形3，进而采用湿法或干法腐蚀，获得自支撑圆柱体单元4。在本发明的一个优选实施例中，采用反应离子刻蚀技术获得自支撑圆柱体单元4，其中，反应离子刻蚀气体以O2为主，流量为30sccm,掺入少量CHF3，流量为3sccm，气体压强10Pa，刻蚀功率为100W，以刻蚀1min、间隔1min的方式进行50次循环，从而得到自支撑圆柱体单元4。
图5是根据本发明一个实施例所述自支撑锥功能结构的示意图。参考图5，对自支撑圆柱体单元4进行修饰处理获得自支撑锥功能结构5。采用聚焦离子束刻蚀以及干法或湿法腐蚀技术，优化结构形貌并调整尺寸，从而获得自支撑锥功能结构5。具体地，采用200pA的镓离子聚焦离子束刻蚀，将自支撑圆柱体单元4加工成自支撑锥功能结构5，获得锥底直径为3μm，高为5μm的自支撑锥功能结构5。
图7是根据本发明一个实施例所述制备第一介质层的示意图。参考图7，在自支撑锥功能结构5的表面制备第一电介质层6。具体地，将前述加工过的样品放入到原子层沉积系统中，进行高K电介质层的沉积。其中，高K电介质层材料的生长采用全包裹原子层沉积方法，可在自支撑锥功能结构5的表面均匀的生长栅电绝缘层。电介质材料可以是但不限于Al2O3、ZrO2、HfO2中的一种或多种组合，这一层亦可对样品其它区域起到钝化保护作用。
图8是根据本发明一个实施例所述三维环栅金属电极的示意图。参考图8，三维环栅金属电极11的制备。将样品放入到聚焦离子束系统中，调整好工作参数，设计环栅金属图形的尺寸与位置，引入C7H17Pt气态分子源，打开聚焦离子束扫描，进行离子束诱导化学气相沉积，获得三维环栅金属电极11的沉积。
图9是根据本发明一个实施例所述制备第二电介质层的示意图。参考图9，对样品进行原子层沉积，获得第二电介质层10的生长，达到源极金属引线72、漏极金属引线73与栅极金属引线71的电隔离。第二电介质层10的材料包括一切单组分或复合组分材料，其中绝缘材料与栅极介电层可以相同或不同，但应满足具有良好的结合性和合理的带隙宽度。包裹绝缘材料的方法可选择原子层沉积或者有机金属气相沉积技术(MOCVD)。
图10是根据本发明一个实施例所述刻蚀电极接触孔的示意图。参考图10，在样品上进行电极接触孔9的刻蚀制备。利用聚焦离子束在包裹有第二电介质层10的自支撑锥功能结构5的中间高度部位刻蚀出栅电极接触孔91，在其顶部与底部分别刻蚀处源电极接触孔92与漏电极接触孔93。栅电极接触孔91的刻蚀深度要求满足将第二电介质层10全部移除，而源电极接触孔92和漏电极接触孔93则需将其上的第一电介质层6与第二电介质层10都移除。
图11是根据本发明一个实施例所述电极接触块的制备及其与电极接触孔连接的示意图。参考图11，电极接触块8的制备及其与电极接触孔9的连接。利用聚焦离子束诱导的化学气相沉积技术，在自支撑锥功能结构5的表面沉积边长为30μm左右的栅电极接触块81、源电极接触块82以及漏电极接触块83，然后从这三个电极接触孔往外沉积栅极金属引线71、源极金属引线72以及漏极金属引线73，从而得到所需的三维环栅结构半导体场效应晶体管器件。其中，制备电极接触块8的材料没有限制，包括包含有Pt、W、Au、Co或Cu等的金属材料。
在本发明的一个优选实施例中，选用单晶金刚石作为功能块材2用以制备锥形环栅场效应晶体管器件，其包括以下步骤：
首先选用Si衬底1作为功能薄膜层生长的支撑衬底，用于衬底上的功能块材2的制备。其中，需要对Si衬底1进行清洗与处理，具体如下：首先依次采用丙酮、乙醇、去离子水对Si衬底1进行超声处理；再用氮气对Si衬底1进行吹干；然后在热板上对Si衬底1保持120℃干燥20分钟达到去水汽干燥的目的。
同时再进行功能块材2的选取及其表面处理。选用单晶金刚石块材作为功能块材2，并且对单晶金刚石作如下处理：首先将洁净的Ia型(100)单晶金刚石块材暴露在只有H2气氛的热灯丝化学气相沉积(HFCVD)设备中30s，以提高单晶金刚石表面的空穴浓度，得到H端单晶金刚石功能块材2。
利用化学气相沉积的方法将H端单晶金刚石功能块材2生长在Si衬底1上。
在金刚石表面加工圆盘掩膜图形3。参考图2，在H端单晶金刚石表面旋涂高分辨率HSQ正性光刻胶，转速3000r/min,胶厚可达200nm，再利用电子束曝光技术在金刚石表面曝光加工直径6μm，间距100μm的圆盘掩膜阵列，然后显影得到光刻胶图形。
自支撑圆柱体单元4的加工。将具有圆盘掩膜阵列的单晶金刚石样品利用电感耦合等离子体反应离子刻蚀(ICP)加工，刻蚀气体为O2，流量30sccm,射频功率及ICP功率分别为100W和700W，不间断刻蚀10min，刻蚀出具有高深宽比的自支撑圆柱体单元4。如图3所示，自支撑圆柱体单元4的高度大约在2-8μm之间。
图4是根据本发明一个实施例所述制备金属导电层的示意图。参考图4，在单晶金刚石表面制备金属导电层。将有自支撑圆柱体单元4的样品依次放入丙酮、乙醇、去离子水中超声清洗各五分钟,然后再用氮气吹干。参考图4，利用热蒸发手段在清洗干净的金刚石表面沉积30nm厚的金膜12，用以吸收聚焦离子束刻蚀圆锥过程中产生的电荷，防止金刚石的弱导电性所致电荷积累影响圆锥的刻蚀效果。
参考图5，聚焦离子束灰度掩膜刻蚀金刚石圆锥体，即为前文所述的自支撑锥功能结构5。利用矩阵实验室(matlab)按照以一定步长内径逐渐变大外径逐渐变小的方式编写圆锥程序，规定相应的刻蚀与非刻蚀区域，其中设置刻蚀与非刻蚀的灰度值分别为256或0，程序中将三维圆锥的高度等高分为240层，即程序运行生成240张分别包含不同灰度值的24位灰度掩膜图。将灰度掩膜图依先后次序导入聚焦离子束系统组合生成一张有相互重叠的图形阵列的位图，在系统中编辑刻蚀圆锥尺寸x为10μm，y为10μm，z(单层的高度)为20μm，以30.0kv的离子加速电压，2.5nA的离子束流刻蚀加工出直径为3μm，高度为5μm的圆锥体，参考图5，灰度掩膜刻蚀有效地提高了刻蚀速率和质量，减少了金刚石表面的分层化。
去除圆锥体表面的非晶层。上述聚焦离子束刻蚀圆锥体的过程会在圆锥表面引入厚度约为几十纳米的非晶层，此处采用反应离子刻蚀方法去除非晶层，所用刻蚀气体以O2为主，流量为30sccm,掺入少量CHF3，流量为3sccm，气体压强10Pa，刻蚀功率为100W，以刻蚀1min、间隔1min的方式进行20次循环，得到没有非晶层覆盖的圆锥体。
图6是根据本发明一个实施例所述自支撑三维微纳米功能结构的示意图。参考图6，去除圆锥体表面的金属导电层。将刻蚀有金刚石圆锥体的样品置于金的腐蚀溶液中30s，去除金刚石圆锥体表面覆盖的30nm金膜12，再次清洗得到成品金刚石圆锥体。
如图7所示，采用原子层沉积将成品金刚石圆锥体在150℃下包裹15nm厚的第一电介质层6，第一电介质层6采用Al2O3材料。
参考图8，将表面包裹有第一电介质层6的金刚石圆锥体利用聚焦离子束在样品台倾斜角为0°，离子束流为80PA，放大倍数2500X的条件下，首先在其中部沉积长为1μm，宽为50nm，厚度为100nm的方形Pt条，然后旋转样品台30°，再继续连接前一处pt沉积相同尺寸的Pt条，以此方式使Pt条的连接处保持一定的连续性从而完成三维环栅金属电极11的沉积。
如图9所示，对具有三维环栅金属电极11的金刚石圆锥体进行第二电介质层的沉积，仍采用Al2O3材料。其中，反应的温度应控制在150℃，沉积厚度5nm，使三维环栅金属电极11得到一层电介质包裹层。
参考图10，利用聚焦离子束刻蚀电极接触孔9。利用聚焦离子束对具有电介质包裹层的金刚石圆锥体以离子束流80pA，加速电压30.0kV的条件在三维环栅金属电极11刻蚀出栅电极接触孔91，其尺寸直径为30nm，厚度为5nm，然后旋转样品台120°，在圆锥尖端下50nm处刻蚀出直径为30nm，厚度为20nm的源电极接触孔92，再旋转样品台120°，在圆锥底部50nm处刻蚀出直径为30nm，厚度为20nm的漏电极接触孔93。
参考图11，制备电极接触块8及其与电极接触孔9的连接。如图11所示，利用聚焦离子束辅助沉积Pt电极，分别从源电极接触孔92、栅电极接触孔91、漏电极接触孔93开始沿着圆锥体的侧壁从上往下沉积出源极金属引线72、栅极金属引线71、漏极金属引线73，其中，源极金属引线72、栅极金属引线71、漏极金属引线73的宽度均为20nm，厚度均为100nm，长度分别为3.5μm、1.7μm、50μm。而在源极金属引线72、栅极金属引线71、漏极金属引线73的另一端分别沉积三个pt正方形的电极接触块8，其中，三个pt正方形的电极接触块8的边长均约为30μm，厚度均为200nm。至此就完成了三维环栅圆锥金刚石半导体场效应晶体管器件的加工。
另外，需要说明的是，本发明的制备方法不限于金刚石锥环栅场效应晶体管的构建，还可以将自支撑功能结构加工为金字塔形，正方体，长方体等。而且功能材料体系不限于块材结构，还可以是多层材料三明治结构等。
至此，本领域技术人员应认识到，虽然本文已详尽示出和描述了本发明的多个示例性实施例，但是，在不脱离本发明精神和范围的情况下，仍可根据本发明公开的内容直接确定或推导出符合本发明原理的许多其他变型或修改。因此，本发明的范围应被理解和认定为覆盖了所有这些其他变型或修改。

Claims (14)

1.一种制备三维环栅结构半导体场效应晶体管器件的方法，通过以自支撑三维微纳米功能结构为载体，利用微纳加工技术以制备三维环栅结构半导体场效应晶体管器件，具体步骤如下：
步骤1、在所述自支撑三维微纳米功能结构表面制备第一电介质层；
步骤2、在前述样品上制备三维环栅金属电极；
步骤3、在前述样品上制备第二电介质层，以使得在所述第二电介质层上形成的源漏极金属引线与所述三维环栅金属电极形成电隔离；
步骤4、在前述样品的所述自支撑三维微纳米功能结构及所述三维环栅金属电极的表面刻蚀制备电极接触孔；
步骤5、在所述第二电介质层上制备电极接触块并使其与所述电极接触孔通过所述源漏极金属引线连接，以获得所述三维环栅结构半导体场效应晶体管器件。
2.根据权利要求1所述的方法，其中，所述自支撑三维微纳米功能结构由自支撑微纳尺度结构模型修饰处理获得。
3.根据权利要求2所述的方法，其中，对所述自支撑微纳尺度结构模型的修饰处理具体包括：采用聚焦离子束刻蚀、干法或湿法腐蚀技术，优化结构形貌并调整尺寸，从而获得所述自支撑三维微纳米功能结构。
4.根据权利要求2所述的方法，其中，所述自支撑微纳尺度结构模型通过在掩膜上采用湿法或干法腐蚀获得。
5.根据权利要求4所述的方法，其中，所述掩膜通过在功能块材上采用光刻方法加工预定光刻胶图形阵列而获得的。
6.根据权利要求5所述的方法，其中，所述光刻方法包括电子束光刻方法或光学光刻方法。
7.根据权利要求4所述的方法，其中，所述掩膜通过如下方法获得：首先在功能块材表面蒸发导电金属层或敷涂其他导电聚合物，再通过金属蒸发、溶胶剥离或以金属图形作为掩膜。
8.根据权利要求5所述的方法，其中，所述功能块材通过化学气相沉积方法生长在支撑衬底上。
9.根据权利要求5所述的方法，其中，所述功能块材包括半导体材料、金属材料以及电绝缘材料。
10.根据权利要求8所述的方法，其中，所述支撑衬底在使用前需要进行清洗与处理，具体包括：
首先依次采用丙酮、乙醇、去离子水对所述支撑衬底进行超声处理；再用氮气吹干；然后在烘箱或热板上进行去水汽干燥处理。
11.根据权利要求1-10中任一项所述的方法，其中，所述第一电介质层采用原子层沉积技术实现所述第一电介质层在所述自支撑三维微纳米功能结构表面的包裹生长。
12.根据权利要求11所述的方法，其中，所述第一电介质层采用高K材料。
13.根据权利要求12所述的方法，其中，所述高K材料为Al2O3、ZrO2、HfO2中的一种或多种组合。
14.根据权利要求1-10中任一项所述的方法，其中，所述三维环栅金属电极是采用聚焦离子束化学气相沉积技术制备而成的。
CN201510708503.9A 2015-10-27 2015-10-27 一种制备三维环栅结构半导体场效应晶体管器件的方法 Active CN105304501B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510708503.9A CN105304501B (zh) 2015-10-27 2015-10-27 一种制备三维环栅结构半导体场效应晶体管器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510708503.9A CN105304501B (zh) 2015-10-27 2015-10-27 一种制备三维环栅结构半导体场效应晶体管器件的方法

Publications (2)

Publication Number Publication Date
CN105304501A CN105304501A (zh) 2016-02-03
CN105304501B true CN105304501B (zh) 2019-08-23

Family

ID=55201590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510708503.9A Active CN105304501B (zh) 2015-10-27 2015-10-27 一种制备三维环栅结构半导体场效应晶体管器件的方法

Country Status (1)

Country Link
CN (1) CN105304501B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752157B (zh) * 2019-11-08 2021-06-22 中国科学院物理研究所 三维悬空环栅结构半导体场效应晶体管器件的制备方法
CN114488363B (zh) * 2020-11-13 2023-03-07 南京大学 一种可见光波段宽带连续消色差微透镜及其制备方法
CN112687827B (zh) * 2020-12-25 2024-03-15 北京量子信息科学研究院 量子点器件的制备方法及量子点器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740619A (zh) * 2008-11-13 2010-06-16 北京大学 一种纳米线场效应晶体管
CN101944539A (zh) * 2009-07-09 2011-01-12 北京大学 一种独立栅控制的纳米线场效应晶体管
CN102544073A (zh) * 2011-12-16 2012-07-04 北京大学深圳研究生院 无结纳米线场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740619A (zh) * 2008-11-13 2010-06-16 北京大学 一种纳米线场效应晶体管
CN101944539A (zh) * 2009-07-09 2011-01-12 北京大学 一种独立栅控制的纳米线场效应晶体管
CN102544073A (zh) * 2011-12-16 2012-07-04 北京大学深圳研究生院 无结纳米线场效应晶体管

Also Published As

Publication number Publication date
CN105304501A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
US7977252B2 (en) Method of formation of coherent wavy nanostructures (variants)
TWI481738B (zh) 改善石墨烯和碳奈米管上之材料的晶核生成之方法
TWI695436B (zh) 以高密度低能量電漿進行半導體表面的介面處理
US8652944B2 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
CN105304501B (zh) 一种制备三维环栅结构半导体场效应晶体管器件的方法
CN101595565A (zh) 在垂直半导体结构上制造精密垂直和水平层的方法
CN102788723B (zh) 一种用于原位电学测试的透射电镜样品的制备方法
CN102712477A (zh) 碳纳米管的形成方法和碳纳米管成膜装置
CN102976264A (zh) 一种自支撑多层微纳米结构的制备方法
CN103935990B (zh) 基于聚焦离子束系统的He离子刻蚀制备石墨烯纳米带方法
CN105118860A (zh) 一种集成有序GaN基纳米线阵列HEMT及其制备方法
CN110310873A (zh) 一种扩展栅极结构的垂直型纳米间隙真空晶体管及其制备方法
CN102354669B (zh) 硅纳米线器件的制作方法
CN103903961A (zh) 在石墨烯材料上淀积高k栅介质的方法及应用
CN110752157B (zh) 三维悬空环栅结构半导体场效应晶体管器件的制备方法
CN106531613A (zh) 一种石墨烯表面选区改性加工方法及装置
CN106920847A (zh) 一种顶栅石墨烯场效应晶体管及其制备方法
CN105609561A (zh) 一种石墨烯射频晶体管及其制作方法
CN105679785B (zh) 一种基于多层氮化硼的rram器件及其制备方法
CN100573959C (zh) 一种有源层图形化的有机薄膜晶体管的制备方法
CN106684137A (zh) 一种三维环栅半导体场效应晶体管的制备方法
CN101966977A (zh) 一种用于微纳材料的尺寸缩减方法及电极制作方法
Bizouerne et al. Low damage patterning of In0. 53Ga0. 47As film for its integration as n-channel in a fin metal oxide semiconductor field effect transistor architecture
Heo et al. Control of surface roughness during high-speed chemical dry thinning of silicon wafer
CN1160797C (zh) 点接触平面栅型单电子晶体管及其制备方法(二)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant