CN105609561A - 一种石墨烯射频晶体管及其制作方法 - Google Patents

一种石墨烯射频晶体管及其制作方法 Download PDF

Info

Publication number
CN105609561A
CN105609561A CN201610057510.1A CN201610057510A CN105609561A CN 105609561 A CN105609561 A CN 105609561A CN 201610057510 A CN201610057510 A CN 201610057510A CN 105609561 A CN105609561 A CN 105609561A
Authority
CN
China
Prior art keywords
graphene
substrate
layer
preparation
dimensional material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610057510.1A
Other languages
English (en)
Inventor
苏晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Yingxin Semiconductor Technology Co Ltd
Original Assignee
Wuxi Yingxin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Yingxin Semiconductor Technology Co Ltd filed Critical Wuxi Yingxin Semiconductor Technology Co Ltd
Priority to CN201610057510.1A priority Critical patent/CN105609561A/zh
Publication of CN105609561A publication Critical patent/CN105609561A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Abstract

本发明公开了一种石墨烯射频晶体管,包括一带有SiO2层的衬底,所述衬底掩埋有源、漏电极;所述衬底上设有基底/Graphene二维材料层以及源、漏电极的连接金属层,所述连接金属层覆盖住基底/Graphene二维材料层的两端,所述基底/Graphene二维材料层中间上设有栅极绝缘层,所述栅极绝缘层上设有栅极。本发明还公开了一种石墨烯射频晶体管的制作方法,采用核壳结构的静电纺丝纳米线作为掩膜板,代替昂贵的电子束光刻技术实现栅绝缘层和栅极的刻蚀制作,实现了制作高性能石墨烯射频晶体管的低成本化。

Description

一种石墨烯射频晶体管及其制作方法
技术领域
本发明涉及到半导体器件制造的技术领域,特别涉及到一种石墨烯射频晶体管及其制作方法。
背景技术
石墨烯(Graphene)是一种新型的二维纳米材料,是目前发现的硬度最高、韧性最强的纳米材料。因其特殊纳米结构和优异的物理化学性能,石墨烯在电子学、光学、磁学、生物医学、催化、储能和传感器等领域应用前景广阔,被公认为21世纪的“未来材料”和“革命性材料”。在电子领域,由于其超高载流子迁移率,石墨烯在制作晶体管沟道材料方面体现出巨大的优势。目前,石墨烯射频晶体已经被设计应用在电子倍频器、移相键控调制器和混频器等具有射频概念的电路中。将石墨烯晶体管用于射频电路,其最重要参数之一是截止频率,其大小由公式(1)给出
f T ≈ g m s 2 πC g s = v s a t 2 π L · { 1 - [ 1 + [ [ 2 μ 1 f ( V G S - V T ) v s a t L ] - 1 / 2 ] ] } - - - ( 1 )
其中,为载流子迁移率(石墨烯的载流子迁移率理论上可达2*105cm2/vs,比硅高100倍),L为沟道长度。由公式可知,石墨烯射频晶体管的截止频率与晶体管的沟道长度呈反比。所以要提高截止频率,一般可通过缩小沟道长度来提高。
2010年2月,IBM的研究人员就在《科学》杂志上展示了在SiC晶圆上大规模射频石墨烯晶体管,速度高达100GHz(每秒1000亿次循环)。2010年9月加州大学洛杉矶分校研究人员制备出迄今仍为最高截止频率的石墨烯射频晶体管,频率为300GHz。目前实验上石墨烯场效应管的截止频率要达到300GHz,其沟道长度需要做到40nm,而要得到40nm的沟道长度,传统的ArF(193nm)光刻机已不能满足如此小特征尺度的要求,一般需要采用电子束光刻机设备完成。而电子束光刻工艺技术在石墨烯射频晶体管工艺过程中,石墨烯表面的光刻胶残留,尤其是光学光刻胶残留,严重影响了石墨烯场效应器件中的接触电阻和栅控能力,使得石墨烯的电学性能大打折扣,是限制其进一步应用发展的瓶颈之一。其次,电子束光刻机设备价格昂贵,电子束光刻胶也比普通的光学光刻胶贵几倍,因此,造成石墨烯射频晶体管价格昂贵。
发明内容
本发明的目的在于提供一种石墨烯射频晶体管的制作方法,采用核壳结构的PMMA/PAN纳米线作为掩膜,实现低成本的制作高性能的石墨烯射频晶体管。
为此,本发明采用以下技术方案:
一种石墨烯射频晶体管的制作方法,所述石墨烯射频晶体管包括一带有SiO2层的衬底,所述衬底掩埋有源、漏电极;所述衬底上设有基底/Graphene二维材料层以及源、漏电极的连接金属层,所述连接金属层覆盖住基底/Graphene二维材料层的两端,所述基底/Graphene二维材料层中间上设有栅极绝缘层,所述栅极绝缘层上设有栅极;其制作方法如下:
1)通过光刻和蒸镀工艺,在带有SiO2层的衬底上形成掩埋源、漏电极;
2)在衬底上形成基底/Graphene二维材料层,光刻得到特定图形;
3)在基底/Graphene二维材料层上沉积栅绝缘层,在所述栅绝缘层上沉积栅极;
4)在显微设备下,将核壳结构的纳米线覆盖到栅极表面,以纳米线为掩膜,刻蚀掉未被掩膜的栅极和栅绝缘层;
5)加热纳米线,使纳米线对栅极顶端形成包覆,采用蒸镀工艺,在衬底表面形成源、漏电极的连接金属层,并光刻得到特定图形;
6)去除纳米线及其上覆盖的金属层,即得到所需的石墨烯射频晶体管。
优选的,所述带有SiO2层的衬底的制作方法为提供一高阻衬底,热氧化在表面形成SiO2层,其中SiO2层的厚度为80-100nm。
优选的,所述源、漏电极的材料为Cu、Au、Ti、Al或者Ag中的至少一种,其厚度为80-100nm。
优选的,所述在衬底上形成基底/Graphene二维材料层的制作方法包括如下:
1)在化学气相沉积设备中以Pt箔为衬底生长Graphene二维材料层,再在Graphene二维材料层上生长基底二维材料层,得到基底/Graphene二维材料层;
2)通过鼓泡法将Pt衬底上的基底/Graphene二维材料层转移到带有SiO2层的衬底上。
优选的,所述基底二维材料层为BN或者类金刚石碳。
优选的,所述栅绝缘层采用原子沉积设备沉积,其材料为SiO2、Al2O3、HfO2或者SiN中的至少一种,厚度为2-10nm;所述栅极采用电子束蒸发设备沉积,其材料为Cu、Au、Ti、Al或者Ag中的至少一种,厚度为30-100nm。
优选的,所述核壳结构的纳米线为通过高压静电纺丝形成的PMMA/PAN纳米线,其直径为30-40nm,其静电纺丝条件为温度80℃,湿度25%,针极距40cm,电压为45KV,收集板为金属铝制成的矩形方框。
优选的,所述以纳米线为掩膜前需要加热纳米线5-15s,使其软化与栅极紧密贴合。
优选的,所述纳米线的加热时间为20-40s。
优选的,所述连接金属层的材料为Cu、Au、Ti、Al或者Ag中的至少一种,厚度为10-20nm。
本发明采用以上技术方案,采用核壳结构的静电纺丝纳米线作为掩膜,纳米线直径为30-40nm,通过自对准工艺,可以低成本的制作高性能的石墨烯射频晶体管。静电纺丝设备价格约为2万元,约为电子束光刻机设备的1/500,因而成本极低。不可否认,光刻技术在微细加工和集成电路制造中一直是主流技术,但是对于单个射频晶体管器件而言,采用静电纺丝纳米线作为掩膜不失不为一种低成本的解决办法。而采用PMMA/PAN核壳结构的纳米线作为掩膜,其优势在于:核为PAN,该材料具有较好的黏弹力,在高压电场作用下,可形成直径10-50nm的纳米线,但是其与金属粘附性较差,不能用作掩膜板。而壳材料PMMA较脆,在高的电场作用下易断裂,难以获得直径小于100nm的纳米线,但其软化温度较低,稍稍加热即可软化并与基底材料紧密结合,适合作为掩膜板使用。采用PMMA包覆PAN材料,融合了PMMA软化温度低和PAN纳米线直径小的优势,因而适合用作小尺寸沟道材料的掩膜板。
附图说明
图1为本发明石墨烯射频晶体管的结构侧视图。
图2为本发明石墨烯射频晶体管的结构俯视图。
图3为本发明石墨烯射频晶体管的制作方法结构流程示意图。
图4为本发明PMMA/PAN核壳结构静电纺丝纳米线的SEM图。
具体实施方式
为了使本发明的目的、特征和优点更加的清晰,以下结合附图及实施例,对本发明的具体实施方式做出更为详细的说明,在下面的描述中,阐述了很多具体的细节以便于充分的理解本发明,但是本发明能够以很多不同于描述的其他方式来实施。因此,本发明不受以下公开的具体实施的限制。
一种石墨烯射频晶体管的制作方法,如图1、图2所示,所述石墨烯射频晶体管包括一带有SiO2层11的衬底1,所述衬底1掩埋有源电极21和漏电极22;所述衬底1上设有基底31/Graphene32二维材料层以及源、漏电极的连接金属层4,所述连接金属层4覆盖住基底31/Graphene32二维材料层的两端,所述基底31/Graphene32二维材料层中间上设有栅极绝缘层5,所述栅极绝缘层5上设有栅极6;其制作方法如图3所示,包括如下:
1)通过光刻和蒸镀工艺,在带有SiO2层11的衬底1上形成掩埋源电极21和漏电极22;
2)在衬底1上形成基底31/Graphene32二维材料层,光刻得到特定图形;
3)在基底31/Graphene32二维材料层上沉积栅绝缘层5,在所述栅绝缘层5上沉积栅极6;
4)在显微设备下,将核壳结构的纳米线0覆盖到栅极6表面,以纳米线0为掩膜,刻蚀掉未被掩膜的栅极6和栅绝缘层5;其中,所述以纳米线0为掩膜前需要加热纳米线5-15s,使其软化与栅极6紧密贴合。
5)加热纳米线0,时间为20-40s,使纳米线0对栅极6顶端形成包覆,采用蒸镀工艺,在衬底1表面形成源、漏电极的连接金属层4,并光刻得到特定图形;
6)去除纳米线0及其上覆盖的金属层,即得到所需的石墨烯射频晶体管。
其中,所述带有SiO2层11的衬底1的制作方法为提供一高阻衬底1,热氧化在表面形成SiO2层11,其中SiO2层11的厚度为80-100nm。
其中,所述源电极21和漏电极22的材料为Cu、Au、Ti、Al或者Ag中的至少一种,其厚度为80-100nm。
其中,所述在衬底1上形成基底31/Graphene32二维材料层的制作方法包括如下:
1)在化学气相沉积设备中以Pt箔为衬底生长Graphene二维材料层32,再在Graphene二维材料层32上生长基底二维材料层31,得到基底31/Graphene32二维材料层;
2)通过鼓泡法将Pt衬底上的基底31/Graphene32二维材料层转移到带有SiO2层11的衬底1上。
其中,所述基底二维材料层31为BN或者类金刚石碳。
其中,所述栅绝缘层5采用原子沉积设备沉积,其材料为SiO2、Al2O3、HfO2或者SiN中的至少一种,厚度为2-10nm;所述栅极6采用电子束蒸发设备沉积,其材料为Cu、Au、Ti、Al或者Ag中的至少一种,厚度为30-100nm。
其中,所述核壳结构的纳米线0为通过高压静电纺丝形成的PMMA/PAN纳米线,其直径为30-40nm,其静电纺丝条件为温度80℃,湿度25%,针极距40cm,电压为45KV,收集板为金属铝制成的矩形方框。
其中,所述连接金属层的材料为Cu、Au、Ti、Al或者Ag中的至少一种,厚度为10-20nm。
高压静电纺丝技术是利用高压静电场对高分子溶液的击穿作用来制备纳米纤维材料的方法,其基本原理是在喷射装置和接收装置间施加上10-50KV的高压静电场,从纺丝液的锥体端部形成射流,并在电场中被拉伸,最终在接收装置上形成纳米纤维。调控接收电极的电场,可获得定向排列的纳米线。整个电纺丝过程由多个可变化的参数调控,主要包括溶液的性质、可控变量和周围参数。溶液的性质包括:溶液的黏度、传导性、表面张力、聚合物分子量、偶极距和介电常数;可控变量包括流量、电场力、针头与接收屏之间的距离、针头的形状、接收屏的材料成分和表面形态;周围参数包括:温度、湿度和风速。静电纺丝设备价格~2万元,约为电子束光刻机设备的1/500,因而成本极低。
本发明将高压静电纺丝技术得到的核壳结构的静电纺丝纳米线作为掩膜,纳米线直径为30-40nm,通过自对准工艺,可以低成本的制作高性能的石墨烯射频晶体管。而采用PMMA/PAN核壳结构的纳米线作为掩膜,其优势在于:如图4所示,PMMA/PAN核壳结构的纳米线的核为PAN,该材料具有较好的黏弹力,在高压电场作用下,可形成直径10-50nm的纳米线,但是其与金属粘附性较差,不能用作掩膜板。而壳材料PMMA较脆,在高的电场作用下易断裂,难以获得直径小于100nm的纳米线,但其软化温度较低,稍稍加热即可软化并与基底材料紧密结合,适合作为掩膜板使用。采用PMMA包覆PAN材料,融合了PMMA软化温度低和PAN纳米线直径小的优势,因而适合用作小尺寸沟道材料的掩膜板。
综上,所以本发明采用以上技术方案,可以实现制作高性能的石墨烯射频晶体管的低成本化。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种石墨烯射频晶体管的制作方法,其特征在于,所述石墨烯射频晶体管包括一带有SiO2层的衬底,所述衬底掩埋有源、漏电极;所述衬底上设有基底/Graphene二维材料层以及源、漏电极的连接金属层,所述连接金属层覆盖住基底/Graphene二维材料层的两端,所述基底/Graphene二维材料层中间上设有栅极绝缘层,所述栅极绝缘层上设有栅极;其制作方法包括如下:
1)通过光刻和蒸镀工艺,在带有SiO2层的衬底上形成掩埋源、漏电极;
2)在衬底上形成基底/Graphene二维材料层,光刻得到特定图形;
3)在基底/Graphene二维材料层上沉积栅绝缘层,在所述栅绝缘层上沉积栅极;
4)在显微设备下,将核壳结构的纳米线覆盖到栅极表面,以纳米线为掩膜,刻蚀掉未被掩膜的栅极和栅绝缘层;
5)加热纳米线,使纳米线对栅极顶端形成包覆,采用蒸镀工艺,在衬底表面形成源、漏电极的连接金属层,并光刻得到特定图形;
6)去除纳米线及其上覆盖的金属层,即得到所需的石墨烯射频晶体管。
2.根据权利要求1所述的一种石墨烯射频晶体管的制作方法,其特征在于,所述带有SiO2层的衬底的制作方法为提供一高阻衬底,热氧化在表面形成SiO2层,其中SiO2层的厚度为80-100nm。
3.根据权利要求1所述的一种石墨烯射频晶体管的制作方法,其特征在于,所述源、漏电极的材料为Cu、Au、Ti、Al或者Ag中的至少一种,其厚度为80-100nm。
4.根据权利要求1所述的一种石墨烯射频晶体管的制作方法,其特征在于,所述在衬底上形成基底/Graphene二维材料层的制作方法包括如下:
1)在化学气相沉积设备中以Pt箔为衬底生长Graphene二维材料层,再在Graphene二维材料层上生长基底二维材料层,得到基底/Graphene二维材料层;
2)通过鼓泡法将Pt衬底上的基底/Graphene二维材料层转移到带有SiO2层的衬底上。
5.根据权利要求1或者4所述的一种石墨烯射频晶体管的制作方法,其特征在于,所述基底二维材料层为BN或者类金刚石碳。
6.根据权利要求1所述的一种石墨烯射频晶体管的制作方法,其特征在于,所述栅绝缘层采用原子沉积设备沉积,其材料为SiO2、Al2O3、HfO2或者SiN中的至少一种,厚度为2-10nm;所述栅极采用电子束蒸发设备沉积,其材料为Cu、Au、Ti、Al或者Ag中的至少一种,厚度为30-100nm。
7.根据权利要求1所述的一种石墨烯射频晶体管的制作方法,其特征在于,所述核壳结构的纳米线为通过高压静电纺丝形成的PMMA/PAN纳米线,其直径为30-40nm,其静电纺丝条件为温度80℃,湿度25%,针极距40cm,电压为45KV,收集板为金属铝制成的矩形方框。
8.根据权利要求1所述的一种石墨烯射频晶体管的制作方法,其特征在于,所述以纳米线为掩膜前需要加热纳米线5-15s,使其软化与栅极紧密贴合。
9.根据权利要求1所述的一种石墨烯射频晶体管的制作方法,其特征在于,所述纳米线的加热时间为20-40s。
10.根据权利要求1所述的一种石墨烯射频晶体管的制作方法,其特征在于,所述连接金属层的材料为Cu、Au、Ti、Al或者Ag中的至少一种,厚度为10-20nm。
CN201610057510.1A 2016-01-27 2016-01-27 一种石墨烯射频晶体管及其制作方法 Pending CN105609561A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610057510.1A CN105609561A (zh) 2016-01-27 2016-01-27 一种石墨烯射频晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610057510.1A CN105609561A (zh) 2016-01-27 2016-01-27 一种石墨烯射频晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN105609561A true CN105609561A (zh) 2016-05-25

Family

ID=55989330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610057510.1A Pending CN105609561A (zh) 2016-01-27 2016-01-27 一种石墨烯射频晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN105609561A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134407A (zh) * 2017-05-12 2017-09-05 中国科学院微电子研究所 一种基于双层光刻胶工艺的二维材料场效应管制造方法
CN107768243A (zh) * 2017-09-22 2018-03-06 深圳市华星光电技术有限公司 一种免曝光显影的刻蚀遮蔽层的制备方法及制备系统
CN108461446A (zh) * 2018-03-26 2018-08-28 北京大学 一种单栅石墨烯倍频器的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194366A (ja) * 1984-10-16 1986-05-13 Toshiba Corp 薄膜トランジスタ
CN101814580A (zh) * 2004-03-11 2010-08-25 三星移动显示器株式会社 垂直场效应晶体管的制作方法
CN103000669A (zh) * 2011-09-09 2013-03-27 中国科学院微电子研究所 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法
CN103943513A (zh) * 2014-05-07 2014-07-23 中国科学院上海微系统与信息技术研究所 一种柔性衬底上制备石墨烯器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194366A (ja) * 1984-10-16 1986-05-13 Toshiba Corp 薄膜トランジスタ
CN101814580A (zh) * 2004-03-11 2010-08-25 三星移动显示器株式会社 垂直场效应晶体管的制作方法
CN103000669A (zh) * 2011-09-09 2013-03-27 中国科学院微电子研究所 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法
CN103943513A (zh) * 2014-05-07 2014-07-23 中国科学院上海微系统与信息技术研究所 一种柔性衬底上制备石墨烯器件的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134407A (zh) * 2017-05-12 2017-09-05 中国科学院微电子研究所 一种基于双层光刻胶工艺的二维材料场效应管制造方法
CN107768243A (zh) * 2017-09-22 2018-03-06 深圳市华星光电技术有限公司 一种免曝光显影的刻蚀遮蔽层的制备方法及制备系统
CN108461446A (zh) * 2018-03-26 2018-08-28 北京大学 一种单栅石墨烯倍频器的制备方法
CN108461446B (zh) * 2018-03-26 2020-07-28 北京大学 一种单栅石墨烯倍频器的制备方法

Similar Documents

Publication Publication Date Title
Si et al. Scalable preparation of high-density semiconducting carbon nanotube arrays for high-performance field-effect transistors
TWI585985B (zh) 薄膜電晶體及其製備方法
CN103518255B (zh) 具有减小寄生电阻的带电单层的碳场效应晶体管
US8497499B2 (en) Method to modify the conductivity of graphene
CN103296991B (zh) 基于柔性基板的石墨烯高频纳机电谐振器及其制备工艺
JP2004071654A (ja) カーボンナノチューブ半導体素子の作製方法
CN105152125A (zh) 一种基于微沟道结构的微纳米材料有序自组装图形化方法
CN108831904A (zh) 一种垂直结构有机薄膜晶体管阵列及其制备方法
TW201442245A (zh) 薄膜電晶體及其製備方法
CN105493256B (zh) 一种薄膜晶体管及其制备方法、显示装置
CN105609561A (zh) 一种石墨烯射频晶体管及其制作方法
CN106711330B (zh) 一种有机薄膜晶体管及其制造方法
Gao et al. Encapsulate-and-peel: fabricating carbon nanotube CMOS integrated circuits in a flexible ultra-thin plastic film
CN107342228A (zh) 一种场效应晶体管及其制备方法
CN107735865A (zh) 公共衬底上的垂直和平面薄膜晶体管
TWI668873B (zh) 有機薄膜電晶體及其製備方法
CN105895704B (zh) 一种石墨烯场效应晶体管及其制造方法
CN113193115B (zh) 一种悬空碳纳米管场效应晶体管及其制备方法
KR20070056182A (ko) 나노 패턴 형성 방법과 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
CN109037319A (zh) 基于准范德华接触结构的二维半导体器件及其制备方法
CN109273438A (zh) 电子元件用图案制造方法及包含该图案的纤维型电子元件
CN105679676A (zh) 薄膜晶体管及其制备方法、阵列基板
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
Jung et al. Enhanced contact properties of spray-coated AgNWs source and drain electrodes in oxide thin-film transistors
CN104867980B (zh) 薄膜晶体管及其阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160525

WD01 Invention patent application deemed withdrawn after publication