TWI585985B - 薄膜電晶體及其製備方法 - Google Patents

薄膜電晶體及其製備方法 Download PDF

Info

Publication number
TWI585985B
TWI585985B TW102114092A TW102114092A TWI585985B TW I585985 B TWI585985 B TW I585985B TW 102114092 A TW102114092 A TW 102114092A TW 102114092 A TW102114092 A TW 102114092A TW I585985 B TWI585985 B TW I585985B
Authority
TW
Taiwan
Prior art keywords
layer
hsq
thin film
film transistor
semiconductor layer
Prior art date
Application number
TW102114092A
Other languages
English (en)
Other versions
TW201440227A (zh
Inventor
鄒淵
李群慶
劉軍庫
朱振東
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201440227A publication Critical patent/TW201440227A/zh
Application granted granted Critical
Publication of TWI585985B publication Critical patent/TWI585985B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體及其製備方法
本發明涉及一種薄膜電晶體及其製備方法。
薄膜電晶體(Thin Film Transistor,TFT)是現代微電子技術中的一種關鍵性電子元件，目前已經被廣泛的應用於平板顯示器等領域。薄膜電晶體主要包括閘極、絕緣層、半導體層、源極和汲極。其中，源極和汲極間隔設置並與半導體層電連接，閘極通過絕緣層與半導體層及源極和汲極間隔絕緣設置。所述半導體層位於所述源極和汲極之間的區域形成一溝道區域。薄膜電晶體中的閘極、源極、汲極均由導電材料構成，該導電材料一般為金屬或合金。當在閘極上施加一電壓時，與閘極通過絕緣層間隔設置的半導體層中的溝道區域會積累載流子，當載流子積累到一定程度，與半導體層電連接的源極汲極之間將導通，從而有電流從源極流向汲極。
在應用中，薄膜電晶體的半導體/絕緣介質的介面狀態對於器件性能有較大的影響，比如絕緣介質與半導體的接觸緊密程度會影響半導體/絕緣介質的介面接觸，而在製備薄膜電晶體的過程中引入的水分子、羥基、氧自由基等雜質會被吸附於半導體或絕緣介質的表面而影響半導體/絕緣介質的介面接觸，進而影響半導體的與絕緣介質接觸的表面的電子傳輸，造成薄膜電晶體的電滯回線的遲滯，以及薄膜電晶體的穩定性的降低、開關比和電子遷移率的下降。
有鑒於此，實為必要提供一種薄膜電晶體及其製備方法，該薄膜電晶體中半導體/絕緣介質之間接觸良好。
一種薄膜電晶體，包括：一源極；一汲極；一半導體層，所述汲極和源極間隔設置且分別與所述半導體層電連接；一閘極，該閘極通過一絕緣 層與所述半導體層、源極及汲極絕緣設置；其中，所述半導體層為複數奈米碳管通過凡得瓦力連接組成的奈米碳管膜，進一步包括一過渡層設置於所述半導體層與所述絕緣層之間，所述過渡層為通過固化HSQ形成的矽氧多聚交聯體層，所述矽氧多聚交聯體層中的矽原子分別與所述半導體層及所述絕緣層中的原子相鍵合。
一種薄膜電晶體的製備方法，其包括以下步驟：提供一絕緣基板，在所述絕緣基板的一表面形成一閘極；在所述閘極的表面形成一絕緣層；在絕緣層的表面形成一HSQ凝膠層；在所述HSQ凝膠層的表面形成一半導體層，所述半導體層為複數奈米碳管通過凡得瓦力連接組成的奈米碳管膜；對所述HSQ凝膠層進行前烘處理得到一HSQ預製層；固化所述HSQ預製層得到一過渡層，所述過渡層為矽氧多聚交聯體層，所述矽氧多聚交聯體層中的矽原子分別與所述半導體層及所述絕緣層中的原子相鍵合；以及，在所述半導體層的表面形成相互間隔的一源極及一汲極。
與先前技術相比較，所述薄膜電晶體在絕緣層與半導體層之間設置有一HSQ凝膠層，由於HSQ凝膠層本身為矽水化合物，因而HSQ凝膠層會容易的吸附在在絕緣層與半導體層之間的雜質如水分子、羥基、氧自由基等，並且，通過HSQ凝膠層進行前烘以及固化後形成的矽氧多聚交聯體層作為過渡層，所述過渡層中的矽原子分別與所述半導體層及所述絕緣層中的原子相鍵合，使得半導體層與過渡層緊密的結合而形成良好的介面接觸，半導體層的表面的電子傳輸良好，因而減少了薄膜電晶體的遲滯，大大提高了器件的穩定性，同時提高了器件的開關比及電子遷移率，並降低了功耗。
10，20‧‧‧薄膜電晶體
110‧‧‧絕緣基板
120‧‧‧半導體層
125‧‧‧溝道
130‧‧‧源極
140‧‧‧汲極
150‧‧‧絕緣層
160‧‧‧過渡層
170‧‧‧閘極
圖1係本發明第一實施例薄膜電晶體的結構示意圖。
圖2係本發明第一實施例所述HSQ的箱狀結構單元示意圖。
圖3係本發明第一實施例所述矽氧多聚交聯體的結構式示意圖。
圖4係本發明第一實施例工作時的薄膜電晶體的結構示意圖。
圖5係本發明第一實施例薄膜電晶體的製備方法流程圖。
圖6係本發明第二實施例薄膜電晶體的結構示意圖。
以下將結合附圖詳細說明本技術方案實施例提供的薄膜電晶體。
請參閱圖1，為本發明第一實施例提供的薄膜電晶體10，該薄膜電晶體10為底閘型薄膜電晶體，其包括一半導體層120、一源極130、一汲極140、一絕緣層150、一過渡層160及一閘極170。所述源極130與汲極140間隔設置。所述半導體層120與所述源極130及汲極140接觸設置。所述閘極170通過所述絕緣層150及過渡層160與所述半導體層120、所述源極130及汲極140絕緣設置。所述過渡層160設置於所述半導體層120與所述絕緣層150之間，並分別與所述半導體層120及所述絕緣層150直接接觸。該薄膜電晶體10可形成於一絕緣基板110表面。
具體地，所述閘極170設置於所述絕緣基板110表面。所述絕緣層150覆蓋所述閘極170設置，部分絕緣層150設置於絕緣基板110的部分表面。所述過渡層160設置於所述絕緣層150遠離所述閘極170的表面。所述半導體層120設置於所述過渡層160遠離所述絕緣層150的表面，即該過渡層160設置於半導體層120與絕緣層150之間，該過渡層160的相對兩個表面分別與半導體層120及絕緣層150接觸。所述源極130及汲極140間隔設置於所述半導體層120表面，並分別與該半導體層120電連接。位於該源極130及汲極140之間的半導體層形成一溝道125。
所述絕緣基板110起支撐作用，該絕緣基板110材料不限，可選擇為玻璃、石英、陶瓷、金剛石等硬性材料，或塑膠、樹脂等柔性材料。本實施例中，所述絕緣基板110的材料為玻璃。所述絕緣基板110用於對薄膜電晶體10提供支撐，且複數薄膜電晶體10可按照預定規律或圖形設置於同一絕緣基板110表面，形成TFT面板，或其他TFT半導體器件。
所述半導體層120可為無機類半導體材料，如：奈米碳管、GaN、GaAs、SiN、SiC、CdTe、HgTe、GeSi、InZnO、InGaO、HfZnSnO等，也可以為有機半導體材料，如：二萘嵌苯四羧酸二酸酐(PTCDA)、萘四羧酸二酸酐(NTCDA)等。優選的，所述半導體層120由一個奈米碳管層構成。所述半導體層120的長度為1微米~1毫米，寬度為1微米~1毫米，厚度為0.5奈 米~100微米。
所述奈米碳管層包括複數奈米碳管。所述奈米碳管層表現出良好的半導體性。該奈米碳管層可僅由半導體性奈米碳管組成，也可由金屬性奈米碳管與半導體性奈米碳管共同組成。具體的，可通過化學分離等手段得到僅包括半導體性奈米碳管的奈米碳管層。或者，可通過化學氣相沈積法得到包括金屬性奈米碳管與半導體性奈米碳管的奈米碳管層，由於半導體性奈米碳管與金屬性奈米碳管的比例為2：1，使該奈米碳管層整體上仍然表現出良好的半導體性。所述奈米碳管為單壁奈米碳管，該奈米碳管層中的奈米碳管的直徑小於5奈米，優選地，該奈米碳管的直徑小於2奈米。
具體地，所述奈米碳管層為複數單壁奈米碳管通過凡得瓦力連接組成的奈米碳管膜或至少一長的單壁奈米碳管組成。
該奈米碳管層可為由複數長奈米碳管組成的層狀結構，至少部分長奈米碳管的兩端分別與所述源極130和汲極140電連接。所述複數長奈米碳管表現出良好的半導體性。所述複數長奈米碳管平行於所述絕緣基板表面。所述長奈米碳管是指長度大於5微米的單根奈米碳管，優選的，長度大於10微米。所述複數長奈米碳管的設置方式不限，可平行排列、交叉排列或編制成一奈米碳管層，只要確保至少部分長奈米碳管的兩端分別與所述源極130和汲極140電連接即可。優選地，上述複數長奈米碳管均沿所述源極130指向汲極140的方向平行且緊密排列，且所述複數長奈米碳管的兩端分別與所述源極130及汲極140電連接。所述長奈米碳管的直徑不限。優選地，所述長奈米碳管的直徑為0.5奈米~10奈米。所述長奈米碳管之間的設置間距為0~100微米。
該奈米碳管層可由複數無序排列的奈米碳管組成。該奈米碳管層包括複數相互纏繞且各向同性的奈米碳管，所述複數奈米碳管通過凡得瓦力相互吸引、纏繞，形成網路狀結構。由於奈米碳管相互纏繞，因此所述奈米碳管層具有很好的韌性，可以彎曲折疊成任意形狀而不破裂。該網路狀結構包括成大量的微孔結構，該微孔孔徑小於50微米。由於該奈米碳管層中包括大量的微孔結構，因此，該奈米碳管層的透光性較好。該奈米碳管層的厚度為0.5奈米~100微米，該奈米碳管層中的奈米碳管的直徑小於5奈米，該奈米碳管層中的奈米碳管的長度為100奈米~1毫米。優選地，該奈 米碳管的直徑小於2奈米，長度為1微米~1毫米。
本實施例中，該奈米碳管層為由複數長奈米碳管平行緊密排列組成的層狀結構，該長奈米碳管的直徑為5奈米，所述長奈米碳管的長度為30微米。
所述絕緣層150材料可選擇為氧化鋁、氧化鉿、氮化矽、氧化矽等硬性材料或苯並環丁烯(BCB)、聚酯或丙烯酸樹脂等柔性材料。該絕緣層150的厚度為0.5奈米~100微米。本實施例中，所述絕緣層150的材料為氧化鋁，其厚度為40奈米。
所述過渡層160為將二氧化矽無機類化合物(hydrogen silsesquioxane，HSQ)固化後形成的矽氧多聚交聯體層。請參閱圖2及圖3，所述HSQ為一箱狀結構單元，其運算式為(HSiO3/2)2n，其中，n為自然數；所述矽氧多聚交聯體為一矽氧網路狀化合物，其化學運算式為SixOyHz，其中，x與y滿足以下關係式：x：y=1：1~2：1，z的值為0.2~0.3。所述過渡層160的厚度為5奈米-25奈米，優選為10奈米。在固化HSQ形成矽氧多聚交聯體層的過程中，由於HSQ箱狀結構單元中的Si-H及Si-O鍵斷開，而使得Si原子帶有懸掛鍵，該帶有懸掛鍵的Si原子一部分與O原子相連形成Si-O-Si鍵，從而形成所述矽氧多聚交聯體，而另一部分的帶有懸掛鍵的Si原子分別與所述絕緣層150以及半導體層120中的原子緊密鍵合，即，形成的矽氧多聚交聯體中的Si原子分別與所述絕緣層150以及半導體層120中的原子相鍵合，因而所述矽氧多聚交聯體分別與所述半導體層120及絕緣層150緊密接觸。
所述源極130、汲極140及閘極170由導電材料組成。優選地，所述源極130、汲極140及閘極170均為一層導電薄膜。該導電薄膜的厚度為0.5奈米~100微米。該導電薄膜的材料為可以選擇為金屬、ITO、ATO、導電銀膠、導電聚合物以及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、銫、鈀或其任意組合的合金。本實施例中，所述閘極170的材料為金屬鋁，厚度為5奈米；所述源極130、汲極140的材料為金屬銫，所述金屬銫與奈米碳管具有較好的潤濕效果，厚度為5奈米。
請參見圖4，使用時，所述源極130接地，在閘極170上施加一電壓Vg，並在汲極140上施加一電壓Vds。當閘極170施加一定的電壓Vg，在半導體層120的溝道125中產生電場，並在溝道125表面處產生載流子。 隨著閘極電壓Vg的增加，溝道125轉變為載流子積累層，當Vg達到源極130和汲極140之間的開啟電壓時，源極130與汲極140之間的溝道125導通，從而會在源極130和汲極140之間產生電流，電流由源極130通過溝道125流向汲極140，從而使得該薄膜電晶體10處於開啟狀態。由於半導體層120與絕緣層150之間設置過渡層160，該過渡層160為採用HSQ固化後形成的矽氧多聚交聯體層，由於在HSQ固化過程中Si原子的表面帶有懸掛鍵，該帶懸掛鍵的Si原子容易與絕緣介質以及半導體中的原子相鍵合，使得半導體層120與過渡層160緊密的結合而形成良好的介面接觸，半導體層120的表面的電子傳輸良好，因而減少了薄膜電晶體的遲滯，大大提高了器件的穩定性，同時提高了器件的開關比及電子遷移率，並降低了功耗。
請參閱圖5，本發明第一實施例還提供所述薄膜電晶體10的製備方法，該製備方法包括以下步驟：S1，提供一絕緣基板110，在所述絕緣基板110的一表面形成一閘極170；S2，在所述閘極170遠離絕緣基板110的表面形成一絕緣層150；S3，在絕緣層150遠離所述閘極170的表面形成一HSQ凝膠層；S4，對所述HSQ凝膠層進行前烘處理得到一HSQ預製層；S5，在所述HSQ預製層遠離所述絕緣層150的表面形成一半導體層120；S6，固化所述HSQ預製層得到一過渡層160，所述過渡層160為矽氧多聚交聯體層，所述矽氧多聚交聯體層中的矽原子分別與所述半導體層及所述絕緣層中的原子相鍵合；以及S7，在所述半導體層120遠離過渡層的表面形成相互間隔的一源極130及汲極140。
在步驟S1中，所述閘極170可通過磁控濺射法、電子束沈積法或原子層沈積法等形成在所述絕緣基板110的表面，也可以通過絲網印刷、刀片刮塗等方法直接塗覆導電漿料於所述絕緣基板110的表面。本實施例中，通過電子束沈積法在所述絕緣基板110的表面沈積金屬鋁作為所述閘極170。
在步驟S2中，所述絕緣層150通過磁控濺射法、電子束沈積法或原子 層沈積法等形成於所述閘極170遠離絕緣基板110的表面並覆蓋所述閘極170。本實施例中，所述絕緣層150通過原子層沈積法形成，所述絕緣層150為氧化鋁層，該絕緣層150的厚度為40奈米。
在步驟S3中，將所述HSQ膠體塗覆於絕緣層150表面的方法不限，可以為旋塗法、噴塗法或刀片刮塗。本實施例中，將所述HSQ膠體通過旋塗法塗覆於所述絕緣層150遠離所述閘極170的表面。具體包括以下步驟：首先，製備一HSQ膠體，具體的，首先，將HSQ與溶劑混合得到一HSQ膠體，其中，HSQ與溶劑的體積比為1：15~1：25，所述溶劑可為甲基異丁基酮、丁酮等有機溶劑；其次，將所述HSQ膠體塗覆於所述絕緣層150遠離所述閘極170的表面，形成所述HSQ凝膠層。所述HSQ凝膠層的厚度的範圍為10奈米~30奈米。所述HSQ凝膠層的厚度與所述HSQ膠體的濃度有較大的關係，比如，將HSQ與溶劑分別以1：15，1：20，或1：25的體積比混合，可分別得到厚度為10奈米、20奈米或30奈米的HSQ凝膠層。本實施例中，將HSQ與甲基異丁基酮以1：20的體積比混合，形成的所述HSQ凝膠層的厚度為20奈米。
在步驟S4中，通過對所述HSQ凝膠層進行前烘處理，使所述HSQ凝膠層中的溶劑揮發並實現預固化，以方便在得到所述HSQ預製層的表面設置所述半導體層120。該前烘處理的溫度為80攝氏度-110攝氏度，時間為30秒至3分鐘。本實施例中，前烘處理的溫度為105攝氏度，前烘處理的時間為2分鐘。
在步驟S5中，所述半導體層120可通過磁控濺射法、電子束沈積法或原子層沈積法等形成在所述HSQ預製層的表面。本實施例中，採用複數長奈米碳管作為半導體層，具體地，將複數長奈米碳管平行且無間隙地直接鋪設在所述HSQ預製層的表面。由於奈米碳管的比表面積大，該複數長奈米碳管可直接黏附於所述HSQ預製層遠離所述絕緣層150的表面。
在步驟S6中，所述固化HSQ預製層的方法不限，可以為高溫退火、O2等離子體法或電子束曝光法。本實施例中，通過將HSQ預製層置於500攝氏度下退火30分鐘。在固化HSQ預製層過程中，HSQ箱狀結構單元中的Si-H及Si-O鍵斷開，而使得Si原子帶有懸掛鍵，該帶有懸掛鍵的Si原子一部分與O原子相連形成Si-O-Si鍵，從而形成所述矽氧多聚交聯體層。 而在所述HSQ預製層分別與所述絕緣層150以及半導體層120相接觸的表面上，另一部分的帶有懸掛鍵的Si原子會分別與所述絕緣層150以及半導體層120中的原子相鍵合，從而使得所述矽氧多聚交聯體層分別與所述絕緣層150及半導體層120形成緊密的接觸。
在步驟S7中，所述源極130及汲極140可通過磁控濺射法、電子束沈積法或原子層沈積法等形成在所述半導體層120的表面，也可以通過絲網印刷、刀片刮塗等方法直接塗覆導電漿料於半導體層120的表面。本實施例中，通過電子束沈積法在所述絕緣基板110的表面沈積金屬銫作為所述源極130及汲極140。
本發明所述製備方法在絕緣層150與半導體層120之間設置一HSQ凝膠層，該HSQ凝膠層固化得到的矽氧多聚交聯體層可與所述半導體層120緊密的結合，從而提高半導體層120表面的電子遷移性能。該製備方法簡單，成本較低、且易於操作以及工業化。
請參閱圖6，本發明第二實施例提供一種薄膜電晶體20，該薄膜電晶體20為頂閘型，其包括一半導體層120、一源極130、一汲極140、一過渡層160、一絕緣層150及一閘極170。所述源極130與汲極140間隔設置。所述半導體層120與所述源極130及汲極140接觸設置。所述閘極170通過所述過渡層160及絕緣層150與所述半導體層120、所述源極130及汲極140絕緣設置。並且，該薄膜電晶體10形成於一絕緣基板110表面。
本發明第二實施例薄膜電晶體20的結構與第一實施例中的薄膜電晶體10的結構基本相同，其區別在於：所述薄膜電晶體20為頂閘型薄膜電晶體，即，所述半導體層120直接設置於該絕緣基板110表面，所述源極130及汲極140相互間隔設置，並與所述半導體層120電連接。所述過渡層160設置於所述半導體層120遠離絕緣基板110的表面，所述絕緣層150設置於該過渡層160遠離半導體層120的表面。所述閘極170設置於絕緣層150的表面，並通過該過渡層160及絕緣層150與源極130、汲極140及半導體層120電絕緣。優選地，該閘極170可以對應溝道125設置於所述絕緣層150表面。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專 利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10‧‧‧薄膜電晶體
110‧‧‧絕緣基板
120‧‧‧半導體層
125‧‧‧溝道
130‧‧‧源極
140‧‧‧汲極
150‧‧‧絕緣層
160‧‧‧過渡層
170‧‧‧閘極

Claims (8)

  1. 一種薄膜電晶體，包括：一源極；一汲極；一半導體層，所述汲極和源極間隔設置且分別與所述半導體層電連接；一閘極，該閘極通過一絕緣層與所述半導體層、源極及汲極絕緣設置；其改良在於，所述半導體層為複數奈米碳管通過凡得瓦力連接組成的奈米碳管膜，進一步包括一過渡層設置於所述半導體層與所述絕緣層之間，所述過渡層為通過固化HSQ形成的矽氧多聚交聯體層，所述矽氧多聚交聯體層中的矽原子分別與所述半導體層及所述絕緣層中的原子相鍵合。
  2. 如請求項第1項所述的薄膜電晶體，其中，所述過渡層的厚度為5奈米-25奈米。
  3. 如請求項第1項所述的薄膜電晶體，其中，所述半導體層由複數單壁奈米碳管組成。
  4. 如請求項第1項所述的薄膜電晶體，其中，所述薄膜電晶體為頂閘型薄膜電晶體或底閘型薄膜電晶體。
  5. 一種薄膜電晶體的製備方法，其包括以下步驟：提供一絕緣基板，在所述絕緣基板的一表面形成一閘極；在所述閘極的表面形成一絕緣層；在絕緣層的表面形成一HSQ凝膠層； 對所述HSQ凝膠層進行前烘處理得到一HSQ預製層；在所述HSQ預製層遠離所述絕緣層的表面形成一半導體層，所述半導體層為複數奈米碳管通過凡得瓦力連接組成的奈米碳管膜；固化所述HSQ預製層得到一過渡層，所述過渡層為矽氧多聚交聯體層，所述矽氧多聚交聯體層中的矽原子分別與所述半導體層及所述絕緣層中的原子相鍵合；以及在所述半導體層的表面形成相互間隔的一源極及一汲極。
  6. 如請求項第5項所述的薄膜電晶體的製備方法，其中，所述在絕緣層遠離所述閘極的表面設置一HSQ凝膠層具體包括以下步驟：將HSQ與溶劑以一定的體積比混合得到一HSQ膠體，其中，所述HSQ與溶劑的體積比為1：15~1：25，所述溶劑為甲基異丁基酮或丁酮；以及將所述HSQ膠體塗覆於所述絕緣層遠離閘極的表面得到一HSQ凝膠層，其中，所述HSQ凝膠層的厚度為10奈米~30奈米。
  7. 如請求項第5項所述的薄膜電晶體的製備方法，其中，所述前烘處理過程的溫度為80攝氏度-110攝氏度，時間為30秒至3分鐘。
  8. 如請求項第5項所述的薄膜電晶體的製備方法，其中，所述固化過程為將HSQ預製層置於500攝氏度下退火30分鐘。
TW102114092A 2013-04-02 2013-04-19 薄膜電晶體及其製備方法 TWI585985B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310112449.2A CN104103695B (zh) 2013-04-02 2013-04-02 薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
TW201440227A TW201440227A (zh) 2014-10-16
TWI585985B true TWI585985B (zh) 2017-06-01

Family

ID=51619900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114092A TWI585985B (zh) 2013-04-02 2013-04-19 薄膜電晶體及其製備方法

Country Status (3)

Country Link
US (2) US9159938B2 (zh)
CN (1) CN104103695B (zh)
TW (1) TWI585985B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810746B (zh) * 2014-12-31 2019-02-05 清华大学 N型薄膜晶体管
TWI578546B (zh) * 2015-05-28 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體的製造方法
CN105336508A (zh) * 2015-11-06 2016-02-17 东华大学 一种柔性的透明二硫化钼薄膜电极的制备方法
CN107464880B (zh) * 2016-06-02 2020-04-14 清华大学 有机薄膜晶体管制备方法和制备装置
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10665798B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
EP3506337A4 (en) * 2016-08-23 2019-08-28 Toppan Printing Co., Ltd. ORGANIC THIN FILM TRANSISTOR, METHOD FOR MANUFACTURING THEREOF, AND IMAGE DISPLAY DEVICE
CN108023016B (zh) * 2016-10-31 2020-07-10 清华大学 薄膜晶体管的制备方法
CN108172628B (zh) * 2016-12-07 2020-11-06 清华大学 一种逻辑电路
CN108172624B (zh) * 2016-12-07 2020-11-06 清华大学 一种薄膜晶体管及其制备方法
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
CN108172612B (zh) * 2016-12-07 2020-07-10 清华大学 一种薄膜晶体管及其制备方法
CN108172626B (zh) * 2016-12-07 2020-07-10 清华大学 一种薄膜晶体管及其制备方法
CN108172627B (zh) * 2016-12-07 2020-11-06 清华大学 一种薄膜晶体管及其制备方法
CN108695376B (zh) * 2017-04-11 2019-11-12 Tcl集团股份有限公司 一种薄膜晶体管及其制备方法
CN108735820B (zh) * 2017-04-19 2021-03-26 中国科学院金属研究所 以光刻胶为栅绝缘层的碳纳米管薄膜晶体管及制作和应用
CN108933134B (zh) * 2017-05-24 2020-09-25 清华大学 半导体器件
CN115810668A (zh) * 2021-09-02 2023-03-17 清华大学 薄膜晶体管及采用薄膜晶体管的滤波器
CN116243565A (zh) * 2023-03-16 2023-06-09 天津大学 电子束诱导光刻胶生长的碳质绝缘层及制备方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060234430A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Tft fabrication process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189310A (ja) * 1999-12-28 2001-07-10 Sharp Corp 半導体装置の製造方法
CN1558447B (zh) * 2004-01-15 2010-04-28 友达光电股份有限公司 薄膜晶体管的制造方法
KR100857542B1 (ko) * 2007-07-19 2008-09-08 삼성전자주식회사 탄소 나노튜브 발광소자 및 그 제조방법
CN101997035B (zh) * 2009-08-14 2012-08-29 清华大学 薄膜晶体管
US9099537B2 (en) * 2009-08-28 2015-08-04 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060234430A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Tft fabrication process

Also Published As

Publication number Publication date
CN104103695A (zh) 2014-10-15
US20140291614A1 (en) 2014-10-02
TW201440227A (zh) 2014-10-16
US9159938B2 (en) 2015-10-13
US9263685B2 (en) 2016-02-16
US20150050786A1 (en) 2015-02-19
CN104103695B (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
TWI585985B (zh) 薄膜電晶體及其製備方法
Liu et al. Self‐Assembled Monolayers of Phosphonic Acids with Enhanced Surface Energy for High‐Performance Solution‐Processed N‐Channel Organic Thin‐Film Transistors
Sun et al. Inorganic semiconductors for flexible electronics
JP6051960B2 (ja) 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP2011040756A (ja) 薄膜トランジスタ
TWI544645B (zh) 薄膜電晶體及其製備方法
TW201440228A (zh) 雙極性薄膜電晶體
CN103985762B (zh) 超低欧姆接触电阻石墨烯晶体管及其制备方法
TWI508228B (zh) 薄膜電晶體
Pyo et al. Low-temperature processable inherently photosensitive polyimide as a gate insulator for organic thin-film transistors
CN102379042B (zh) 场效应晶体管、其制造方法以及使用了该场效应晶体管的电子器件
TWI553879B (zh) 薄膜電晶體陣列的製備方法
Onojima et al. Vertical phase separation of 6, 13-bis (triisopropylsilylethynyl) pentacene/poly (methyl methacrylate) blends prepared by electrostatic spray deposition for organic field-effect transistors
WO2018176995A1 (zh) 一种制备复合物场效应晶体管的方法
CN105609561A (zh) 一种石墨烯射频晶体管及其制作方法
JP2005209736A (ja) 半導体素子とその製造方法
JP7228161B2 (ja) 電界効果トランジスタおよびその製造方法
Choi et al. Solution‐Processed PTCDI‐C8 Crystalline Wire: Dual Role as Mask and Active Layer for Organic Transistors with Increased Switching Speeds
CN105551968B (zh) 定向/无序复合单层碳纳米管为沟道的场效应管及制作方法
CN110176489A (zh) 纳米级晶体管及其制备方法
TW200527728A (en) Manufacturing method and device for organic thin film transistor
TWI658598B (zh) N型薄膜電晶體的製備方法
KR101018294B1 (ko) 수직형 트랜지스터 소자
Zheng et al. Organic Single-Crystal Transistors and Circuits on Ultra-Fine Au Wires With Diameters as Small as 15$\mu\text {m} $ via Jigsaw Puzzle Method
Speeds Solution-Processed PTCDI-C