CN110176489A - 纳米级晶体管及其制备方法 - Google Patents
纳米级晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110176489A CN110176489A CN201910401185.XA CN201910401185A CN110176489A CN 110176489 A CN110176489 A CN 110176489A CN 201910401185 A CN201910401185 A CN 201910401185A CN 110176489 A CN110176489 A CN 110176489A
- Authority
- CN
- China
- Prior art keywords
- electrode
- gate dielectric
- dielectric layer
- drain electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000002071 nanotube Substances 0.000 claims abstract description 31
- 238000009413 insulation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 22
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005491 wire drawing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052593 corundum Inorganic materials 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 description 12
- 238000005566 electron beam evaporation Methods 0.000 description 7
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052582 BN Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002159 nanocrystal Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021389 graphene Inorganic materials 0.000 description 3
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 3
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 3
- 239000002127 nanobelt Substances 0.000 description 3
- 239000002070 nanowire Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- -1 that is Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种纳米级晶体管及其制备方法，属于纳米级晶体管器件技术领域。所述纳米级晶体管，包括绝缘层衬底、绝缘层支撑柱、有源层、漏电极、栅介质层、源电极以及栅电极；所述绝缘层支撑柱位于所述绝缘层衬底上方，所述有源层包裹于所述绝缘层支撑柱外部，所述漏电极、栅介质层以及源电极从下至上依次包裹于所述有源层外部，所述栅电极包裹于所述栅介质层外部；其中，所述有源层为半导体材料形成的纳米管。本发明提供的纳米级晶体管，以纳米管作为有源层，把绝缘层，有源层，源、漏电极等紧密结合在一起，不仅将晶体管的整体尺寸减小，而且得到了较大强度的纳米级晶体管，可以推广到所有具有半导体特性的纳米管器件中。
Description
技术领域
本发明涉及纳米级晶体管器件技术领域，尤其涉及一种纳米级晶体管及其制备方法。
背景技术
半导体材料是一类具有半导体性能，其导电能力介于导体与绝缘体之间，可用来制作半导体器件和集成电路的电子材料。随着技术的不断进步，许多新型低维材料被开发并广泛应用，例如，石墨烯，纳米管，纳米线等。低维材料由于最主要的特性是电子在其上传输的迁移率高；另外，相对于传统的块体材料，新型的低维材料由于其优越的光，电及热等特性被广泛应用于半导体器件上。
随着器件尺寸的不断缩小，晶体管的体积必然会缩小才能适应新的技术要求。但是，现有的MoS2、BN、黑磷等薄膜材料的尺寸缩小到纳米带尺寸时，其半导体特性将消失，即二维材料的纳米带带隙为零。因此，二维材料的纳米带材料将不再适合制备晶体管。与二维材料相比，一维纳米管具有良好的特性及非零带隙，因此可以作为晶体管器件的有源层。当前虽然有利用纳米管作为有源层的晶体管，但是其结构与传统的晶体管结构相似，如图1所示为现有的晶体管结构(图1中01为石墨烯，02为纳米线)，晶体管结构的整体体积较大，难以实现真正的纳米级器件的要求。同时，现有的利用纳米管作为有源层制备的晶体管器件中的各组成较为分散，晶体管强度较差。
发明内容
(一)要解决的技术问题
本发明提供了一种纳米级晶体管及其制备方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本发明的一个方面，提供了一种纳米级晶体管，包括：
绝缘层衬底、绝缘层支撑柱、有源层、漏电极、栅介质层、源电极以及栅电极；
所述绝缘层支撑柱位于所述绝缘层衬底上方，所述有源层包裹于所述绝缘层支撑柱外部，所述漏电极、栅介质层以及源电极从下至上依次包裹于所述有源层外部，所述栅电极包裹于所述栅介质层外部；其中，所述有源层为半导体材料形成的纳米管。
在一些实施例中，所述绝缘层衬底为玻璃衬底，厚度为1μm-10μm。
在一些实施例中，所述绝缘层支撑柱为玻璃圆柱体，高度为100nm-500nm，直径为所述有源层的内径尺寸。
在一些实施例中，所述源电极和漏电极为材料Pt、Au、Cu或者Ag形成的圆环柱，所述源电极和漏电极的高度为20nm-50nm，壁厚为10nm-100nm。
在一些实施例中，所述栅介质层为采用材料Al2O3或SiO2形成的圆环柱，其高度为100nm-300nm，壁厚为10nm-100nm。
在一些实施例中，所述栅电极为材料Mo、Pt、Au、Cu以及Ag中至少一种形成的圆环柱，其高度为50nm-250nm，壁厚为50nm-500nm。
根据本发明的另一个方面，提供了一种如上所述的纳米级晶体管的制备方法，所述方法包括：
在绝缘层衬底上制备绝缘层支撑柱；
将纳米管作为有源层转移到所述绝缘层支撑柱上；
在所述纳米管外壁生长漏电极；
在所述纳米管外壁并沿着所述漏电极的上部生长栅介质层；
在所述纳米管外壁并沿着所述栅介质层上部生长源电极；
在所述栅介质层外部生长栅电极。
在一些实施例中，采用拉丝、化学气相沉积、脉冲激光沉积、原子层沉积或者磁控溅射方法制备所述绝缘层支撑柱。
在一些实施例中，所述漏电极、源电极以及栅电极均采用电子束蒸发方法制备；所述栅介质层采用化学沉积方法制备。
在一些实施例中，所述漏电极和源电极的材料均为Pt、Au、Cu或者Ag；所述栅介质层的材料为Al2O3或SiO2；所述栅电极的材料为Mo、Pt、Au、Cu以及Ag中的至少一种；所述漏电极、源电极、栅介质层以及栅电极的形状均为圆环柱。
(三)有益效果
从上述技术方案可以看出，本发明纳米级晶体管及其制备方法至少具有以下有益效果其中之一或其中一部分：
(1)本发明提供的纳米级晶体管及其制备方法，以纳米管作为有源层，且绝缘层，有源层，源、漏电极等紧密结合在一起，不仅将晶体管的整体尺寸减小，而且得到了较大强度的纳米级晶体管，可以推广到所有具有半导体特性的纳米管器件中；
(2)本发明提供的纳米级晶体管及其制备方法，以半导体纳米管为有源层，以金属或者金属化合物材料形成晶体管中的其它组成，由此得到有范德华尔(van der Waals)接触的纳米级晶体管，该纳米级晶体管中纳米管材料与金属接触时其接触电阻很小，从而减小了载流子注入的阻力。
附图说明
图1为现有的晶体管结构示意图；
图2为本发明纳米级晶体管的结构示意图；
图3为本发明纳米级晶体管制备方法流程图；
图4为本发明实施例提供的纳米级晶体管制备过程示意图。
<现有技术>
01-石墨烯，02-纳米线。
<本发明>
1-绝缘层衬底；2-绝缘层支撑柱；3-有源层；4-漏电极；5-栅介质层；6-源电极；7-栅电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
根据本发明的一个方面，提供了一种纳米级晶体管，如图1所示，该纳米级晶体管包括：
绝缘层衬底1、绝缘层支撑柱2、有源层3、漏电极4、栅介质层5、源电极6以及栅电极7；绝缘层支撑柱2位于绝缘层衬底1上方，有源层3包裹于绝缘层支撑柱2外部，所述漏电极4、栅介质层5以及源电极6从下至上依次包裹于有源层3外部，栅电极7包裹于栅介质层5外部，由此将绝缘层，有源层，源、漏电极等紧密结合在一起。其中，有源层3为半导体材料形成的纳米管，该纳米管的材料可以是氮化硼(BN)或者二硫化钼(MoS2)等材料。
本发明提供的纳米级晶体管，以纳米管作为有源层，将绝缘层，有源层，源、漏电极等紧密结合在一起，不仅将晶体管的整体尺寸减小，同时得到了较大强度的纳米级晶体管，可以推广到所有具有半导体特性的纳米管器件中。
具体地，所述绝缘层衬底1为玻璃衬底，厚度为1μm-10μm；绝缘层支撑柱2为玻璃圆柱体，高度为200nm-500nm，因为有源层3即纳米管需要嵌套于绝缘层支撑柱2外，所以绝缘层支撑柱2的直径为有源层3即纳米管的内径尺寸。
所述源电极6和漏电极4为材料Pt、Au、Cu或者Ag形成的圆环柱，其高度为20nm-50nm，壁厚为10nm-100nm；栅电极7为材料Mo、Pt、Au、Cu以及Ag中至少一种组成的圆环柱，其高度为50nm-250nm，壁厚为50nm-500nm；而栅介质层5为采用材料Al2O3或SiO2形成的圆环柱，其高度为100nm-300nm，壁厚为10nm-100nm。其中，漏电极4、栅介质层5、栅电极7以及源电极6也可以是其他形状，如长方形柱体或正方形柱体，但是由于纳米管为圆环柱，相对于其他形状，用圆柱体可以使器件更稳定。本发明提供的纳米级晶体管，以半导体纳米管为有源层，其他结构为金属或者金属化合物，得到有范德华尔(van der Waals)接触的纳米级晶体管，该纳米级晶体管中纳米管材料与金属接触时其接触电阻很小，从而减小了载流子注入的阻力。
根据本发明的另一个方面，提供了一种纳米级晶体管的制备方法，如图2所示，该方法包括如下步骤：
步骤S101，在绝缘层衬底上制备绝缘层支撑柱；
步骤S102，将纳米管作为有源层转移到绝缘层支撑柱上；
步骤S103，在纳米管外壁生长漏电极；
步骤S104，在纳米管外壁并沿着漏电极的上部生长栅介质层；
步骤S105，在纳米管外壁并沿着栅介质层上部生长源电极；
步骤S106，在栅介质层外部生长栅电极。
本发明提供的纳米级晶体管制备方法，以纳米管作为有源层，且将绝缘层，有源层，源、漏电极等紧密结合在一起，不仅将晶体管的整体尺寸减小，也得到了较大强度的纳米级晶体管，可以推广到所有具有半导体特性的纳米管器件中。
具体的，可以采用拉丝、化学气相沉积、脉冲激光沉积、原子层沉积或者磁控溅射等方法制备绝缘层支撑柱；采用电子束蒸发方法制备漏电极、源电极以及栅电极；采用化学沉积方法制备栅介质层。
更具体而言，首先在厚度为1μm-10μm的绝缘层衬底即玻璃衬底上采用拉丝、化学气相沉积、脉冲激光沉积、原子层沉积或者磁控溅射等方法制备高度为200nm-500nm的绝缘层支撑柱即玻璃圆柱体，并将纳米管作为有源层转移到绝缘层支撑柱外上，其中要求绝缘层支撑柱的直径与纳米管的内径相同；然后在纳米管外壁采用电子束蒸发方法生长壁厚为10nm-100nm，高度为20nm-50nm的漏电极圆环柱，其材料为Pt、Au、Cu或者Ag，通过化学沉积方法在纳米管外壁并沿着漏电极的上部生长壁厚为10nm-100nm和高度为100nm-300nm的圆环柱作为栅介质层，该圆环柱栅介质层材料可以是Al2O3或SiO2，通过电子束蒸发方法在纳米管外壁并沿着栅介质层上部生长壁厚为10nm-100nm，高度为20nm-50nm的Pt、Au、Cu或Ag等的圆环柱作为源电极；最后通过电子束蒸发方法在栅介质层圆环柱外部生长Mo、Pt、Au、Cu及Ag中的至少一种组成的圆环柱，其高度为50nm-250nm，厚度为50nm-500nm，作为栅电极。
在本实施例中，因为采用纳米管作为有源层，而且纳米管为圆环柱，因此整体形状为圆环柱体，并且在纳米管上直接制备源电极、漏电极以及栅介质层，在减小整体尺寸的同时，可以使晶体管的性能更加稳定。
本发明提供的纳米级晶体管制备方法，以半导体纳米管为有源层，其他结构为金属或者金属化合物，得到有范德华尔(van der Waals)接触的纳米级晶体管，该纳米级晶体管中纳米管材料与金属接触时其接触电阻很小，从而减小了载流子注入的阻力。
在具体实施例中，如图4所示，纳米级晶体管的制备过程为：首先，采用拉丝工艺，在玻璃衬底上制备出高500nm，直径与纳米管内径相等的玻璃柱作为绝缘层支撑柱，采用转移的方法将BN纳米管转移到绝缘层支撑柱上；然后通电子束蒸发方法在BN纳米管外壁沿着衬底底部生长厚度为50nm，高为100nm的Au圆环柱作为晶体管的漏电极，通过化学沉积方法在纳米管外壁沿着下电极处生长厚度为50nm，高为250nm的SiO2圆环柱作为栅介质层，再通过电子束蒸发方法在BN纳米管外壁沿着栅介质层处生长厚度为50nm，高为100nm的Au圆环柱作为晶体管的源电极；最后采用电子束蒸发方法在栅介质层外部生长厚度为100nm，高为150nm的Pt圆环柱作为栅电极。
本发明实施例提供的纳米级晶体管制备方法，以纳米管作为有源层，把绝缘层，有源层，源、漏电极等紧密结合在一起，不仅将晶体管的整体尺寸减小，同时得到了较大强度的纳米级晶体管，可以推广到所有具有半导体特性的纳米管器件中。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种纳米级晶体管，其特征在于，包括：
绝缘层衬底、绝缘层支撑柱、有源层、漏电极、栅介质层、源电极以及栅电极；
所述绝缘层支撑柱位于所述绝缘层衬底上方，所述有源层包裹于所述绝缘层支撑柱外部，所述漏电极、栅介质层以及源电极从下至上依次包裹于所述有源层外部，所述栅电极包裹于所述栅介质层外部；其中，所述有源层为半导体材料形成的纳米管。
2.根据权利要求1所述的纳米级晶体管，其特征在于，所述绝缘层衬底为玻璃衬底，厚度为1μm-10μm。
3.根据权利要求1所述的纳米级晶体管，其特征在于，所述绝缘层支撑柱为玻璃圆柱体，高度为100nm-500nm，直径为所述有源层的内径尺寸。
4.根据权利要求1所述的纳米级晶体管，其特征在于，所述源电极和漏电极为材料Pt、Au、Cu或者Ag形成的圆环柱，所述源电极和漏电极的高度为20nm-50nm，壁厚为10nm-100nm。
5.根据权利要求1所述的纳米级晶体管，其特征在于，所述栅介质层为采用材料Al2O3或SiO2形成的圆环柱，其高度为100nm-300nm，壁厚为10nm-100nm。
6.根据权利要求1所述的纳米级晶体管，其特征在于，所述栅电极为材料Mo、Pt、Au、Cu以及Ag中至少一种形成的圆环柱，其高度为50nm-250nm，壁厚为50nm-500nm。
7.一种如权利要求1至6中任一项所述的纳米级晶体管的制备方法，其特征在于，所述方法包括：
在绝缘层衬底上制备绝缘层支撑柱；
将纳米管作为有源层转移到所述绝缘层支撑柱上；
在所述纳米管外壁生长漏电极；
在所述纳米管外壁并沿着所述漏电极的上部生长栅介质层；
在所述纳米管外壁并沿着所述栅介质层上部生长源电极；
在所述栅介质层外部生长栅电极。
8.根据权利要求7所述的方法，其特征在于，采用拉丝、化学气相沉积、脉冲激光沉积、原子层沉积或者磁控溅射方法制备所述绝缘层支撑柱。
9.根据权利要求7所述的方法，其特征在于，所述漏电极、源电极以及栅电极均采用电子束蒸发方法制备；所述栅介质层采用化学沉积方法制备。
10.根据权利要求7所述的方法，其特征在于，所述漏电极和源电极的材料均为Pt、Au、Cu或者Ag；所述栅介质层的材料为Al2O3或SiO2；所述栅电极的材料为Mo、Pt、Au、Cu以及Ag中的至少一种；所述漏电极、源电极、栅介质层以及栅电极的形状均为圆环柱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910401185.XA CN110176489A (zh) | 2019-05-14 | 2019-05-14 | 纳米级晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910401185.XA CN110176489A (zh) | 2019-05-14 | 2019-05-14 | 纳米级晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110176489A true CN110176489A (zh) | 2019-08-27 |
Family
ID=67691041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910401185.XA Pending CN110176489A (zh) | 2019-05-14 | 2019-05-14 | 纳米级晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110176489A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013252A (zh) * | 2021-02-19 | 2021-06-22 | 上海大学 | 一种突触晶体管及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040095837A1 (en) * | 2002-11-15 | 2004-05-20 | Choi Won-Bong | Nonvolatile memory device utilizing a vertical nanotube |
| CN1979857A (zh) * | 2005-12-06 | 2007-06-13 | 佳能株式会社 | 具有电容器和场效应晶体管的电路装置和利用它的显示设备 |
| WO2011162725A1 (en) * | 2010-06-25 | 2011-12-29 | Agency For Science, Technology And Research | Nanowire transistor and method for manufacturing a nanowire transistor |
| JP2013110160A (ja) * | 2011-11-17 | 2013-06-06 | Fujitsu Ltd | 半導体ナノデバイス |
| US20130240983A1 (en) * | 2010-11-26 | 2013-09-19 | Centre National De La Recherche Scientifique (C.N.R.S.) | Process for fabricating a field-effect transistor device implemented on a network of vertical nanowires, the resulting transistor device, an electronic device comprising such transistor devices and a processor comprising at least one such device |
| CN105470303A (zh) * | 2014-09-30 | 2016-04-06 | 台湾积体电路制造股份有限公司 | 半导体器件及其沟道结构 |
| CN106876467A (zh) * | 2017-02-17 | 2017-06-20 | 杭州电子科技大学 | 基于垂直沟道的misfet器件及其制备方法 |
| CN108598170A (zh) * | 2018-05-24 | 2018-09-28 | 清华大学 | 纳米线晶体管及其制作方法 |
| US20190067437A1 (en) * | 2017-08-31 | 2019-02-28 | Micron Technology, Inc. | Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices |
-
2019
- 2019-05-14 CN CN201910401185.XA patent/CN110176489A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040095837A1 (en) * | 2002-11-15 | 2004-05-20 | Choi Won-Bong | Nonvolatile memory device utilizing a vertical nanotube |
| CN1979857A (zh) * | 2005-12-06 | 2007-06-13 | 佳能株式会社 | 具有电容器和场效应晶体管的电路装置和利用它的显示设备 |
| WO2011162725A1 (en) * | 2010-06-25 | 2011-12-29 | Agency For Science, Technology And Research | Nanowire transistor and method for manufacturing a nanowire transistor |
| US20130240983A1 (en) * | 2010-11-26 | 2013-09-19 | Centre National De La Recherche Scientifique (C.N.R.S.) | Process for fabricating a field-effect transistor device implemented on a network of vertical nanowires, the resulting transistor device, an electronic device comprising such transistor devices and a processor comprising at least one such device |
| JP2013110160A (ja) * | 2011-11-17 | 2013-06-06 | Fujitsu Ltd | 半導体ナノデバイス |
| CN105470303A (zh) * | 2014-09-30 | 2016-04-06 | 台湾积体电路制造股份有限公司 | 半导体器件及其沟道结构 |
| CN106876467A (zh) * | 2017-02-17 | 2017-06-20 | 杭州电子科技大学 | 基于垂直沟道的misfet器件及其制备方法 |
| US20190067437A1 (en) * | 2017-08-31 | 2019-02-28 | Micron Technology, Inc. | Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices |
| CN108598170A (zh) * | 2018-05-24 | 2018-09-28 | 清华大学 | 纳米线晶体管及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 侯朝昭 等: "垂直纳米线晶体管的制备技术", 《半导体制造技术》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013252A (zh) * | 2021-02-19 | 2021-06-22 | 上海大学 | 一种突触晶体管及其制备方法 |
| CN113013252B (zh) * | 2021-02-19 | 2022-07-12 | 上海大学 | 一种突触晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI585985B (zh) | 薄膜電晶體及其製備方法 | |
| Liu et al. | Aligned carbon nanotubes: from controlled synthesis to electronic applications | |
| WO2009132165A2 (en) | Microfabrication of carbon-based devices such as gate-controlled graphene devices | |
| US9806274B2 (en) | N-type thin film transistor | |
| CN108172488A (zh) | 碳纳米场发射阴极及其制造方法和应用 | |
| TW201821352A (zh) | 一種薄膜電晶體及其製備方法 | |
| Xiao et al. | Record-high saturation current in end-bond contacted monolayer MoS2 transistors | |
| Chung et al. | Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks | |
| CN105895704B (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| WO2023045198A1 (zh) | 一种增强有机半导体薄膜聚集态稳定性的方法 | |
| TW201822358A (zh) | 一種薄膜電晶體及其製備方法 | |
| Qian et al. | High-performance ZnO nanowire field-effect transistor with forming gas treated SiO2 gate dielectrics | |
| CN110176489A (zh) | 纳米级晶体管及其制备方法 | |
| Wang et al. | Analysis of the electron emission characteristics and working mechanism of a planar bottom gate vacuum field emission triode with a nanoscale channel | |
| Li et al. | Highly stable field emission from ZnO nanowire field emitters controlled by an amorphous indium–gallium–zinc-oxide thin film transistor | |
| US9786854B2 (en) | N-type thin film transistor | |
| Umeta et al. | Stable Resistance Switching in Lu3N@ C80 Nanowires Promoted by the Endohedral Effect: Implications for Single-Fullerene Motion Resistance Switching | |
| WO2019218907A1 (zh) | 基于二维电子气调控背栅的二维材料晶体管、制法和应用 | |
| Ye et al. | On the morphology, structure and field emission properties of silver-tetracyanoquinodimethane nanostructures | |
| TW201822359A (zh) | 一種薄膜電晶體及其製備方法 | |
| Zhao et al. | Inverse Hysteresis and Ultrasmall Hysteresis Thin‐Film Transistors Fabricated Using Sputtered Dielectrics | |
| WO2020227923A1 (zh) | 纳米级晶体管及其制备方法 | |
| Xiao et al. | Fabrication of field-effect transistors with transfer-free nanostructured carbon as the semiconducting channel material | |
| US9806264B2 (en) | Method of making N-type thin film transistor | |
| KR20080074622A (ko) | 나노와이어의 배열 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |