CN113013252B - 一种突触晶体管及其制备方法 - Google Patents

一种突触晶体管及其制备方法 Download PDF

Info

Publication number
CN113013252B
CN113013252B CN202110191415.1A CN202110191415A CN113013252B CN 113013252 B CN113013252 B CN 113013252B CN 202110191415 A CN202110191415 A CN 202110191415A CN 113013252 B CN113013252 B CN 113013252B
Authority
CN
China
Prior art keywords
layer
electrode
substrate
grid
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110191415.1A
Other languages
English (en)
Other versions
CN113013252A (zh
Inventor
李俊
伏文辉
张志林
张建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN202110191415.1A priority Critical patent/CN113013252B/zh
Publication of CN113013252A publication Critical patent/CN113013252A/zh
Application granted granted Critical
Publication of CN113013252B publication Critical patent/CN113013252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N1/00Electrostatic generators or motors using a solid moving electrostatic charge carrier
    • H02N1/04Friction generators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种突触晶体管及其制备方法,属于突触晶体管技术领域。本发明提供了一种突触晶体管,包括自下而上依次设置的有源层、绝缘层、栅极、易失电子层、感应电极1、易得电子层、感应电极2和基板;所述有源层为长方体;所述绝缘层包覆于所述有源层顶面的中部和两个相对侧面的中部;所述栅极包覆于所述绝缘层的表面;所述有源层顶面的两端未包覆绝缘层的部分分别设有漏电极和源电极;所述栅极的上表面依次接触设置易失电子层和感应电极1;所述基板的下表面依次接触设置感应电极2和易得电子层;所述栅极和基板之间垂直设置有支撑柱,使易得电子层与感应电极1之间形成空隙。

Description

一种突触晶体管及其制备方法
技术领域
本发明属于突触晶体管技术领域,具体涉及一种突触晶体管及其制备方法。
背景技术
随着大数据和海量信息时代的到来,基于CMOS逻辑门和冯诺依曼架构的传统计算机芯片的发展己经遇到了瓶颈。受人类大脑运算模式启发,模拟神经形态的电子器件成为了研究热点,尤其是突触晶体管。要实现真正的“类脑运算”,研制出运算速度快、性能稳定、功耗小的突触晶体管是必须攻关的技术难题。从结构上来说,当前的突触晶体管结构主要是基于TFT结构,器件从上到下依次为有源层、绝缘层和栅极,此结构的突触晶体管中栅极只能在一个方向上控制沟道电流,导致对导电沟道的控制能力不强,使沟道的漏电流变大,从而增加了器件的功耗。
因此,有必要设计一种突触晶体管以增加栅极对沟道电流的控制能力,从而降低器件的功耗。
发明内容
本发明的目的在于提供一种突触晶体管及其制备方法。本发明提供的突触晶体管中栅极能够从三个方向对沟道电流进行控制,极大地提升了栅极对沟道电流的控制能力,从而降低了器件的功耗。
为了实现上述发明目的,本发明提供以下技术方案:
本发明提供了一种突触晶体管,包括自下而上依次设置的有源层、绝缘层、栅极、易失电子层、感应电极1、易得电子层、感应电极2和基板;
所述有源层为长方体;
所述绝缘层包覆于所述有源层顶面的中部和两个相对侧面的中部;所述栅极包覆于所述绝缘层的表面;
所述有源层顶面的两端未包覆绝缘层的部分分别设有漏电极和源电极;
所述栅极的上表面依次接触设置易失电子层和感应电极1;
所述基板的下表面依次接触设置感应电极2和易得电子层;
所述栅极和基板之间垂直设置有支撑柱,使易得电子层与感应电极1之间形成空隙。
优选地,所述有源层的材质为ZnO、InZnO和InGaN中的至少一种,厚度为10~250nm,宽度为10~400nm,长度为50~600nm。
优选地,所述绝缘层从里到外依次包括阳性聚电解质层、固态电解质层和阴性聚电解质层,所述绝缘层的厚度为30~150nm。
优选地,所述阳性聚电解质层、固态电解质层和阴性聚电解质层的厚度独立地为10~50nm。
优选地,所述易失电子层的材质为聚二甲基硅氧烷、聚氯乙烯、聚酰亚胺和特氟龙中的至少一种,厚度为200nm~20μm。
优选地,所述感应电极1和感应电极2的材质独立地为铜、铝、金、银、钼、钨、镍、铁、锌和铂中的至少一种,厚度独立地为10~200nm。
优选地,所述易得电子层的材质为聚甲基丙烯酸甲酯,厚度为200nm~20μm。
优选地,所述基板的材质为聚对苯二甲酸乙二醇酯或聚酰亚胺。
优选地,所述支撑柱的材质为硼磷硅玻璃、二氧化硅和氮化硅中的至少一种,高度为500nm~50μm。
本发明还提供了上述技术方案所述突触晶体管的制备方法,包括如下步骤:
采用溅射的方法制备图案化的长方体有源层;
在所述有源层顶面的中部和两个相对侧面的中部制备绝缘层;
在所述绝缘层表面采用溅射或热蒸发的方法制备栅极;
在所述有源层的两端采用热蒸发、溅射或光刻刻蚀的方法制备源电极和漏电极;
在所述栅极上采用溅射的方法制备支撑柱;
在所述栅极的上表面采用旋涂的方法制备易失电子层;
在所述易失电子层上采用热蒸发或溅射的方法制备感应电极1;
在基板的下表面采用溅射或蒸镀的方法制备感应电极2;
先在所述感应电极2上采用旋涂的方法制备易得电子层,再将带有感应电极2和易得电子层的基板放置于所述支撑柱上。
本发明提供了一种突触晶体管,包括自下而上依次设置的有源层、绝缘层、栅极、易失电子层、感应电极1、易得电子层、感应电极2和基板;所述有源层为长方体;所述绝缘层包覆于所述有源层顶面的中部和两个相对侧面的中部;所述栅极包覆于所述绝缘层的表面;所述有源层顶面的两端未包覆绝缘层的部分分别设有漏电极和源电极;所述栅极的上表面依次接触设置易失电子层和感应电极1;所述基板的下表面依次接触设置感应电极2和易得电子层;所述栅极和基板之间垂直设置有支撑柱,使易得电子层与感应电极1之间形成空隙。本发明提供的突触晶体管结构中栅极从顶部对绝缘层和有源层成半包围结构,栅极电压可以从三个方向对沟道电流进行控制,极大地提升了栅极对沟道电流的控制能力,从而降低了功耗;同时在栅极上集成了一个摩擦电纳米发电机用来提供栅极电压,当外力刺激时,原本分开的易失电子层和易得电子层会通过感应电极1相连接,电子会从对电子束缚力小的易失电子层转移到对电子束缚力大的易得电子层上,从而产生电势,进一步降低突触功耗,实现突触晶体管的自供电。实验结果表明,本发明提供的突触晶体管的开关电流比为4×105,PPF(双脉冲易化)为2.4,漏电流为10-10A。
附图说明
图1为本发明提供的突触晶体管的结构示意图;
图2为本发明提供的突触晶体管沿图1中A-B-C面的剖视图;
图3为本发明提供的突触晶体管的俯视结构示意图;
图4为本发明提供的突触晶体管中绝缘层的结构示意图;
图5为本发明提供的突触晶体管的制备工艺流程示意图;
图6为本发明提供的突触晶体管中摩擦纳米发电机工作原理的示意图;
图7为对比例1的突触晶体管的结构示意图;
图8为对比例1的突触晶体管的PPF性能曲线;
图9为实施例2的突触晶体管的PPF性能曲线;
图10为实施例2的突触晶体管的转移特性测试结果示意图;
图11为实施例2的突触晶体管模拟神经突触的PPF性能曲线。
具体实施方式
本发明提供了一种突触晶体管,包括自下而上依次设置的有源层、绝缘层、栅极、易失电子层、感应电极1、易得电子层、感应电极2和基板;
所述有源层为长方体;
所述绝缘层包覆于所述有源层顶面的中部和两个相对侧面的中部;所述栅极包覆于所述绝缘层的表面;
所述有源层顶面的两端未包覆绝缘层的部分分别设有漏电极和源电极;
所述栅极的上表面依次接触设置易失电子层和感应电极1;
所述基板的下表面依次接触设置感应电极2和易得电子层;
所述栅极和基板之间垂直设置有支撑柱,使易得电子层与感应电极1之间形成空隙。
本发明提供的突触晶体管的结构示意图如图1所示。
如图1所示,在本发明中,所述突触晶体管包括自下而上依次设置的有源层、绝缘层、栅极、易失电子层、感应电极1、易得电子层、感应电极2和基板。
如图1所示,在本发明中,所述有源层为长方体。
在本发明中,所述有源层的材质优选为ZnO、InZnO和InGaN中的至少一种;所述有源层的厚度优选为10~250nm,进一步优选为50~200nm,更优选为150~180nm;所述有源层的宽度优选为10~400nm,进一步优选为50~350nm,更优选为100~300nm;所述有源层的长度优选为50~600nm,进一步优选为100~550nm,更优选为300~500nm。
如图1所示,在本发明中,所述绝缘层包覆于所述有源层顶面的中部和两个相对侧面的中部。在本发明中,所述绝缘层的厚度优选为30~150nm,更优选为30~100nm。
如图4所示,在本发明的一个实施例中,所述绝缘层从里到外依次包括阳性聚电解质层、固态电解质层和阴性聚电解质层。在本发明中,所述阳性聚电解质层的材质优选为聚乙烯亚胺、聚乙烯吡啶和聚乙烯胺中的至少一种;所述固态电解质层的材质优选为聚环氧乙烷、聚丙烯腈、聚偏氟乙烯和石榴石型固态电解质中的至少一种;所述固态电解质层优选采用固态电解质纳米线构成;所述阴性聚电解质层的材质优选为聚甲基丙烯酸、丙烯酸聚合物、聚苯乙烯磺酸、聚乙烯磺酸和聚乙烯磷酸中的至少一种。在本发明中,所述阳性聚电解质层、固态电解质层和阴性聚电解质层的厚度独立地优选为10~50nm,更优选为10~20nm。在本发明中,所述绝缘层采用双层聚电解质层和固态电解质层构成的“三明治”夹心结构,提高了质子的迁移率,突触特性更好,最大程度改善了突触晶体管的性能;且绝缘层具有可拉伸特性,有利于后续对可伸缩器件的研制。
如图1所示,在本发明中,所述栅极包覆于所述绝缘层的表面。
在本发明中,所述栅极的材质优选为Cu、Al、Au、Ag、Mo、W、Ni、Fe、Zn和Pt中的至少一种;所述栅极的厚度优选为25~250nm,更优选为50~200nm。本发明对所述栅极的宽度没有特殊的限定,根据使用需求进行调整即可。
如图1所示,在本发明中,所述有源层顶面的两端未包覆绝缘层的部分分别设有漏电极和源电极。
在本发明中,所述源电极和漏电极的材质独立地优选为Cu、Al、Au、Ag、Mo、W、Ni、Fe、Zn和Pt中的至少任意一种;所述源电极和漏电极的厚度独立地优选为15~250nm,更优选为20~100nm。本发明对所述源电极和漏电极的长度和宽度没有特殊的限定,根据使用需求进行调整即可。
如图1所示,在本发明中,所述栅极的上表面依次接触设置易失电子层和感应电极1。
在本发明中,所述易失电子层的材质优选为聚二甲基硅氧烷、聚氯乙烯、聚酰亚胺和特氟龙中的至少一种;所述易失电子层的厚度优选为200nm~20μm,更优选为200nm~1μm。在本发明中,所述易失电子层在突触晶体管受外力按压时会失电子,使电子迁移至易得电子层,从而产生电流。
在本发明中,所述感应电极1的材质优选为铜、铝、金、银、钼、钨、镍、铁、锌和铂中的至少一种;所述感应电极1的厚度优选为10~200nm,更优选为20~100nm。
如图1所示,本发明提供的突出晶体管包括基板。在本发明中,所述基板的材质优选为聚对苯二甲酸乙二醇酯或聚酰亚胺。本发明对所述基板的厚度没有特殊的限定,根据使用需求进行调整即可。在本发明中,所述基板为上述材料时能够提高基板的柔性,在较小外力的作用下就可以实现弯曲,并带动感应电极2和易得电子层发生弯曲,使得易得电子层和感应电极1接触,发生电子迁移,实现自供电,进一步提高了突触晶体管的灵敏度。
如图1所示,在本发明中,所述基板的下表面依次接触设置感应电极2和易得电子层。
在本发明中,感应电极2的材质优选为铜、铝、金、银、钼、钨、镍、铁、锌和铂中的至少一种;所述感应电极2的厚度优选为10~200nm,更优选为20~100nm。在本发明中,所述感应电极2为摩擦纳米发电机的基本结构,用于感应电流;在外力按压时,感应电极2会与基板发生同步弯曲。
在本发明中,所述易得电子层的材质优选为聚甲基丙烯酸甲酯;所述易得电子层的厚度优选为200nm~20μm,更优选为200nm~1μm。在本发明中,当外力按压时,在外力按压时,易得电子层会与基板和感应电极2发生同步弯曲,从而与感应电极1接触,使易失电子层中的电子流向易得电子层,从而产生电流;所述易得电子层为上述材质时能够进一步提高电子迁移速率。
如图1所示,在本发明中,所述栅极和基板之间垂直设置有支撑柱,使易得电子层与感应电极1之间形成空隙。本发明对所述空隙的高度没有特殊的限定,根据使用需求进行调整即可。在本发明中,所述支撑柱用于栅极和基板,保证突触晶体管结构的稳定性,在外力按压时,支撑柱不会变化。
如图1所示,在本发明的一个实施例中,所述支撑柱的数量为两个,所述两个支撑板分别设置于栅极上表面的两侧。
在本发明中,所述支撑柱的材质优选为硼磷硅玻璃、二氧化硅和氮化硅中的至少一种;所述支撑柱的高度优选为500nm~50μm,更优选为600nm~10μm。
本发明对所述突触晶体管结构中材质的来源没有特殊的限定,采用本领域技术人员熟知的市售产品即可。
如图1所示,在本发明的一个实施例中,所述感应电极1、易失电子层、易得电子层和感应电极2位于两个支撑柱之间,且与两个支撑柱的内壁接触。
本发明提供的突触晶体管结构中栅极从顶部对绝缘层和有源层成半包围结构,栅极电压可以从三个方向对沟道电流进行控制,极大地提升了栅极对沟道电流的控制能力,从而降低了功耗;同时在栅极上集成了一个摩擦电纳米发电机用来提供栅极电压,当外力刺激时,原本分开的易失电子层和易得电子层会通过感应电极1相连接,电子会从对电子束缚力小的易失电子层转移到对电子束缚力大的易得电子层上,从而产生电势,进一步降低突触功耗,实现突触晶体管的自供电。
本发明提供的突触晶体管结构中将突触晶体管和摩擦纳米发电机集成在一起,可实现栅极自供电,大大减小了突触晶体管的功耗,同时也可以作为触觉传感器,实现设备结构简单的自供电触觉突触。
本发明提供的突触晶体管中摩擦纳米发电机工作原理的示意图如图6所示,从图6可以看出,在外力按压时易得电子层与感应电极1接触,使得易失电子层中的电子迁移到易得电子层上,从而产生电势,实现自供电。
本发明提供的突触晶体管结构采用顶部半包围栅极结构,栅极成半包围状将有源层和绝缘层包裹起来,栅电压对沟道电流的控制能力变得更强,器件的功耗、漏电流、开关电流比等整体性能变得更佳,克服了基于TFT叠层式结构突触晶体管中栅极只能从一个方向控制沟道电流的缺陷。
本发明还提供了上述技术方案所述突触晶体管的制备方法,包括如下步骤:
采用溅射的方法制备图案化的长方体有源层;
在所述有源层顶面的中部和两个相对侧面的中部制备绝缘层;
在所述绝缘层表面采用溅射或热蒸发的方法制备栅极;
在所述有源层的两端采用热蒸发、溅射或光刻刻蚀的方法制备源电极和漏电极;
在所述栅极上采用溅射的方法制备支撑柱;
在所述栅极的上表面采用旋涂的方法制备易失电子层;
在所述易失电子层上采用热蒸发或溅射的方法制备感应电极1;
在基板的下表面采用溅射或蒸镀的方法制备感应电极2;
先在所述感应电极2上采用旋涂的方法制备易得电子层,再将带有感应电极2和易得电子层的基板放置于所述支撑柱上。
本发明采用溅射的方法制备图案化的长方体有源层。
在本发明中,所述有源层优选在基底上制备。本发明对所述基底的材质没有特殊的限定,只要保证绝缘即可。在本发明中,所述有源层在制备前优选还包括对基底依次进行清洗和烘干。本发明对所述基底进行清洗和烘干处理的操作没有特殊的限定,采用本领域技术人员熟知的对基底进行清洗和烘干处理的操作即可。本发明对制备有源层所采用的溅射的操作没有特殊的限定,采用本领域技术人员熟知的溅射的操作即可。本发明对有源层的具体图案没有特殊的限定,根据使用需求进行调整即可。本发明对基底进行清洗和烘干处理,避免杂质对器件性能的影响。
得到有源层后,本发明在所述有源层顶面的中部和两个相对侧面的中部制备绝缘层。
在本发明中,所述绝缘层的制备方法优选为将阳性聚电解质的凝胶均匀铺展在有源层顶面的中部和两个相对侧面的中部制备阳性聚电解质层,再采用静电纺丝法在所述阳性聚电解质层表面将固态电解质的纳米线制备成固态电解质层,最后将阴性聚电解质凝胶铺展在所述固态电解质层上制备成阴极聚电解质层。本发明对所述静电纺丝法的具体操作没有特殊的限定,采用本领域技术人员熟知的静电纺丝法即可。本发明对所述阳性聚电解质层和阴极聚电解质层所采用的铺展操作没有特殊的限定,采用本领域技术人员熟知的铺展操作即可。在本发明中,所述绝缘层采用上述操作制备能够进一步提高质子迁移率,从而使突触特性更佳。
得到绝缘层后,本发明在所述绝缘层表面采用溅射或热蒸发的方法制备栅极。
在本发明中,所述栅极的制备方法优选为先采用溅射或热蒸发的方法制备栅极位于绝缘层两侧的部分,再采用溅射或热蒸发的方法制备栅极位于绝缘层上部的部分。本发明对所述栅极制备时所采用的溅射或热蒸发的操作没有特殊的限定,采用本领域技术人员熟知的溅射或热蒸发即可。在本发明中,所述栅极分为两部分制备能够使栅极呈半包围状将绝缘层和有源层包裹在里面。
得到有源层后,本发明在所述有源层的两端采用热蒸发、溅射或光刻刻蚀的方法制备源电极和漏电极。本发明对制备源电极和漏电极所采用的热蒸发、溅射或光刻刻蚀的操作没有特殊的限定,采用本领域技术人员熟知的热蒸发、溅射或光刻刻蚀即可。
得到栅极后,本发明在所述栅极上采用溅射的方法制备支撑柱。本发明对制备支撑柱所采用的溅射的操作没有特殊的限定,采用本领域技术人员熟知的溅射操作即可。在本发明中,所述支撑柱用于支撑基板和栅极,使得易得电子层与感应电极1之间形成空隙。
得到栅极后,本发明在所述栅极的上表面采用旋涂的方法制备易失电子层。本发明对制备易失电子层所采用的旋涂的操作没有特殊的限定,采用本领域技术人员熟知的旋涂操作即可。
得到易失电子层,本发明在所述易失电子层上采用热蒸发或溅射的方法制备感应电极1。本发明对制备感应电极1所采用的热蒸发或溅射的操作没有特殊的限定,采用本领域技术人员熟知的热蒸发或溅射的操作即可。
本发明对所述基板的制备没有特殊的限定,采用本领域技术人员熟知的制备基板的操作即可。
本发明在基板的下表面采用溅射或蒸镀的方法制备感应电极2。
在本发明中,在基板的下表面采用溅射或蒸镀的方法制备感应电极2之前还包括对基板依次进行清洗和烘干处理。本发明对所述基板进行清洗和烘干处理的操作没有特殊的限定,采用本领域技术人员熟知的对基板进行清洗和烘干处理的操作即可。本发明对制备感应电极2所采用的溅射或蒸镀的操作没有特殊的限定,采用本领域技术人员熟知的溅射或蒸镀的操作即可。本发明对基板进行清洗和烘干处理,避免杂质对器件性能的影响。
得到感应电极2后,本发明先在所述感应电极2上采用旋涂的方法制备易得电子层,再将带有感应电极2和易得电子层的基板放置于所述支撑柱上。本发明对制备易得电子层所采用的旋涂的操作没有特殊的限定,采用本领域技术人员熟知的旋涂操作即可。本发明对所述放置的操作没有特殊的限定,采用本领域技术人员熟知的放置操作即可。
本发明提供的突触晶体管的制备工艺流程示意图如图5所示,从图5可以看出,突触晶体管的制备分为两部分,下部分的制备过程为:先制备长方体有源层,接着在有源层上制备绝缘层,使绝缘层将长方体有源层顶面的中部和两个相对侧面的中部包裹起来,随后在绝缘层上制备栅极,栅极分为两步制备,第一步是先制备绝缘层两侧的部分栅极,第二步是制备绝缘层上侧的剩余部分,接着在有源层两侧裸露的部分制备源电极和漏电极,然后在栅极上表面的两侧制备两个支撑柱,随后在栅极上表面依次制备易失电子层和感应电极1;上部分的制备过程为:选择尺寸合适的基板,在基板上依次制备感应电极2和易得电子层;将上部分倒扣在支撑柱上即得突触晶体管。
本发明提供的制备方法简单,采用现有技术中的集成电路平面化工艺就可以完成制备,生产成本低,简单易懂,可操作性强,集成度较高,在未来突触晶体管和类脑计算机的研究方面会有广阔的前景。
下面将结合本发明中的实施例,对本发明中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
本实施例提供的突触晶体管的结构示意图如图1所示;
本实施例提供的突触晶体管沿图1中A-B-C面的剖视图如图2所示;
本实施例提供的突触晶体管的俯视结构示意图如图3所示;
如图1~3所示,所述突触晶体管包括自下而上依次设置的有源层、绝缘层、栅极、易失电子层、感应电极1、易得电子层、感应电极2和基板;
所述有源层为长方体;
所述绝缘层包覆于所述有源层顶面的中部和两个相对侧面的中部;所述栅极包覆于所述绝缘层的表面;
所述有源层顶面的两端未包覆绝缘层的部分分别设有漏电极和源电极;
所述栅极的上表面依次接触设置易失电子层和感应电极1;
所述基板的下表面依次接触设置感应电极2和易得电子层;
所述栅极和基板之间垂直设置有支撑柱,使易得电子层与感应电极1之间形成空隙。
实施例2
本实施例提供的突触晶体管的结构示意图如图1所示;
本实施例提供的突触晶体管沿图1中A-B-C面的剖视图如图2所示;
本实施例提供的突触晶体管的俯视结构示意图如图3所示;
本实施例提供的突触晶体管中绝缘层的结构示意图如图4所示;
如图1~4所示,所述突触晶体管包括自下而上依次设置的有源层、绝缘层、栅极、易失电子层、感应电极1、易得电子层、感应电极2和基板;
所述有源层为长方体;
所述绝缘层包覆于所述有源层顶面的中部和两个相对侧面的中部;所述栅极包覆于所述绝缘层的表面;
所述有源层顶面的两端未包覆绝缘层的部分分别设有漏电极和源电极;
所述栅极的上表面依次接触设置易失电子层和感应电极1;
所述基板的下表面依次接触设置感应电极2和易得电子层;
所述栅极和基板之间垂直设置有支撑柱,使易得电子层与感应电极1之间形成空隙;
所述支撑柱的数量为两个,所述两个支撑板分别设置于栅极上表面的两侧;
所述感应电极1、易失电子层、易得电子层和感应电极2的宽度与两个支撑柱的水平距离相等;
所述有源层的材质为InZnO,厚度为150nm,宽度为300nm,长度为500nm;
所述绝缘层从里到外依次为阳性聚电解质层、固态电解质层和阴性聚电解质层;所述绝缘层的厚度为30nm;
所述阳性聚电解质层的材质聚乙烯亚胺;所述固态电解质层的材质为聚丙烯腈;所述阴性聚电解质层的材质为丙烯酸聚合物;所述阳性聚电解质层、固态电解质层和阴性聚电解质层的厚度均为10nm;
所述栅极的材质为Al,厚度50nm;
所述源电极和漏电极的材质均为Al,厚度均为20nm;
所述易失电子层的材质为聚二甲基硅氧烷,厚度为200nm;
所述感应电极1和2的材质均为Cu,厚度为20nm;
所述易得电子层的材质为聚甲基丙烯酸甲酯,厚度为200nm;
所述基板的材质为聚对苯二甲酸乙二醇酯;
所述支撑柱的材质为二氧化硅,高度为600nm;
制备方法的步骤如下:
(1)挑选合适尺寸的玻璃基板,依次用丙酮、酒精和去离子水超声清洗干净,并烘干备用,然后所述玻璃基板上,通过掩膜版溅射图案化的长方体有源层;
(2)在所述步骤(1)得到的有源层上将聚乙烯亚胺的凝胶均匀铺展在有源层顶面的中部和两个相对侧面的中部制备阳性聚电解质层,接着采用静电纺丝的方法将聚丙烯腈的溶液制作成纳米线铺展在阳性聚电解质层表面制备固态电解质层,最后将丙烯酸聚合物的凝胶铺展在固态电解质层表面制备阴性聚电解质层,得到绝缘层;
(3)在掩膜版下,先采用热蒸发的方法制备栅极位于所述步骤(2)得到的绝缘层两侧的部分,再采用热蒸发的方法制备栅极位于所述绝缘层上部的部分,得到栅极;
(4)在所述步骤(1)得到的有源层的两端采用热蒸发的方法制备源电极和漏电极,其中,控制真空度小于10-3Pa;
(5)在所述步骤(3)得到的栅极上表面的两侧采用溅射的方法制备两条支撑柱;
(6)在所述步骤(3)得到的栅极上表面旋涂一层聚二甲基硅氧烷作为易失电子层;
(7)在所述步骤(6)得到的易失电子层上采用热蒸发的方法制备感应电极1;
(7)选择一块尺寸合适的PET基板,洗净并烘干后在下表面采用溅射的方法制备感应电极2;
(8)先在所述步骤(7)得到的感应电极2上采用旋涂的方法制备易得电子层,再将带有感应电极2和易得电子层的基板放置于两个支撑柱上。
对比例1
突触晶体管为常规的TFT结构,从上到下依次为有源层、绝缘层和栅极,制备方法采用常规的方法制备,其结构示意图如图7所示。
对实施例2和对比例1的突触晶体管进行性能测试,结果如图8~11所示,其中,图8为对比例1的突触晶体管的PPF性能曲线;图9为实施例2的突触晶体管的PPF性能曲线;图10为实施例2的突触晶体管的转移特性测试结果示意图;图11为实施例2的突触晶体管模拟神经突触的PPF性能曲线。
从图8和9可以看出,本发明器件的PPF从常规的1.2提升到2.4,说明本发明提供的突触晶体管的突触特性更明显。
从图10可以看出,本发明器件的开关电流比为4×105,漏电流为10-10A,说明本发明提供的突触晶体管性能更稳定。
从图11可以看出,本发明提高的突触晶体管在模拟神经突触时具有高通滤波功能,器件非常稳定。
从实施例2可以看出,将突触晶体管和摩擦纳米发电机集成在一起,能够实现栅极自供电,大大减小了突触晶体管的功耗,且器件特征尺寸可以做到很小。
从以上实施例和对比例可以看出,本发明提供的突触晶体管中栅极采用半包围结构,将绝缘层和有源层呈半包围状包裹起来,使得栅极电压对沟道电流的控制能力得到了大幅度提高,突触晶体管的整体性能也更加稳定,大大降低了功耗。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种突触晶体管,包括自下而上依次设置的有源层、绝缘层、栅极、易失电子层、感应电极1、易得电子层、感应电极2和基板;
所述有源层为长方体;
所述绝缘层包覆于所述有源层顶面的中部和两个相对侧面的中部;所述栅极包覆于所述绝缘层的表面;
所述有源层顶面的两端未包覆绝缘层的部分分别设有漏电极和源电极;
所述栅极的上表面依次接触设置易失电子层和感应电极1;
所述基板的下表面依次接触设置感应电极2和易得电子层;
所述栅极和基板之间垂直设置有支撑柱,使易得电子层与感应电极1之间形成空隙。
2.根据权利要求1所述的突触晶体管,其特征在于,所述有源层的材质为ZnO、InZnO和InGaN中的至少一种,厚度为10~250nm,宽度为10~400nm,长度为50~600nm。
3.根据权利要求2所述的突触晶体管,其特征在于,所述绝缘层从里到外依次包括阳性聚电解质层、固态电解质层和阴性聚电解质层,所述绝缘层的厚度为30~150nm。
4.根据权利要求3所述的突触晶体管,其特征在于,所述阳性聚电解质层、固态电解质层和阴性聚电解质层的厚度独立地为10~50nm。
5.根据权利要求2所述的突触晶体管,其特征在于,所述易失电子层的材质为聚二甲基硅氧烷、聚氯乙烯、聚酰亚胺和特氟龙中的至少一种,厚度为200nm~20μm。
6.根据权利要求1所述的突触晶体管,其特征在于,所述感应电极1和感应电极2的材质独立地为铜、铝、金、银、钼、钨、镍、铁、锌和铂中的至少一种,厚度独立地为10~200nm。
7.根据权利要求1所述的突触晶体管,其特征在于,所述易得电子层的材质为聚甲基丙烯酸甲酯,厚度为200nm~20μm。
8.根据权利要求1所述的突触晶体管,其特征在于,所述基板的材质为聚对苯二甲酸乙二醇酯或聚酰亚胺。
9.根据权利要求1所述的突触晶体管,其特征在于,所述支撑柱的材质为硼磷硅玻璃、二氧化硅和氮化硅中的至少一种,高度为500nm~50μm。
10.权利要求1~9任意一项所述突触晶体管的制备方法,包括如下步骤:
采用溅射的方法制备图案化的长方体有源层;
在所述有源层顶面的中部和两个相对侧面的中部制备绝缘层;
在所述绝缘层表面采用溅射或热蒸发的方法制备栅极;
在所述有源层的两端采用热蒸发、溅射或光刻刻蚀的方法制备源电极和漏电极;
在所述栅极上采用溅射的方法制备支撑柱;
在所述栅极的上表面采用旋涂的方法制备易失电子层;
在所述易失电子层上采用热蒸发或溅射的方法制备感应电极1;
在基板的下表面采用溅射或蒸镀的方法制备感应电极2;
先在所述感应电极2上采用旋涂的方法制备易得电子层,再将带有感应电极2和易得电子层的基板放置于所述支撑柱上。
CN202110191415.1A 2021-02-19 2021-02-19 一种突触晶体管及其制备方法 Active CN113013252B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110191415.1A CN113013252B (zh) 2021-02-19 2021-02-19 一种突触晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110191415.1A CN113013252B (zh) 2021-02-19 2021-02-19 一种突触晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN113013252A CN113013252A (zh) 2021-06-22
CN113013252B true CN113013252B (zh) 2022-07-12

Family

ID=76403826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110191415.1A Active CN113013252B (zh) 2021-02-19 2021-02-19 一种突触晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113013252B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114005883B (zh) * 2021-10-19 2024-04-30 北京纳米能源与系统研究所 一种半浮栅晶体管、人造突触及突触权重的控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263200A (zh) * 2010-05-25 2011-11-30 中国科学院微电子研究所 一种有机场效应晶体管及其制备方法
CN107393965A (zh) * 2017-07-17 2017-11-24 华南理工大学 平面双栅氧化物薄膜晶体管及其制备方法
CN110176489A (zh) * 2019-05-14 2019-08-27 中国科学院微电子研究所 纳米级晶体管及其制备方法
CN111276603A (zh) * 2020-02-17 2020-06-12 中国科学院微电子研究所 氧化物基电子突触器件及其阵列
CN111682077A (zh) * 2020-06-29 2020-09-18 上海大学 一种突触晶体管及其制备方法
CN111739944A (zh) * 2020-07-07 2020-10-02 上海大学 一种全包围栅极突触晶体管、制备方法及电路连接方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263200A (zh) * 2010-05-25 2011-11-30 中国科学院微电子研究所 一种有机场效应晶体管及其制备方法
CN107393965A (zh) * 2017-07-17 2017-11-24 华南理工大学 平面双栅氧化物薄膜晶体管及其制备方法
CN110176489A (zh) * 2019-05-14 2019-08-27 中国科学院微电子研究所 纳米级晶体管及其制备方法
CN111276603A (zh) * 2020-02-17 2020-06-12 中国科学院微电子研究所 氧化物基电子突触器件及其阵列
CN111682077A (zh) * 2020-06-29 2020-09-18 上海大学 一种突触晶体管及其制备方法
CN111739944A (zh) * 2020-07-07 2020-10-02 上海大学 一种全包围栅极突触晶体管、制备方法及电路连接方法

Also Published As

Publication number Publication date
CN113013252A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
Dai et al. Recent advances in transistor‐based artificial synapses
Pan et al. Stimuli‐enabled artificial synapses for neuromorphic perception: progress and perspectives
CN110518117B (zh) 一种二维材料异质结的忆阻器及其制备方法
JP4643145B2 (ja) 電気機械式3トレースジャンクション装置
CN111682077B (zh) 一种突触晶体管及其制备方法
WO2014108012A1 (zh) 晶体管阵列及其制备方法
CN105810750B (zh) 一种碳纳米管神经元器件及其制作方法
CN113013252B (zh) 一种突触晶体管及其制备方法
CN105070347A (zh) 一种以石墨烯作为接触电极的器件结构及其制备方法
CN109659434B (zh) 忆阻器及其制作方法
CN110911560B (zh) 一种平面型忆阻器及其制备方法
CN111739944B (zh) 一种全包围栅极突触晶体管、制备方法及电路连接方法
KR20190047884A (ko) 3차원 적층을 위한 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
CN108258038B (zh) 神经元晶体管结构及其制备方法
CN113013248B (zh) 一种突触晶体管及其制备方法
CN102645811A (zh) 电子纸有源基板及其制造方法和电子纸显示屏
CN106058036B (zh) 一种量子干涉器件结构及其制备方法
CN104217863B (zh) 场效应调控超级电容器的制备方法
CN106876415A (zh) 一种薄膜晶体管阵列基板及其制造方法
CN103247756A (zh) 一种忆阻器及其制备方法
CN107968151A (zh) 一种纳米复合体晶体管存储器及其制备方法
CN103928611B (zh) 一种记忆存储器及其制备方法
KR101328506B1 (ko) 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법
CN109314133A (zh) 具有后道晶体管的集成电路管芯
CN111293221B (zh) 一种高性能忆阻器的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant