CN103247756A - 一种忆阻器及其制备方法 - Google Patents
一种忆阻器及其制备方法 Download PDFInfo
- Publication number
- CN103247756A CN103247756A CN2013101226388A CN201310122638A CN103247756A CN 103247756 A CN103247756 A CN 103247756A CN 2013101226388 A CN2013101226388 A CN 2013101226388A CN 201310122638 A CN201310122638 A CN 201310122638A CN 103247756 A CN103247756 A CN 103247756A
- Authority
- CN
- China
- Prior art keywords
- bottom electrode
- memristor
- guide layer
- storage medium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及了一种忆阻器及其制备方法,属于微电子材料与半导体器件领域。该忆阻器从上往下依次包括上电极、存储介质层、下电极和下电极引导层,导电性良好的下电极引导层起到直接引出下电极的作用。制备忆阻器时首先制备下电极引导层,然后在同一次淀积工艺中依次将下电极和存储介质层淀积在下电极引导层上,避免了制备两层薄膜间的清洗、光刻等其他工艺步骤,起到保护存储介质层和下电极界面的作用。本发明解决了现有忆阻器制作成本高、工艺步骤复杂可重复性差的问题,满足大规模量产的需求。
Description
技术领域
本发明属于微电子材料与半导体器件领域,具体涉及一种忆阻器及其制备方法。
背景技术
忆阻器是一种除电阻、电容、电感以外的新型的二端无源电子元器件,在集成度、功耗、速度、可靠性等方面的潜在优势,能满足新型电子存储材料和器件的大容量、低功耗发展趋势,能够替代闪存(flash)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM),成为下一代高速非易失性存储器。忆阻器的电荷记忆特性与生物神经元突触的学习功能极为相似,是实现认知存储、人工智能的理想电子器件。
1971年加州大学伯克利分校的蔡少堂教授理论推导出忆阻器的存在;2008年惠普公司的科研研究人员首次展示了具有Pt/TiO2/Pt器件结构的忆阻器器件,该器件单元由两铂金电极及夹在电极间的TiO2薄膜构成,引发了国际上对忆阻器的研发热潮。在现有的研究中,忆阻器一般都为三层结构,从上到下依次为上电极、存储介质层和下电极,制备每层结构都要经过清洗、光刻和淀积薄膜等繁琐的工艺步骤。繁琐的工艺过程和过多的化学药品极易造成薄膜的损坏和界面的污染,导致工艺可控性差、器件可重复性低。
发展更加优化的器件结构和简单有效的制备工艺技术,是解决现有忆阻器制作成本高、工艺步骤复杂可重复性差的首要问题,才能满足大规模量产的急切需求。
发明内容
本发明的目的是提供一种忆阻器,该忆阻器的制备工艺步骤简单、可重复性强、制备成本低,满足大规模量产的需求。
本发明的另一目的是提供一种制备工艺步骤简单、可重复性强、制作成本低的忆阻器制备方法。
为实现上述技术目的,本发明提供了一种忆阻器,从上往下依次包括上电极、存储介质层、下电极和下电极引导层,下电极引导层用于引导出下电极。
进一步地,所述下电极引导层采用Pt、Ta和Cu中的任意一种。
进一步地,所述下电极引导层的厚度为50nm~500nm。
进一步地,所述上电极采用Ag、Ti、Cu、Ta、W、Pt、Au和Ti3W7中的任意一种,下电极采用Ag、Ti、Cu、Ta、W、Pt、Au和Ti3W7中的任意一种,存储介质层采用过渡金属氧化物、固态电解质和硫系化合物的任意一种。
进一步地,所述上电极和下电极的厚度为50nm~500nm,存储介质层的厚度为10nm~200nm。
为实现上述技术目的,本发明提供一种忆阻器的制备方法,包括以下步骤:
在绝缘衬底上制作下电极引导层图形;
在下电极引导层图形上淀积金属导电薄膜,通过剥离或者刻蚀工艺形成下电极引导层;
在带有下电极引导层的衬底上制作下电极图形;
在下电极图形上依次淀积下电极薄膜和存储介质层薄膜,通过剥离或者刻蚀工艺形成下电极和存储介质层;
在带有下电极和存储介质层的衬底上制作上电极图形;
在上电极图形上淀积上电极薄膜,通过剥离或者刻蚀工艺形成上电极。
进一步地,所述制作下电极引导层图形、上电极图形和下电极图形的方法采用光刻、电子束光刻、纳米压印和EUV光刻方法中的任意一种。
进一步地,所述淀积薄膜采用化学气相沉积法、蒸发法、原子层沉积法、激光辅助沉积法、电子束蒸发和磁控溅射法方法中的任意一种。
本发明的技术效果体现在:
本发明忆阻器从上往下依次包括上电极、存储介质层、下电极和下电极引导层,下电极引导层直接引出下电极,使得在同一次淀积工艺中将下电极和存储介质层淀积在下电极引导层上,避免了制备下电极和存储介质层两层薄膜之间的清洗、光刻等其他工艺步骤,起到保护中间的存储介质层和下电极界面的作用。
本发明基于该种忆阻器单元的制备方法,在同一次淀积工艺中将下电极和存储介质层淀积在下电极引导层上,避免了制备下电极和存储介质层两层薄膜之间的清洗、光刻等其他工艺步骤,起到保护中间的存储介质层和下电极界面的作用。解决了现有忆阻器制作成本高、工艺步骤复杂可重复性差的问题,满足大规模量产的需求。
附图说明
图1为本发明忆阻器结构示意图。
图2为本发明忆阻器制备方法流程图,图2(a)为制备方法的工艺流程图,图2(b)为制备方法流程框图。
图3为本发明实施例具有忆阻特性的忆阻器器件在电压激励下的电流电压特性曲线图。
具体实施方式
本发明的技术思路为:在绝缘沉底上形成下电极引导层;在下电极引导层上依次淀积薄膜,形成下电极和存储介质层;在存储介质层上形成上电极。导电性良好的下电极引导层可以直接引出下电极,使得在制备忆阻器时,可以首先制备下电极引导层,然后在同一次淀积工艺中依次将下电极和存储介质层淀积在下电极引导层上,避免了制备下电极和存储介质层两层薄膜之间的清洗、光刻等其他工艺步骤,起到了保护存储介质层和下电极界面的作用。
基于上述思路,如图1所示,本发明提出了一种忆阻器,从上往下依次包括:上导电电极11、中间存储介质层12、下导电电极13、下电极引导层14。图中的15表示二氧化硅绝缘层,16表示硅衬底。
上电极的材料为Ag、Ti、Cu、Ta、W、Pt、Au和Ti3W7等金属中的任意一种。下电极的材料为Ag、Ti、Cu、Ta、W、Pt、Au和Ti3W7等金属中的任意一种。所述上电极和下电极的厚度为50nm~500nm,厚度的选取范围较大,保证薄膜连续即可。
下电极引导层起到引出下电极的作用。下电极引导层的材料为Pt、Ta和Cu等金属的任意一种,厚度在50nm至500nm之间,厚度的选取范围较大,保证薄膜连续引出下电极即可。
中间的存储介质层是过渡金属氧化物、固态电解质和硫系化合物的任意一种,厚度在10至200nm之间。中间的存储介质层与上、下电极直接电气连接。
该忆阻器单元可以单独制备,也可以和MOS、三极管、二极管整合形成阵列或者存储器。
如图2所示,本发明忆阻器的制备方法,其步骤如下:
1)在Si/SiO2绝缘衬底16/15上制作下电极引导层图形,具体可采用光刻、电子束光刻、纳米压印、EUV光刻等方法。以光刻方法为例,首先在衬底上旋涂光刻胶,利用光刻胶的性能,通过前烘、曝光、后烘和显影得到下电极引导层图形。光刻胶可选用正胶、反胶和反转胶,优选反转胶(例如AZ5214);
2)在带有下电极引导层图形的衬底上淀积下电极金属导电薄膜,通过剥离或者刻蚀工艺形成下导电引导层14;淀积薄膜可采用化学气相沉积法、蒸发法、原子层沉积法、激光辅助沉积法、电子束蒸发和磁控溅射法等方法中任意一种;
3)在带有下电极引导层的衬底上制作下电极图形,此步骤可参见步骤1);存储介质层与下导电电极的图形一致,因此这里只需要一次制作图形,就可用于后续的下电极和存储介质层制备。
4)在带有下电极图形的衬底上依次淀积下电极薄膜和存储介质层薄膜,通过剥离或者刻蚀工艺形成下电极13和存储介质层12;淀积薄膜可采用化学气相沉积法、蒸发法、原子层沉积法、激光辅助沉积法、电子束蒸发和磁控溅射法等方法中任意一种;
5)在带有下导电电极和存储介质层的衬底上制作上导电电极图形,此步骤可参见步骤1);
6)在上导电电极图形上淀积上电极金属导电薄膜,通过剥离或者刻蚀工艺形成上导电电极11,此步骤可参见步骤2),至此完成整个器件的基本结构。
实施例1:上导电电极材料为W,厚度为50nm;下导电电极材料为Cu,厚度为100nm,下电极引导层材料为Ta,厚度为200nm;功能材料为Cu2S,厚度为10nm。
实施例2:上导电电极材料为Cu,厚度为200nm;下导电电极材料为Ag,厚度为50nm,下电极引导层材料为Cu,厚度为400nm;功能材料为Ge2Sb2Te5,厚度为200nm。
实施例3:上导电电极材料为Ti3W7,厚度为500nm;下导电电极材料为Cu,厚度为300nm,下电极引导层材料为Pt,厚度为50nm;功能材料为ZnO,厚度为100nm。
以上实施例采用的都是四层结构,下电极和存储介质层间的界面完整未受污染,下电极引导层起到了引出下电极的作用。且忆阻器单元忆阻特性良好,显现出良好的可重复性,可重复擦写次数高。试验证明,三个实例得到忆阻器均具有良好的忆阻特性,图3给出了本发明实施例1的忆阻器的忆阻特性,图中可看出在直流电压扫描下呈现出可重复性好的“8”字回线。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种忆阻器,其特征在于,从上往下依次包括上电极、存储介质层、下电极和下电极引导层,下电极引导层用于引导出下电极。
2.根据权利要求1所述的忆阻器,其特征在于,所述下电极引导层采用Pt、Ta和Cu中的任意一种。
3.根据权利要求2所述的忆阻器,其特征在于,所述下电极引导层的厚度为50nm~500nm。
4.根据权利要求1或2或3所述的忆阻器,其特征在于,所述上电极采用Ag、Ti、Cu、Ta、W、Pt、Au和Ti3W7中的任意一种,下电极采用Ag、Ti、Cu、Ta、W、Pt、Au和Ti3W7中的任意一种,存储介质层采用过渡金属氧化物、固态电解质和硫系化合物的任意一种。
5.根据权利要求4所述的忆阻器,其特征在于,所述上电极和下电极的厚度为50nm~500nm,存储介质层的厚度为10nm~200nm。
6.一种忆阻器的制备方法,其特征在于,包括以下步骤:
在绝缘衬底上制作下电极引导层图形;
在下电极引导层图形上淀积金属导电薄膜,通过剥离或者刻蚀工艺形成下电极引导层;
在带有下电极引导层的衬底上制作下电极图形;
在下电极图形上依次淀积下电极薄膜和存储介质层薄膜,通过剥离或者刻蚀工艺形成下电极和存储介质层;
在带有下电极和存储介质层的衬底上制作上电极图形;
在上电极图形上淀积上电极薄膜,通过剥离或者刻蚀工艺形成上电极。
7.根据权利要求6所述的忆阻器的制备方法,其特征在于,所述金属导电薄膜采用Pt、Ta和Cu中的任意一种,所述上电极薄膜采用Ag、Ti、Cu、Ta、W、Pt、Au和Ti3W7中的任意一种,所述下电极薄膜采用Ag、Ti、Cu、Ta、W、Pt、Au和Ti3W7中的任意一种,所述存储介质层薄膜采用过渡金属氧化物、固态电解质和硫系化合物的任意一种。
8.根据权利要求6或7所述的忆阻器的制备方法,其特征在于,所述下电极引导层的厚度为50nm~500nm。
9.根据权利要求6或7所述的忆阻器的制备方法,其特征在于,所述制作下电极引导层图形、上电极图形和下电极图形的方法采用光刻、电子束光刻、纳米压印和EUV光刻方法中的任意一种。
10.根据权利要求6或7所述的忆阻器的制备方法,其特征在于,所述淀积薄膜采用化学气相沉积法、蒸发法、原子层沉积法、激光辅助沉积法、电子束蒸发和磁控溅射法方法中的任意一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101226388A CN103247756A (zh) | 2013-04-10 | 2013-04-10 | 一种忆阻器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101226388A CN103247756A (zh) | 2013-04-10 | 2013-04-10 | 一种忆阻器及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103247756A true CN103247756A (zh) | 2013-08-14 |
Family
ID=48927106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013101226388A Pending CN103247756A (zh) | 2013-04-10 | 2013-04-10 | 一种忆阻器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103247756A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104934534A (zh) * | 2015-05-19 | 2015-09-23 | 中国科学院宁波材料技术与工程研究所 | 一种生物神经突触仿生电子器件及其制备方法 |
CN104978996A (zh) * | 2015-07-24 | 2015-10-14 | 广东科技学院 | 一种基于忆阻器的三维结构存储器 |
CN108754574A (zh) * | 2018-06-14 | 2018-11-06 | 西南交通大学 | 一种亮黄色忆阻器的制备方法 |
CN110211967A (zh) * | 2019-04-19 | 2019-09-06 | 华中科技大学 | 一种基于钛钨合金栅电极的三维闪存存储器及其制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202977532U (zh) * | 2012-11-30 | 2013-06-05 | 华中科技大学 | 一种基于Ge2Se2Te5的忆阻器 |
-
2013
- 2013-04-10 CN CN2013101226388A patent/CN103247756A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202977532U (zh) * | 2012-11-30 | 2013-06-05 | 华中科技大学 | 一种基于Ge2Se2Te5的忆阻器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104934534A (zh) * | 2015-05-19 | 2015-09-23 | 中国科学院宁波材料技术与工程研究所 | 一种生物神经突触仿生电子器件及其制备方法 |
CN104978996A (zh) * | 2015-07-24 | 2015-10-14 | 广东科技学院 | 一种基于忆阻器的三维结构存储器 |
CN108754574A (zh) * | 2018-06-14 | 2018-11-06 | 西南交通大学 | 一种亮黄色忆阻器的制备方法 |
CN110211967A (zh) * | 2019-04-19 | 2019-09-06 | 华中科技大学 | 一种基于钛钨合金栅电极的三维闪存存储器及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110518117B (zh) | 一种二维材料异质结的忆阻器及其制备方法 | |
US9978940B2 (en) | Memristor and method of production thereof | |
Yu et al. | Three Musketeers: demonstration of multilevel memory, selector, and synaptic behaviors from an Ag-GeTe based chalcogenide material | |
CN104795493A (zh) | 一种基于纳米线阵列的忆阻器及其制备方法 | |
CN102544359A (zh) | 忆阻器及其制作方法 | |
CN103500701B (zh) | 一种制备纳米器件的方法 | |
Kundale et al. | Effects of switching layer morphology on resistive switching behavior: A case study of electrochemically synthesized mixed-phase copper oxide memristive devices | |
WO2020119738A1 (zh) | 忆阻器及其制作方法 | |
CN103247756A (zh) | 一种忆阻器及其制备方法 | |
Nirmal et al. | Flexible memristive organic solar cell using multilayer 2D titanium carbide MXene electrodes | |
CN104409632A (zh) | 一种多层结构有机阻变存储器的3d打印制备方法 | |
CN105185901A (zh) | 一种基于二硫化钼的复合阻变存储器件及其制备方法 | |
Zhang et al. | Towards an universal artificial synapse using MXene-PZT based ferroelectric memristor | |
CN110676375A (zh) | 一种双阻变层忆阻器及制备方法 | |
CN102623631A (zh) | 阻变型随机存储单元、存储器及制备方法 | |
Kumar et al. | Electroforming-free Y2O3 memristive crossbar array with low variability | |
Zhang et al. | Realization of a non-markov chain in a single 2D mineral RRAM | |
Domaradzki et al. | Memristors: a short review on fundamentals, structures, materials and applications | |
CN115768248A (zh) | 氧化铪基铁电ftj忆阻器及其制备方法、芯片 | |
CN105161615A (zh) | 一种基于纤维衬底的忆阻器及其制备方法 | |
CN104518088A (zh) | 一种生物神经突触仿生电子器件的制备方法及其产品 | |
Kim et al. | Artificial synaptic and self-rectifying properties of crystalline (Na1-xKx) NbO3 thin films grown on Sr2Nb3O10 nanosheet seed layers | |
Mahata et al. | Artificial synapses based on 2D-layered palladium diselenide heterostructure dynamic memristor for neuromorphic applications | |
CN108428700A (zh) | 一种室温下忆阻及负微分效应稳定共存器件的制备方法 | |
CN111192957A (zh) | 一种易失性与非易失性共存的忆阻器件及制备方法及备选制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C05 | Deemed withdrawal (patent law before 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130814 |