CN108695376B - 一种薄膜晶体管及其制备方法 - Google Patents

一种薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN108695376B
CN108695376B CN201710232650.2A CN201710232650A CN108695376B CN 108695376 B CN108695376 B CN 108695376B CN 201710232650 A CN201710232650 A CN 201710232650A CN 108695376 B CN108695376 B CN 108695376B
Authority
CN
China
Prior art keywords
tft
thin film
film transistor
nano
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710232650.2A
Other languages
English (en)
Other versions
CN108695376A (zh
Inventor
陈崧
钱磊
杨一行
曹蔚然
向超宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Corp
Original Assignee
TCL Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201710232650.2A priority Critical patent/CN108695376B/zh
Application filed by TCL Corp filed Critical TCL Corp
Priority to JP2020502747A priority patent/JP7075476B2/ja
Priority to EP18784835.3A priority patent/EP3611756A4/en
Priority to PCT/CN2018/079025 priority patent/WO2018188448A1/zh
Priority to KR1020197028863A priority patent/KR102260236B1/ko
Priority to US16/603,772 priority patent/US20200313089A1/en
Publication of CN108695376A publication Critical patent/CN108695376A/zh
Application granted granted Critical
Publication of CN108695376B publication Critical patent/CN108695376B/zh
Priority to US17/874,934 priority patent/US11778891B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种薄膜晶体管及其制备方法，其中，所述薄膜晶体管的半导体层材料为纳米颗粒薄膜经交联处理形成的交联纳米颗粒薄膜。本发明通过将交联纳米颗粒薄膜应用在薄膜晶体管中的半导体层中，能有效减少热载流子效应，并显著提高薄膜晶体管的性能。

Description

一种薄膜晶体管及其制备方法
技术领域
本发明涉及液晶显示领域，尤其涉及一种薄膜晶体管及其制备方法。
背景技术
薄膜晶体管（thin film transistor，TFT）作为一种开关元件被广泛地应用在液晶显示等电子装置中。
溶液法制备薄膜晶体管的过程中，氧化物纳米颗粒是形成相应氧化物薄膜的重要解决方案之一，这主要是因为氧化物纳米颗粒（或球形氧化物纳米晶）具有良好的结晶程度，这保证了其与体材料（低维材料）相似的光学、电学性质；另一方面，由于氧化物纳米颗粒自组装成膜的效果很好，使低成本的涂布制备工艺可以被应用。常见的氧化物纳米颗粒包括氧化锌（ZnOx）纳米颗粒，氧化钛（TiOx）纳米颗粒等，该纳米颗粒的薄膜通常应用在薄膜晶体管的半导体层中。
尽管如此，纳米颗粒之间相互堆积形成的薄膜与体材料薄膜仍然存在区别，这主要体现在载流子的传输特性上。虽然纳米颗粒内部具有良好的结晶性，但这样的结构只局限在纳米级别的范围内，即便在密排的情况下，纳米颗粒之间往往是由绝缘的表面配体填充甚至没有任何物质填充。如此，纳米颗粒之间存在相当高的载流子传输势垒，载流子在纳米颗粒薄膜内部的传输只能遵循跳跃式传输的规律，这导致材料在薄膜尺度下表现出的载流子迁移率远小于相应的体材料薄膜，因此，将现有结构的纳米颗粒薄膜应用在薄膜晶体管的半导体层中，容易引起热载流子效应，从而导致器件性能较差。
因此，现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足，本发明的目的在于提供一种薄膜晶体管及其制备方法，旨在解决现有薄膜晶体管的性能较差的问题。
本发明的技术方案如下：
一种薄膜晶体管，其中，所述薄膜晶体管的半导体层材料为纳米颗粒薄膜经交联处理形成的交联纳米颗粒薄膜。
所述的薄膜晶体管，其中，所述薄膜晶体管包括衬底、位于衬底上的源电极和漏电极、位于所述源电极和漏电极上的绝缘层、位于所述绝缘层上的柵电极，所述衬底上还设置有半导体层，所述源电极和漏电极之间被所述半导体层隔开。
所述的薄膜晶体管，其中，所述薄膜晶体管包括从下至上依次叠加的衬底、柵电极、绝缘层以及半导体层，所述半导体层上设置有源电极和漏电极，所述源电极和漏电极彼此分开。
所述的薄膜晶体管，其中，所述薄膜晶体管包括从下至上依次叠加的衬底、柵电极、绝缘层以及半导体层，所述绝缘层上还设置有源电极和漏电极，所述源电极和漏电极位于所述半导体层内部并被所述半导体层分开。
一种如上任一所述的薄膜晶体管的制备方法，其中，所述半导体层材料的具体制备过程包括：
步骤A、将纳米颗粒分散在溶剂中，并搅拌均匀，得到纳米颗粒溶液；
步骤B、通过溶液法将纳米颗粒溶液制成纳米颗粒薄膜，并通入组合气体，促使交联反应发生，得到交联纳米颗粒薄膜作为半导体层。
所述的薄膜晶体管的制备方法，其中，所述组分气体包括还原性气体、氧气、水汽和二氧化碳。
所述的薄膜晶体管的制备方法，其中，所述还原性气体偏压控制在1~100Pa之间，氧气偏压控制在0~2×104Pa之间，水汽偏压控制在0~2×103Pa之间、二氧化碳偏压控制在0~100Pa之间。
所述的薄膜晶体管的制备方法，其中，所述步骤A中，所述纳米颗粒溶液的质量浓度为1~100mg/ml，所述溶剂为醇类溶剂。
所述的薄膜晶体管的制备方法，其中，所述步骤A中，所述纳米颗粒为氧化物纳米颗粒、硫化物纳米颗粒、硒化物纳米颗粒、氮化物纳米颗粒、氟化物纳米颗粒中的一种或多种。
所述的薄膜晶体管的制备方法，其中，所述步骤A中，所述纳米颗粒的平均直径控制在5nm以内。
所述的薄膜晶体管的制备方法，其中，所述步骤B具体包括：
步骤B1、首先将纳米颗粒溶液置于密闭的环境中，通过溶液法将纳米颗粒溶液制成纳米颗粒薄膜；
步骤B2、然后往密闭的环境中通入组分气体，促使交联反应发生，得到交联纳米颗粒薄膜。
所述的薄膜晶体管的制备方法，其中，所述步骤B具体包括：
步骤B1’、首先将纳米颗粒溶液置于惰性气体环境中，通过溶液法将纳米颗粒溶液制成纳米颗粒薄膜；
步骤B2’、然后将纳米颗粒薄膜置于密闭的环境中，往密闭的环境中通入组分气体，促使交联反应发生，得到交联纳米颗粒薄膜。
所述的薄膜晶体管的制备方法，其特征在于，所述还原性气体为一氧化碳、氢气、氨气中的一种。
所述的薄膜晶体管的制备方法，其中，所述步骤B中，所述交联纳米颗粒薄膜的厚度为15~60nm。
有益效果：本发明在纳米颗粒成膜时使颗粒之间相互交联，以增加颗粒之间的电学耦合，降低载流子传输的势垒，增加载流子迁移率，从而大幅度提升电学性能，这样制备出的交联纳米颗粒薄膜应用在薄膜晶体管中的半导体层中，能有效减少热载流子效应，并显著提高薄膜晶体管的性能。
附图说明
图1为现有未交联氧化锌纳米颗粒薄膜的结构示意图。
图2为本发明方法制备的交联氧化锌纳米颗粒薄膜的结构示意图。
图3为不同薄膜对薄膜晶体管的电流-电压曲线示意图。
图4为本发明的一种薄膜晶体管较佳实施例的第一结构示意图。
图5为本发明的一种薄膜晶体管较佳实施例的第二结构示意图。
图6为本发明的一种薄膜晶体管较佳实施例的第三结构示意图。
图7为本发明的一种薄膜晶体管较佳实施例的第四结构示意图。
具体实施方式
本发明提供一种薄膜晶体管及其制备方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明的一种薄膜晶体管的制备方法较佳实施例，其中，所述半导体层材料的具体制备过程包括：
步骤A、将纳米颗粒分散在溶剂中，并搅拌均匀，得到纳米颗粒溶液；
所述步骤A具体为，按质量浓度为1~100mg/ml的配比，将纳米颗粒分散在溶剂中，并搅拌至混合均匀，配制得到可供溶液法成膜使用的纳米颗粒溶液。其中，所述纳米颗粒可以为宽带隙的氧化物纳米颗粒、硫化物纳米颗粒、硒化物纳米颗粒、氮化物纳米颗粒、氟化物纳米颗粒中的一种或多种，所述氧化物纳米颗粒可以为但不限于ZnOx（如ZnO）、TiOx（如TiO2）等中的一种；所述硫化物纳米颗粒可以为但不限于硫化锌、硫化钼中的一种；所述硒化物纳米颗粒可以为但不限于硒化锌、硒化铅中的一种；所述氮化物纳米颗粒可以为但不限于氮化硅、氮化铝中的一种；所述氟化物纳米颗粒可以为但不限于氟化镧、氟化钠中的一种。本发明控制纳米颗粒的尺寸，较佳地将球状纳米颗粒的平均直径控制在5nm以内，以保证有足量表面态金属原子可以参与反应。所述溶剂可以为醇类溶剂，如甲醇、乙醇等。
步骤B、通过溶液法将纳米颗粒溶液制成纳米颗粒薄膜，并通入组合气体，促使交联反应发生，得到交联纳米颗粒薄膜作为半导体层。
所述步骤B具体为，通过溶液法在吸光层上将纳米颗粒溶液制成纳米颗粒薄膜，然后通入组合气体，使纳米颗粒薄膜与组合气体接触，控制适合的条件，促使交联反应发生，得到交联纳米颗粒薄膜；本发明通过溶液法沉积薄膜，所述溶液法可以为旋涂、喷墨打印、喷涂、刮刀涂布等。
具体地，所述组分气体包括还原性气体、氧气、水汽和二氧化碳。较佳地，还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在0~2×104Pa之间，水汽偏压控制在0~2×103Pa之间、二氧化碳偏压控制在0~100Pa之间。本发明控制与膜接触的组分气体，较佳地将与膜接触的组分气体控制在上述偏压范围内，这是因为在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
下面对上述各类型纳米颗粒发生交联反应的条件进行详细说明。
1、氧化物纳米颗粒
纳米颗粒为氧化锌纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在0~1×103Pa之间，水汽偏压控制在0~1×103Pa之间、二氧化碳偏压控制在0~100Pa之间。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
纳米颗粒为氧化钛纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在0~1×104Pa之间，水汽偏压控制在0~2×103Pa之间、二氧化碳偏压控制在0~100Pa之间。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
纳米颗粒为氧化镍纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在0~5×103Pa之间，水汽偏压控制在0~2×103Pa之间、二氧化碳偏压控制在0~100Pa之间。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
2、硫化物纳米颗粒
纳米颗粒为硫化锌纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在小于0.1Pa，水汽偏压控制在0~2×103Pa之间、二氧化碳偏压控制在0~100Pa之间。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
纳米颗粒为硫化钼纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在小于0.1Pa，水汽偏压控制在0~2×103Pa之间、二氧化碳偏压控制在0~100Pa之间。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
3、硒化物纳米颗粒
纳米颗粒为硒化锌纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在小于0.1Pa，水汽偏压控制在0~1×102Pa之间、二氧化碳偏压控制在0~10Pa之间。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
纳米颗粒为硒化铅纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在小于0.1Pa，水汽偏压控制在小于0.1Pa、二氧化碳偏压控制在0~100Pa之间。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
4、氮化物纳米颗粒
纳米颗粒为氮化硅纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在0.1~1Pa，水汽偏压控制在0~2×103Pa之间、二氧化碳偏压控制在0~100Pa之间。此外，氮气保持在1×105Pa左右。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
纳米颗粒为氮化铝纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在小于0.1Pa，水汽偏压控制在0~2×103Pa之间、二氧化碳偏压控制在10~100Pa之间。此外，氮气保持在1×105Pa左右。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
5、氟化物纳米颗粒
纳米颗粒为氟化镧纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在小于0.1Pa，水汽偏压控制在0~1×102Pa之间、二氧化碳偏压控制在0~10Pa之间。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
纳米颗粒为氟化钠纳米颗粒时，将还原性气体（如一氧化碳、氢气或氨气等）偏压控制在1~100Pa之间，氧气偏压控制在小于0.1Pa，水汽偏压控制在0~2×103Pa之间、二氧化碳偏压控制在10~100Pa之间。在该偏压范围内制成的薄膜致密度会较高，薄膜中载流子电子迁移率也会较高。
本发明使纳米颗粒在成膜时相互交联，交联是指纳米颗粒之间有物质填充并通过化学键使纳米颗粒连接。相对应地，未交联的纳米颗粒之间没有通过化学键作用连接的物质。本发明通过上述交联方法，可提高相应薄膜的致密度和载流子迁移率。这样制备出的交联纳米颗粒薄膜应用在电致发光器件中的电子传输层中能显著提高同等条件下注入发光层的电子电流量，这有助于改善电致发光器件内部的载流子平衡，从而提高器件的发光效率并延长器件的使用寿命。
本发明可在非真空条件下将纳米颗粒溶液直接制成纳米颗粒薄膜，具体地，所述步骤B具体包括：
步骤B1、首先将纳米颗粒溶液置于密闭的环境中，通过溶液法将纳米颗粒溶液制成纳米颗粒薄膜；
步骤B2、然后往密闭的环境中通入组分气体，促使交联反应发生，得到交联纳米颗粒薄膜。
上述步骤即为，在密闭的非真空条件下将纳米颗粒溶液制成纳米颗粒薄膜，然后往该密闭的环境中通入上述组分气体，促使交联反应发生，得到交联纳米颗粒薄膜。
本发明不限于上述气体环境下制成交联纳米颗粒薄膜，还可先在惰性气体条件下制成纳米颗粒薄膜后，将得到的纳米颗粒薄膜置于密闭的环境中，然后通入组合气体促使交联反应发生，得到交联纳米颗粒薄膜。具体地，所述步骤B具体包括：
步骤B1’、 首先将纳米颗粒溶液置于惰性气体环境中，通过溶液法将纳米颗粒溶液制成纳米颗粒薄膜；
步骤B2’、 然后将纳米颗粒薄膜置于密闭的环境中，往密闭的环境中通入组分气体，促使交联反应发生，得到交联纳米颗粒薄膜。
本发明上述交联反应结束后，将交联纳米颗粒薄膜取出，然后对交联纳米颗粒薄膜进行干燥处理，最终得到厚度为15~60nm的交联纳米颗粒薄膜。其中干燥温度高于纳米颗粒溶液中溶剂的沸点；根据膜厚，干燥时间大于15分钟之每50纳米。
通常的纳米颗粒薄膜由相互不交联的纳米颗粒自组装而成，本发明采用在纳米颗粒成膜时，通入组分气体，促使颗粒之间相互交联，由此增加颗粒之间的电学耦合，降低载流子传输的势垒，增加载流子迁移率，从而大幅度提升电学性能。将如此获得的交联纳米颗粒薄膜应用在溶液法制备的薄膜光探测器中，所述交联纳米颗粒薄膜作为电子抽取层（同时作为空穴阻挡层），可以显著降低电流，提高器件的光探测率。
下面以氧化锌纳米颗粒为例，对现有未交联氧化锌纳米颗粒薄膜和通过本发明方法制备的交联氧化锌纳米颗粒薄膜的性能进行测试。结合图1、图2及图3，图1为现有未交联氧化锌纳米颗粒薄膜的结构示意图，图2为本发明方法制备的交联氧化锌纳米颗粒薄膜的结构示意图，图3为不同薄膜对薄膜晶体管的电流-电压曲线示意图。从图1可以看出，未交联的纳米颗粒1之间没有通过化学键作用连接的物质；从图2可以看出，纳米颗粒2之间有物质3填充并通过化学键使纳米颗粒2连接。由于加入的氧化锌对薄膜光探测器的电流有非常有效的抑制作用，可以通过观察电流是否增加的方式判断ZnO纳米颗粒薄膜有没有在浸泡过程中脱离。从图3可以看出，交联ZnO纳米颗粒薄膜不论是否经过醇类溶剂（如乙醇）浸泡，电流都保持在较低数值，这说明交联ZnO纳米颗粒薄膜没有在浸泡过程中脱离，使得ZnO对电致发光器件的电流起到了明显的抑制作用；而未交联的ZnO纳米颗粒薄膜经过醇类溶剂（如乙醇）浸泡后，电流显著升高，这说明未交联的ZnO纳米颗粒薄膜在浸泡过程中脱落了，使响应器件的电流显著升高，并非常接近不添加ZnO纳米颗粒薄膜的器件。因此，氧化锌纳米颗粒交联后得到的交联氧化锌纳米颗粒薄膜在原溶剂（指分散氧化锌纳米颗粒时采用的溶剂，通常是醇类溶剂）中浸泡后没有明显溶解或物质脱离；相反，未经交联的纳米颗粒薄膜经过浸泡后很容易脱落。
本发明还提供一种薄膜晶体管，所述薄膜晶体管结构种类多样，可根据不同需要设计不同的器件结构，还可通过添加多个器件单元，组成叠层结构的薄膜光伏器件。
如图4和图5所示，所述薄膜晶体管包括衬底10、位于衬底10上的源电极20和漏电极30、位于所述源电极20和漏电极30上的绝缘层40、位于所述绝缘层40上的柵电极50，所述衬底10上还设置有半导体层60，所述源电极20和漏电极30之间被所述半导体层60隔开；具体地，所述半导体层厚度可大于所述源电极和漏电极的厚度（图4所示）；所述半导体层也可以设置为与所述源电极和漏电极的厚度一致（图5所示）。
更进一步，如图6所示，所述薄膜晶体管还可设置为：从下至上依次叠加的衬底、柵电极、绝缘层以及半导体层，所述半导体层上设置有源电极和漏电极，所述源电极和漏电极彼此分开。
或者如图7所示，所述薄膜晶体管还可设置为：从下至上依次叠加的衬底、柵电极、绝缘层以及半导体层，所述绝缘层上还设置有源电极和漏电极，所述源电极和漏电极位于所述半导体层内部并被所述半导体层分开。
本发明将经交联得到的交联纳米颗粒薄膜应用在薄膜晶体管的半导体层中，能有效减少热载流子效应，并显著提高薄膜晶体管的性能。
本发明所述薄膜晶体管中，所述源电极、漏电极和柵电极的材料可以为金属或具有高导电率的半导体；所述绝缘层的材料可以为电介质材料，例如氧化物或氮化物。
综上所述，本发明提供的一种薄膜晶体管及其制备方法，本发明采用在氧化物纳米颗粒成膜时，通入组分气体，促使颗粒之间相互交联，由此增加颗粒之间的电学耦合，降低载流子传输的势垒，增加载流子迁移率，从而大幅度提升电学性能；这样制备出的交联纳米颗粒薄膜应用在薄膜晶体管中的半导体层中，能有效减少热载流子效应，并显著提高薄膜晶体管的性能。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (12)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管的半导体层为交联纳米颗粒薄膜，所述交联纳米颗粒薄膜为纳米颗粒薄膜在组合气体氛围下经过交联反应制备而成，其中，形成所述纳米颗粒薄膜的材料选自氧化物纳米颗粒、硫化物纳米颗粒、硒化物纳米颗粒、氮化物纳米颗粒、氟化物纳米颗粒中的一种或多种；所述组合气体包括还原性气体、氧气、水汽和二氧化碳。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括衬底、位于衬底上的源电极和漏电极、位于所述源电极和漏电极上的绝缘层，位于所述绝缘层上的柵电极，所述衬底上还设置有半导体层，所述源电极和漏电极之间被所述半导体层隔开。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括从下至上依次叠加的衬底、柵电极、绝缘层以及半导体层，所述半导体层上设置有源电极和漏电极，所述源电极和漏电极彼此分开。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括从下至上依次叠加的衬底、柵电极、绝缘层以及半导体层，所述绝缘层上还设置有源电极和漏电极，所述源电极和漏电极位于所述半导体层内部并被所述半导体层分开。
5.一种如权利要求1-4任一所述的薄膜晶体管的制备方法，其特征在于，所述半导体层材料的具体制备过程包括：
步骤A、将纳米颗粒分散在溶剂中，并搅拌均匀，得到纳米颗粒溶液，所述纳米颗粒为氧化物纳米颗粒、硫化物纳米颗粒、硒化物纳米颗粒、氮化物纳米颗粒、氟化物纳米颗粒中的一种或多种；
步骤B、通过溶液法将纳米颗粒溶液制成纳米颗粒薄膜，并通入组合气体，促使交联反应发生，得到交联纳米颗粒薄膜作为半导体层；所述组合气体包括还原性气体、氧气、水汽和二氧化碳。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述还原性气体偏压控制在1～100Pa之间，氧气偏压控制在0～2×104Pa之间，水汽偏压控制在0～2×103Pa之间、二氧化碳偏压控制在0～100Pa之间。
7.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述步骤A中，所述纳米颗粒溶液的质量浓度为1～100mg/ml，所述溶剂为醇类溶剂。
8.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述步骤A中，所述纳米颗粒的平均直径控制在5nm以内。
9.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述步骤B具体包括：
步骤B1、首先将纳米颗粒溶液置于密闭的环境中，通过溶液法将纳米颗粒溶液制成纳米颗粒薄膜；
步骤B2、然后往密闭的环境中通入组合气体，促使交联反应发生，得到交联纳米颗粒薄膜。
10.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述步骤B具体包括：
步骤B1’、首先将纳米颗粒溶液置于惰性气体环境中，通过溶液法将纳米颗粒溶液制成纳米颗粒薄膜；
步骤B2’、然后将纳米颗粒薄膜置于密闭的环境中，往密闭的环境中通入组合气体，促使交联反应发生，得到交联纳米颗粒薄膜。
11.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述还原性气体为一氧化碳、氢气、氨气中的一种。
12.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述步骤B中，所述交联纳米颗粒薄膜的厚度为15～60nm。
CN201710232650.2A 2017-04-11 2017-04-11 一种薄膜晶体管及其制备方法 Active CN108695376B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201710232650.2A CN108695376B (zh) 2017-04-11 2017-04-11 一种薄膜晶体管及其制备方法
EP18784835.3A EP3611756A4 (en) 2017-04-11 2018-03-14 CROSSLINKED NANOPARTICLE THIN-FILM AND MANUFACTURING METHOD FOR IT AS WELL AS OPTOELECTRONIC THIN-FILM DEVICE
PCT/CN2018/079025 WO2018188448A1 (zh) 2017-04-11 2018-03-14 一种交联纳米颗粒薄膜及制备方法与薄膜光电子器件
KR1020197028863A KR102260236B1 (ko) 2017-04-11 2018-03-14 가교 나노 입자 박막 및 제조방법과 박막 광전자 소자
JP2020502747A JP7075476B2 (ja) 2017-04-11 2018-03-14 架橋ナノ粒子薄膜及び製造方法、並びに薄膜光電子デバイス
US16/603,772 US20200313089A1 (en) 2017-04-11 2018-03-14 Crosslinked nanoparticle thin film, preparation method thereof, and thin film optoelectronic device having the same
US17/874,934 US11778891B2 (en) 2017-04-11 2022-07-27 Crosslinked nanoparticle thin film, preparation method thereof, and thin film optoelectronic device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710232650.2A CN108695376B (zh) 2017-04-11 2017-04-11 一种薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN108695376A CN108695376A (zh) 2018-10-23
CN108695376B true CN108695376B (zh) 2019-11-12

Family

ID=63842539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710232650.2A Active CN108695376B (zh) 2017-04-11 2017-04-11 一种薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN108695376B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802751A (zh) * 2003-07-25 2006-07-12 富士施乐株式会社 电子元件、集成电路及其制造方法
CN101449404A (zh) * 2006-04-27 2009-06-03 奥加尼希德公司 自对准高性能有机fet的结构和制造方法
CN102194886A (zh) * 2010-03-10 2011-09-21 三星移动显示器株式会社 薄膜晶体管、其制造方法和具有该薄膜晶体管的显示设备
CN102484202A (zh) * 2009-09-05 2012-05-30 默克专利股份有限公司 用于有机电子器件的可溶液加工的钝化层
CN104103695A (zh) * 2013-04-02 2014-10-15 清华大学 薄膜晶体管及其制备方法
CN105244283A (zh) * 2015-10-26 2016-01-13 华南理工大学 紫外微图形化氧化物薄膜的制备方法及薄膜晶体管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802751A (zh) * 2003-07-25 2006-07-12 富士施乐株式会社 电子元件、集成电路及其制造方法
CN101449404A (zh) * 2006-04-27 2009-06-03 奥加尼希德公司 自对准高性能有机fet的结构和制造方法
CN102484202A (zh) * 2009-09-05 2012-05-30 默克专利股份有限公司 用于有机电子器件的可溶液加工的钝化层
CN102194886A (zh) * 2010-03-10 2011-09-21 三星移动显示器株式会社 薄膜晶体管、其制造方法和具有该薄膜晶体管的显示设备
CN104103695A (zh) * 2013-04-02 2014-10-15 清华大学 薄膜晶体管及其制备方法
CN105244283A (zh) * 2015-10-26 2016-01-13 华南理工大学 紫外微图形化氧化物薄膜的制备方法及薄膜晶体管

Also Published As

Publication number Publication date
CN108695376A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
Su et al. Phase‐engineered PtSe2‐layered films by a plasma‐assisted selenization process toward all PtSe2‐based field effect transistor to highly sensitive, flexible, and wide‐spectrum photoresponse photodetectors
Khan et al. Controlled vapor–solid deposition of millimeter‐size single crystal 2D Bi2O2Se for high‐performance phototransistors
Wang et al. Charge transfer within the F4TCNQ‐MoS2 van der Waals interface: toward electrical properties tuning and gas sensing application
Ding et al. Low-temperature SnO 2-modified TiO 2 yields record efficiency for normal planar perovskite solar modules
Zhang et al. Semimetal–semiconductor transitions for monolayer antimonene nanosheets and their application in perovskite solar cells
Mali et al. Simultaneous improved performance and thermal stability of planar metal ion incorporated CsPbI2Br all‐inorganic perovskite solar cells based on MgZnO nanocrystalline electron transporting layer
Xu et al. Fluorine functionalized MXene QDs for near‐record‐efficiency CsPbI3 solar cell with high open‐circuit voltage
Lee et al. Large‐scale precise printing of ultrathin sol–gel oxide dielectrics for directly patterned solution‐processed metal oxide transistor arrays
Gu et al. A Solution-Processed Hole Extraction Layer Made from Ultrathin MoS 2 Nanosheets for Efficient Organic Solar Cells.
Sharma et al. Study of barrier inhomogeneities in I–VT and CVT characteristics of Al/Al2O3/PVA: n-ZnSe metal–oxide–semiconductor diode
Wan et al. Controlled Electrochemical Deposition of Large‐Area MoS2 on Graphene for High‐Responsivity Photodetectors
Yang et al. High‐Performance Photoinduced Memory with Ultrafast Charge Transfer Based on MoS2/SWCNTs Network Van Der Waals Heterostructure
Mao et al. Conformal MoS2/silicon nanowire array heterojunction with enhanced light trapping and effective interface passivation for ultraweak infrared light detection
Wang et al. Efficient Perovskite Hybrid Solar Cells Through a Homogeneous High‐Quality Organolead Iodide Layer
US8759142B2 (en) Method for producing thin-film light-absorbing layer and method for manufacturing thin-film solar cell including the same
Dollinger et al. Vertical Organic Thin‐Film Transistors with an Anodized Permeable Base for Very Low Leakage Current
Marıl et al. On the analysis of the leakage current in Au/Ca3Co4Ga0. 001Ox/n-Si structure in the temperature range of 80–340 K
He et al. Stable electron‐selective contacts for crystalline silicon solar cells enabling efficiency over 21.6%
CN102569516A (zh) 通过三氧化锰表面掺杂制备p-CdS纳米线及p-CdS/n-Si纳米p-n结的方法
He et al. Preparation of low dimensional antimonene oxides and their application in Cu: NiOx based planar pin perovskite solar cells
Qi et al. Defect Passivation of Efficient Sb2 (S, Se) 3 Solar Cells with Ultrathin, Insulating Polymers
CN108695413B (zh) 一种电致发光器件及其制备方法
Lin et al. Carrier transport and photoresponse for heterojunction diodes based on the reduced graphene oxide-based TiO 2 composite and p-type Si
Lim et al. Effect of bandgap variation on photovoltaic properties of lead sulfide quantum dot solar cell
Ni et al. Conduction behavior conversion for Cu-doped ZnS/n-type Si devices with different Cu contents

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant