TWI553879B - 薄膜電晶體陣列的製備方法 - Google Patents

薄膜電晶體陣列的製備方法 Download PDF

Info

Publication number
TWI553879B
TWI553879B TW103108670A TW103108670A TWI553879B TW I553879 B TWI553879 B TW I553879B TW 103108670 A TW103108670 A TW 103108670A TW 103108670 A TW103108670 A TW 103108670A TW I553879 B TWI553879 B TW I553879B
Authority
TW
Taiwan
Prior art keywords
semiconductor
thin film
film transistor
layer
carbon nanotube
Prior art date
Application number
TW103108670A
Other languages
English (en)
Other versions
TW201535749A (zh
Inventor
金元浩
李群慶
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201535749A publication Critical patent/TW201535749A/zh
Application granted granted Critical
Publication of TWI553879B publication Critical patent/TWI553879B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜電晶體陣列的製備方法
本發明涉及一種薄膜電晶體陣列的製備方法。
薄膜電晶體(Thin Film Transistor，TFT)係現代微電子技術中的一種關鍵性電子元件，目前已經被廣泛的應用於平板顯示器等領域。薄膜電晶體主要包括閘極、絕緣層、半導體層、源極和汲極。其中，源極和汲極間隔設置並與半導體層電連接，閘極通過絕緣層與半導體層及源極和汲極間隔絕緣設置。所述半導體層位於所述源極和汲極之間的區域形成一溝道區域。薄膜電晶體中的閘極、源極、汲極均由導電材料構成，該導電材料一般為金屬或合金。當在閘極上施加一電壓時，與閘極通過絕緣層間隔設置的半導體層中的溝道區域會積累載流子，當載流子積累到一定程度，與半導體層電連接的源極汲極之間將導通，從而有電流從源極流向汲極。在實際應用中，對薄膜電晶體的要求係希望得到較大的開關電流比，即，半導體層具有較好的P型或N型單極性。
先前技術中，半導體層中採用的過渡金屬硫化物、過渡金屬氧化物等半導體材料為具有數百層以上的層狀結構。由於層數較多，厚度較大，難以形成連續的導電通路，因而該種半導體材料難以直接作為半導體層，需要進一步的剝層處理。先前技術採用機械 直接剝離的方法，難以得到尺寸一致，厚度均勻的半導體薄片，因而妨礙了該過渡金屬硫化物及過渡金屬氧化物在大面積的薄膜電晶體等電子器件的應用。
有鑒於此，提供一種形成大面積的薄膜電晶體陣列的方法實為必要。
一種薄膜電晶體陣列的製備方法，其包括以下步驟：提供一絕緣基板，在所述絕緣基板的表面設置一閘極；在所述閘極的表面設置一連續的絕緣層；在所述絕緣層的表面設置一奈米碳管層；對所述奈米碳管層進行圖案化，以得到複數源極以及複數汲極；以及，提供一含有複數半導體膜碎片的懸浮液，將所述含有複數半導體膜碎片的懸浮液塗覆於所述絕緣層的表面形成包括複數半導體膜碎片的半導體層，相鄰的源極和汲極之間存在至少一半導體膜碎片，該至少一半導體膜碎片覆蓋部份的該相鄰的源極和汲極。
與先前技術相比較，本發明提供的薄膜電晶體陣列的製備方法具有以下優點：首先，採用分子層層數較少的半導體膜碎片，可直接形成由複數半導體膜碎片搭接成的半導體層，該半導體層均勻性較好，因而可規模化應用；其次，由於採用一奈米碳管層直接鋪設於絕緣層，然後經過圖案化形成複數源極以及複數汲極，該方法簡單易行，利於工業化。
10‧‧‧薄膜電晶體
101‧‧‧半導體層
1010‧‧‧半導體膜碎片
102‧‧‧源極
103‧‧‧汲極
104‧‧‧絕緣層
105‧‧‧閘極
106‧‧‧溝道
110‧‧‧絕緣基板
1020‧‧‧行電極
1030‧‧‧列電極
107‧‧‧絕緣體
108‧‧‧電極引線
200‧‧‧薄膜電晶體陣列
20‧‧‧薄膜電晶體單元
圖1係本發明第一實施例提供的薄膜電晶體的剖視圖。
圖2係圖1所述薄膜電晶體的俯視圖。
圖3係所述半導體膜碎片的透射電鏡照片。
圖4係本發明奈米碳管膜的掃描電鏡照片。
圖5係本發明多層交叉設置的奈米碳管膜的掃描電鏡照片。
圖6係本發明非扭轉的奈米碳管線的掃描電鏡照片。
圖7係本發明扭轉的奈米碳管線的掃描電鏡照片。
圖8係本發明第二實施例提供的薄膜電晶體陣列的俯視圖。
圖9係圖8的薄膜電晶體單元的沿A-A’的剖視圖。
圖10係本發明第二實施例提供的薄膜電晶體陣列的製備方法流程圖。
以下將結合附圖對本發明實施例提供的薄膜電晶體、薄膜電晶體陣列及其製備方法作進一步的說明。
請參閱圖1，為本發明第一實施例提供的薄膜電晶體10，該薄膜電晶體10為底柵型，其包括一半導體層101、一源極102、一汲極103、一絕緣層104、及一閘極105。所述半導體層101、源極102、汲極103設置於所述絕緣層104一表面。所述汲極103與源極102間隔設置且與所述半導體層101電連接。所述閘極105通過所述絕緣層104與所述半導體層101、所述源極102及汲極103間隔且絕緣設置。所述薄膜電晶體10可形成於一絕緣基板110表面。
所述閘極105設置於所述絕緣基板110表面。所述絕緣層104設置於所述閘極105遠離絕緣基板110的表面。所述源極102及汲極103設置於所述絕緣層104遠離所述閘極105的表面，並通過所述絕緣 層104與所述閘極105絕緣設置。所述半導體層101設置於所述絕緣層104的表面，並部份覆蓋所述源極102及汲極103。所述半導體層101位於所述源極102和汲極103之間的區域形成一溝道106。
請參閱圖2及圖3，所述半導體層101包括複數半導體膜碎片1010，該複數半導體膜碎片1010搭接而形成所述溝道106。所述搭接係指一個半導體膜碎片a與相鄰的至少一個半導體膜碎片b有部份重合並相互接觸，該半導體膜碎片b與相鄰的另一個半導體膜碎片c部份重合且相接觸，從而形成一連續的導電通路。可以理解，所述半導體層101可存在複數半導體膜碎片1010部份重疊且連續而形成複數導電通路，而實現所述源極102與所述汲極103之間出現載流子的流動。處於所述源極102與汲極103之間的半導體層101即為所述溝道106。
所述複數半導體膜碎片1010相互重疊的面積不限，只要相鄰的至少兩個半導體膜碎片1010相互接觸並電連接即可。如圖2所示，所述複數半導體膜碎片1010相互重疊且連續可形成複數曲線形或直線的導電通路。所述複數半導體膜碎片1010可成不規則的交疊，即，可以相鄰的兩個半導體膜碎片1010交疊，也可相鄰的複數半導體膜碎片1010交疊，從而連續成導電通路。所述複數半導體膜碎片1010可覆蓋所述絕緣層104的部份表面，而在所述絕緣層104的被覆蓋的表面形成複數導電通路。定義所述絕緣層104位於所述源極102與汲極103之間的表面被所述複數半導體膜碎片1010覆蓋的面積為A，所述絕緣層104位於所述源極102與汲極103之間的表面的面積為B，覆蓋的面積百分數f為A與B的比值，即，f=A/B。所述覆蓋的面積百分數f的範圍為2%~80%，優選的， 10%~80%。由於所述絕緣層104位於所述源極102與汲極103之間的表面部份被所述半導體膜碎片1010覆蓋，因而所述薄膜電晶體10的透光性較好，並且可降低半導體膜碎片1010的用量，減少成本。可以理解，所述複數半導體膜碎片1010也可完全覆蓋所述絕緣層104位於所述源極102與汲極103之間的部份。
所述半導體層101中複數半導體膜碎片1010的材料相同。所述半導體膜碎片1010的材料可為過渡金屬硫化物、過渡金屬氧化物、非金屬氮化物等，例如：MoS2、WS2、BN、MnO2、ZnO、MoSe2、MoTe2、TaSe2、NiTe2、Bi2Te3等。所述半導體膜碎片1010的形狀不限，可為類三角形、類四邊形、類多邊形、或不規則形狀。所述半導體膜碎片1010為一厚度較小而面積較大的薄膜結構。所述半導體膜碎片1010的面積為2平方微米~5平方微米，優選為，3平方微米~4平方微米。所述半導體膜碎片1010的厚度為2奈米~20奈米，優選為，2奈米~10奈米。所述半導體膜碎片1010為從具有數百層分子層的層狀的半導體材料剝離得到的片狀結構，其面積與厚度的比值較大而呈一薄片狀。優選的，所述半導體膜碎片1010的面積與厚度的比值的範圍為3×105奈米~4×105奈米。具體的，所述半導體膜碎片1010為一具有較少數層半導體分子層的層狀結構。所述半導體分子層係指一個半導體分子的單層結構，其厚度為一個分子的厚度。所述半導體膜碎片半導體分子層的層數為1~100，優選的，1~20。由於所述半導體膜碎片1010的半導體分子層層數較少，因而當所述薄膜電晶體10在工作時，所述半導體膜碎片1010容易被所述閘極105有效的調製，從而具有良好的靈敏度。
由於所述半導體膜碎片1010的厚度為奈米級，因而當所述半導體膜碎片1010部份覆蓋所述絕緣層104位於所述源極102與汲極103之間的表面時，從宏觀上看，所述半導體層101仍為一較均勻平整的層狀結構。
定義由所述源極102至所述汲極103的方向為一第一方向X，在所述半導體層101的平面內垂直於所述第一方向X的方向為一第二方向Y。當所述複數半導體膜碎片1010規則的沿所述第一方向X整齊排列時，定義所述半導體膜碎片1010在所述第一方向的尺寸為l，所述溝道106在第一方向X的長度為d，則所需要的半導體膜碎片1010的數目大於l/d，從而所需的半導體膜碎片1010的數量可控且較少。當所述溝道106的長度d小於2微米時，僅需要單個所述半導體膜碎片1010設置於所述源極102及汲極103之間即可實現形成導電通路。此時，可容易實現大面積的製備包括複數小尺寸的所述薄膜電晶體10的電子器件。
所述大多數的半導體膜碎片1010平行於所述半導體層101的表面。所述半導體層101中靠近所述源極102以及汲極103的半導體膜碎片1010分別與所述源極102以及汲極103相接觸，以實現在源極102以及汲極103之間形成導電通路。
所述半導體膜碎片的材料可根據所述要求得到的薄膜電晶體10的類型為P型電晶體或N型電晶體而進行選擇。比如，當所述半導體膜碎片的材料為MoS2等N型半導體材料時，所述薄膜電晶體10的類型為N型電晶體；當所述半導體膜碎片的材料為WS2等P型半導體材料時，所述薄膜電晶體10的類型為P型電晶體。
本實施例中，所述半導體層101由複數半導體膜碎片1010組成， 所述半導體膜碎片1010的材料為MoS2，所述半導體膜碎片1010的形狀為類四邊形，所述半導體膜碎片1010的面積為4平方微米左右，所述半導體膜碎片1010半導體分子層的層數約為十層，所述半導體膜碎片1010的厚度為7奈米左右。
所述溝道106在第一方向X以及第二方向Y的長度不限，可根據具體需要設置。本實施例中，所述溝道106在第一方向X的長度為10微米~100微米，在第二方向Y的長度為50微米~200微米。
所述源極102以及汲極103為一奈米碳管層，所述奈米碳管層由複數奈米碳管組成。所述複數奈米碳管的延伸方向平行於奈米碳管層的表面。所述奈米碳管層中的奈米碳管通過凡得瓦力相互連接，相互接觸形成一自支撐結構。所述自支撐為奈米碳管層不需要大面積的載體支撐，而只要相對兩邊提供支撐力即能整體上懸空而保持自身層狀狀態。所述奈米碳管層中複數奈米碳管相互連接形成一網路結構。
所述奈米碳管層中的複數奈米碳管的排列方向(軸向延伸方向)可以係無序、無規則，比如過濾形成的奈米碳管過濾膜，或者奈米碳管之間相互纏繞形成的奈米碳管絮狀膜等。所述奈米碳管層中複數奈米碳管的排列方式也可以係有序的、有規則的。
所述奈米碳管層可以係由複數奈米碳管組成的純奈米碳管結構。所述奈米碳管層可以包括奈米碳管膜或奈米碳管線狀結構與奈米碳管膜的組合。具體地，所述奈米碳管膜可以為一單層奈米碳管膜或複數層疊設置的奈米碳管膜。所述奈米碳管線狀結構可包括複數平行設置的奈米碳管線、複數交叉設置的奈米碳管線或複數奈米碳管線任意排列組成的網狀結構。所述奈米碳管層可以為至 少一層奈米碳管膜和設置在該奈米碳管膜表面的奈米碳管線的組合結構。
請參閱圖4，當所述奈米碳管層為一單層奈米碳管膜時，所述奈米碳管膜中相鄰的奈米碳管之間存在微孔或間隙從而構成空隙。請參閱圖5，當所述奈米碳管層包括層疊設置的多層奈米碳管膜時，相鄰兩層奈米碳管膜中的奈米碳管的延伸方向形成一交叉角度α，且α大於0度小於等於90度(0°<α≦90°)。每一層奈米碳管膜中複數相鄰的奈米碳管圍成微孔。相鄰兩層奈米碳管膜中的所述微孔可以重疊或不重疊從而構成空隙。
當奈米碳管層為至少一層奈米碳管膜和設置在該奈米碳管膜表面的奈米碳管線的組合結構時，奈米碳管線和奈米碳管膜以任意角度交叉設置。
所述奈米碳管膜包括複數連續且定向延伸的奈米碳管片段。該複數奈米碳管片段通過凡得瓦力首尾相連。每一奈米碳管片段包括複數相互平行的奈米碳管，該複數相互平行的奈米碳管通過凡得瓦力緊密結合。所述奈米碳管膜可通過從一奈米碳管陣列中選定部份奈米碳管後直接拉取獲得。該奈米碳管膜中的奈米碳管沿同一方向擇優取向延伸。所述奈米碳管膜及其製備方法具體請參見申請人於2007年2月12日申請的，於2010年7月11日公告的第I327177號中華民國公告專利“奈米碳管薄膜結構及其製備方法”。為節省篇幅，僅引用於此，但上述申請所有技術揭露也應視為本發明申請技術揭露的一部份。
所述奈米碳管線可以為非扭轉的奈米碳管線或扭轉的奈米碳管線。所述非扭轉的奈米碳管線與扭轉的奈米碳管線均為自支撐結構 。具體地，請參閱圖6，該非扭轉的奈米碳管線包括複數沿平行於該非扭轉的奈米碳管線長度方向延伸的奈米碳管。所述扭轉的奈米碳管線為採用一機械力將所述奈米碳管膜兩端沿相反方向扭轉獲得。請參閱圖7，該扭轉的奈米碳管線包括複數繞該扭轉的奈米碳管線軸向螺旋延伸的奈米碳管。
所述奈米碳管線及其製備方法請參見申請人於2002年11月5日申請的，於2008年11月21日公告的第I303239號中華民國公告專利“一種奈米碳管繩及其製造方法”，專利權人：鴻海精密工業股份有限公司，及於2005年12月16日申請的，於2009年7月21日公告的第I312337號中華民國公告專利“奈米碳管絲及其製作方法”，專利權人：鴻海精密工業股份有限公司。為節省篇幅，僅引用於此，但上述申請所有技術揭露也應視為本發明申請技術揭露的一部份。
本實施例中，所述源極102及汲極103為一奈米碳管拉膜，該奈米碳管拉膜包括複數奈米碳管沿同一方向排列，所述奈米碳管拉膜的厚度為5奈米~50奈米。
所述絕緣層104的材料為氧化鋁、氮化矽、氧化矽等硬性材料或苯並環丁烯(BCB)、聚酯或丙烯酸樹脂等柔性材料。該絕緣層104的厚度為10奈米~100微米。本實施例中，所述絕緣層104的材料為氧化鋁，所述絕緣層104的厚度為40奈米。
所述閘極105由導電材料組成。優選地，所述閘極105為一層導電薄膜。該導電薄膜的厚度為0.5奈米~100微米。該導電薄膜的材料為金屬，如鋁、銅、鎢、鉬、金、鈦、釹、鈀、銫等。可以理解，所述閘極105的材料也可為奈米碳管層。本實施例中，所述 閘極105的材料為金屬鉬，厚度為40奈米。
所述絕緣基板110起支撐作用，其材料可選擇為玻璃、石英、陶瓷、金剛石、矽片等硬性材料或塑膠、樹脂等柔性材料。本實施例中，所述絕緣基板110的材料為二氧化矽。所述絕緣基板110用於對薄膜電晶體10提供支撐。所述絕緣基板110也可選用大型積體電路中的基板，且複數薄膜電晶體10可按照預定規律或圖形集成於同一絕緣基板110上，形成薄膜電晶體面板或其他薄膜電晶體半導體器件。
使用時，所述源極102接地，在所述汲極103上施加一電壓Vds，在所述閘極105上施一電壓Vg。當閘極105施加一定的正電壓或負電壓，在溝道106對應於所述閘極105的部份產生電場，並在溝道106靠近閘極105的表面處產生感應載流子。由於所述半導體膜碎片部份重疊且連續形成溝道，當載流子積累到一定程度時，在源極102和汲極103之間會產生電流。並且所述半導體膜碎片的層數較少，容易被閘極調製，使獲得的薄膜電晶體10具有較好的開關電流比。
請一併參閱圖8及圖9，本發明第二實施例還提供一種薄膜電晶體陣列200，其包括複數薄膜電晶體單元20。所述薄膜電晶體單元20包括一半導體層101、一源極102、一汲極103、一絕緣層104、及一閘極105。所述汲極103與源極102間隔設置。所述半導體層101與所述源極102及汲極103接觸設置。所述閘極105通過所述絕緣層104與所述半導體層101、所述源極102及汲極103絕緣設置。所述薄膜電晶體陣列200設置於一絕緣基板110的表面。
所述薄膜電晶體陣列200的結構與上述第一實施例提供的薄膜電 晶體10基本一致，不同之處在於，複數薄膜電晶體單元20成複數行複數列排列。進一步，所述薄膜電晶體陣列200還包括複數行電極1020以及複數列電極1030。所述複數行電極1020相互間隔，所述複數列電極1030相互間隔。所述複數行電極1020與複數列電極1030相互交叉設置，並通過一絕緣體107相互絕緣。具體的，所述複數行電極1020以及複數列電極1030分別通過一電極引線108與所述源極102及汲極103電連接。每相鄰兩個行電極1020與每相鄰兩個列電極1030形成一網格。該網格用於容置所述薄膜電晶體單元20，且每一網格對應設置有一個薄膜電晶體單元20。每個網格中，薄膜電晶體單元20分別與行電極1020及列電極1030電連接，以提供工作所需的電壓。具體地，所述複數行電極1020以及複數列電極1030通過一電極引線108分別與所述源極102及汲極103電連接。所述行電極1020、列電極1030均與所述電極引線108形成良好的電接觸。所述複數薄膜電晶體單元20呈點陣式排列成複數行和複數列。設置在同一行的複數薄膜電晶體單元20中每個薄膜電晶體單元20的源極102均與同一個行電極1020電連接；設置在同一列的複數薄膜電晶體單元20中每個薄膜電晶體單元20的汲極103均與同一個列電極1030電連接。
本實施例中，每個網格均設置有一個薄膜電晶體單元20。所述複數行電極1020相互平行且相鄰兩個行電極1020之間間距相等，所述複數列電極1030相互平行且相鄰兩個列電極1030之間間距相等，且所述複數行電極1020與複數列電極1030垂直設置。
請參閱圖10，本發明第二實施例還提供一種薄膜電晶體陣列200的製備方法，其具體包括以下步驟： S10，提供一絕緣基板110，在所述絕緣基板110的表面設置一閘極105；S20，在所述閘極105的表面設置一連續的絕緣層104；S30，在所述絕緣層104的表面設置一奈米碳管層與所述閘極105絕緣設置；S40，對所述奈米碳管層進行圖案化，以得到複數源極102以及複數汲極103；以及S50，提供一含有複數半導體膜碎片的懸浮液，將所述含有複數半導體膜碎片的懸浮液塗覆於所述絕緣層104的表面形成包括複數半導體膜碎片的半導體層101，相鄰的源極102和汲極103之間存在至少一半導體膜碎片，該至少一半導體膜碎片覆蓋至少部份的該相鄰的源極102和汲極103。
在步驟S10中，形成所述閘極105的方法可為絲網印刷法、磁控濺射法、氣相沈積法、原子層沈積法等。所述閘極105可為一連續的層狀結構。可以理解，也可在所述絕緣基板110的表面形成複數相互間隔的閘極105。即，也通過具有複數開孔的掩模形成複數相互間隔的閘極105，也可先形成一連續的導電薄膜，然後通過電漿刻蝕法、鐳射刻蝕法、濕法刻蝕等手段進行圖案化，得到複數相互間隔的閘極105。本實施例中，通過氣相沈積法形成複數相互間隔的閘極105。
在步驟S20中，所述絕緣層104的製備方法可為磁控濺射法、氣相沈積法、或原子層沈積法等方法。本實施例中，採用原子層沈積法形成氧化鋁作為絕緣層104，所述絕緣層104的厚度為100奈米 。
在步驟S30中，所述奈米碳管層包括複數奈米碳管，該複數奈米碳管相互連接形成一導電網路。所述奈米碳管層可為奈米碳管絮化膜、奈米碳管碾壓膜、奈米碳管拉膜、或者其與奈米碳管線狀結構的組合。由於所述奈米碳管層中的奈米碳管具有較大的比表面積，因而可將所述奈米碳管層直接鋪設於所述絕緣層104的表面。可以理解，也可進行一溶劑處理的過程，使奈米碳管層緊緊黏附於所述絕緣層104的表面。所述溶劑處理係指通過滴加溶劑如乙醇或水等，蒸發該溶劑後即可使所述奈米碳管層緊密結合於所述絕緣層104的表面。本實施例中，將從一奈米碳管陣列拉取得到的奈米碳管拉膜作為所述奈米碳管層。
在步驟S40中，所述圖案化奈米碳管層的方法可為電漿刻蝕法，鐳射刻蝕法，或濕法刻蝕等方法。所述形成的源極102以及汲極103的位置以及相互間隔的距離不限，只要相鄰的兩個源極102相互間隔，相鄰的兩個汲極103相互間隔即可。本實施例中，所述形成的源極102與汲極103相對且間隔設置。
在步驟S50中，所述形成半導體層101的方法具體包括以下步驟：S51，提供一半導體材料，所述半導體材料為一層狀結構；S52，將所述半導體材料與一極性溶劑混合並超聲得到一含有複數半導體膜碎片的懸浮液，每個半導體膜碎片為一由複數半導體分子層組成的層狀結構，其層數為1~20；以及S53，旋塗該含有複數半導體膜碎片的懸浮液形成複數半導體層101。
在步驟S51中，所述半導體材料為包括數百層以上的半導體分子層的層狀結構。所述半導體材料可為過渡金屬化合物或其組合，如MoS2、WS2、BN、MnO2、ZnO、MoSe2、MoTe2、TaSe2、NiTe2、Bi2Te3等。本實施例中，所述半導體材料為MoS2。
在步驟S52中，通過在極性溶劑中超聲所述半導體材料而得到層數較少的半導體膜碎片。具體的原理如下：在超聲波的作用下有機溶劑中的微氣泡保持振動，當聲強到達一定的程度時，氣泡會迅速膨脹，然後迅速閉合；在這個過程中，氣泡閉合的瞬間產生衝擊波，使氣泡周圍產生較大的壓力，在衝擊波的反復作用下所述半導體材料中相鄰的分子層被分離開來，而得到分子層層數較少的半導體膜碎片。
所述極性溶劑係指含有羥基或羰基等極性基團的溶劑，其極性強，介電常數較大，比如，水，乙醇，N-甲基吡咯烷酮(NMP)，丙酮，氯仿，四氫呋喃等。優選的，採用低沸點的極性溶劑。由於採用所述極性溶劑，該極性溶劑包含極性基團，因而在極性基團的作用下所述半導體材料中分子層與分子層之間的作用力會減弱而較容易的被分離開來。所述半導體材料與所述極性溶劑的混合比例不限，可根據具體需要設置，比如：1g/100mL、1g/50mL、1g/30mL、1g/20mL、1g/10mL。
所述超聲的功率為300瓦~600瓦。所述超聲的時間為5小時~24小時。本實施例中，所述半導體材料與所述極性溶劑的混合比例為1g/30mL，所述極性溶劑為NMP，所述超聲的功率為300瓦，所述超聲的時間為8小時。
進一步的，對所述含有複數半導體膜碎片的懸浮液進行離心過濾 ，以去除分子層層數較多的半導體材料，而分子層層數較少的半導體膜碎片由於層數少，品質較小，而處於懸浮液的中上層。
在步驟S53中，通過一旋塗機旋塗所述懸浮液而得到均勻的半導體層。具體的，可通過一具有複數開孔的掩模進行旋塗，以在所述複數源極102與複數汲極103之間形成複數半導體層101。每一源極102與每一汲極103之間存在一個半導體層101，且所述半導體層101覆蓋部份的源極102及汲極103以實現良好的電接觸。所述半導體層101包括至少一半導體膜碎片。當所述半導體層101包括複數半導體膜碎片時，該複數半導體膜碎片搭接形成一連續的溝道。可以理解，也可不採用掩模而直接旋塗，只要保證位於相鄰的源極102和汲極103之間的複數半導體膜碎片搭接形成連續的通道即可。所述旋塗的速度為800rpm(round per minute)~1500rpm。所述旋塗的時間為30秒~10分鐘。本實施例中，所述旋塗的速度為800rpm，時間為30秒。由於採用旋塗的方法，可一次方便的形成複數半導體層101，有利於規模化應用。可以理解，當採用低沸點的溶劑時，該旋塗液中的溶劑可容易的揮發，使得所述半導體膜碎片在旋塗的過程中結合的更緊密，而形成均勻的半導體層101。
進一步，在步驟S40之後步驟S50之前，可在所述絕緣層104的表面設置複數行電極1020以及複數列電極1030，並分別與複數源極102以及複數汲極103電連接。所述形成複數行電極1020以及複數列電極1030的方法與步驟S10中的形成閘極105的方法相同，在此不再贅述。可以理解，所述行電極1020與複數列電極1030通過一絕緣體107相互絕緣設置。可以先形成複數行電極1020之後，在 對應的位置設置所述複數絕緣體107。本實施例中，通過化學氣相沈積法形成複數相互間隔的行電極1020以及複數相互間隔的列電極1030。
可以理解，所述薄膜電晶體陣列200的製備方法可不包括設置複數行電極1020以及複數列電極1030的步驟，即，通過外接電路(圖未示)直接與所述複數源極102以及複數汲極103分別電連接，以施加電壓。
所述薄膜電晶體陣列200的製備方法具有以下優點：首先，採用超聲剝離的方法可得到分子層層數較少的半導體膜碎片，經過旋塗後可直接形成由複數半導體膜碎片搭接成的半導體層101，因而可規模化應用；其次，由於採用一奈米碳管層直接鋪設於絕緣層104，然後經過圖案化形成複數源極102以及複數汲極103，該方法簡單易行，利於工業化。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
101‧‧‧半導體層
1010‧‧‧半導體膜碎片
102‧‧‧源極
103‧‧‧汲極
104‧‧‧絕緣層
110‧‧‧絕緣基板

Claims (11)

  1. 一種薄膜電晶體陣列的製備方法，其包括以下步驟：提供一絕緣基板，在所述絕緣基板的表面設置一閘極；在所述閘極的表面設置一連續的絕緣層；在所述絕緣層的表面設置一奈米碳管層與所述閘極絕緣設置；對所述奈米碳管層進行圖案化，以得到複數源極以及複數汲極；以及提供一含有複數半導體膜碎片的懸浮液，將所述含有複數半導體膜碎片的懸浮液塗覆於所述絕緣層的表面形成包括複數半導體膜碎片的半導體層，相鄰的源極和汲極之間存在複數半導體膜碎片，該複數半導體膜碎片覆蓋至少部份的該相鄰的源極和汲極，位於相鄰的源極與汲極之間的複數半導體膜碎片搭接形成一連續的溝道。
  2. 如請求項第1項所述的薄膜電晶體陣列的製備方法，其中，所述形成半導體層的方法具體包括以下步驟：提供一半導體材料，所述半導體材料為一層狀結構；將所述半導體材料與一極性溶劑混合並超聲得到一含有複數半導體膜碎片的懸浮液，每個半導體膜碎片為一由複數半導體分子層組成的層狀結構，其層數為1~20層；以及旋塗該含有複數半導體膜碎片的懸浮液形成所述半導體層。
  3. 如請求項第2項所述的薄膜電晶體陣列的製備方法，其中，所述半導體材料為MoS2、WS2、BN、MnO2、ZnO、MoSe2、MoTe2、TaSe2、NiTe2、Bi2Te3中的至少一種。
  4. 如請求項第2項所述的薄膜電晶體陣列的製備方法，其中，所述極性溶劑為水、乙醇、N-甲基吡咯烷酮、丙酮、氯仿或四氫呋喃。
  5. 如請求項第2項所述的薄膜電晶體陣列的製備方法，其中，所述半導體材料與所述極性溶劑的混合比例為1g/100mL~1g/10mL。
  6. 如請求項第2項所述的薄膜電晶體陣列的製備方法，其中，所述超聲的功率為300瓦~600瓦，所述超聲的時間為5小時~24小時。
  7. 如請求項第2項所述的薄膜電晶體陣列的製備方法，其中，所述旋塗的速度為800rpm~1500rpm，所述旋塗的時間為30秒~5分鐘。
  8. 如請求項第2項所述的薄膜電晶體陣列的製備方法，其中，在所述旋塗含有複數半導體膜碎片的懸浮液之前，進一步對所述含有複數半導體膜碎片的懸浮液進行離心過濾。
  9. 如請求項第1項所述的薄膜電晶體陣列的製備方法，其中，所述奈米碳管層包括奈米碳管膜、或奈米碳管膜與奈米碳管線狀結構的組合。
  10. 如請求項第1項所述的薄膜電晶體陣列的製備方法，其中，所述圖案化奈米碳管層的方法為電漿刻蝕法、鐳射刻蝕法、或濕法刻蝕法。
  11. 如請求項第1項所述的薄膜電晶體陣列的製備方法，其中，進一步形成半導體層的步驟之前在所述絕緣層的表面設置複數行電極以及複數列電極，並分別與複數源極以及複數汲極電連接。
TW103108670A 2014-02-24 2014-03-12 薄膜電晶體陣列的製備方法 TWI553879B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410061345.8A CN104867876B (zh) 2014-02-24 2014-02-24 薄膜晶体管阵列的制备方法

Publications (2)

Publication Number Publication Date
TW201535749A TW201535749A (zh) 2015-09-16
TWI553879B true TWI553879B (zh) 2016-10-11

Family

ID=53882989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108670A TWI553879B (zh) 2014-02-24 2014-03-12 薄膜電晶體陣列的製備方法

Country Status (4)

Country Link
US (1) US9508760B2 (zh)
JP (1) JP6058589B2 (zh)
CN (1) CN104867876B (zh)
TW (1) TWI553879B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106996829B (zh) * 2016-01-22 2018-11-30 清华大学 图像传感器
CN108172612B (zh) * 2016-12-07 2020-07-10 清华大学 一种薄膜晶体管及其制备方法
CN108933134B (zh) * 2017-05-24 2020-09-25 清华大学 半导体器件
CN108195492A (zh) * 2018-01-19 2018-06-22 上海电力学院 利用二维相变材料制备的超灵敏应力传感器
US11508577B2 (en) * 2018-06-29 2022-11-22 Intel Corporation Channel layer formation for III-V metal-oxide-semiconductor field effect transistors (MOSFETs)
CN108914206B (zh) * 2018-08-07 2020-02-18 湖南大学 一种碲化镍二维材料及其制备和应用
WO2024087110A1 (en) * 2022-10-27 2024-05-02 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Microelectromechanical system pressure sensor with pressure sensing element having phase-change material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999037832A1 (en) * 1998-01-27 1999-07-29 Midwest Research Institute Solution synthesis of mixed-metal chalcogenide nanoparticles and spray deposition of precursor films
TW201110354A (en) * 2009-09-01 2011-03-16 Hon Hai Prec Ind Co Ltd Thin film transistor
TW201227964A (en) * 2010-09-03 2012-07-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
TW201347197A (zh) * 2009-03-27 2013-11-16 Semiconductor Energy Lab 半導體裝置
TW201349331A (zh) * 2012-05-24 2013-12-01 Toray Industries 圖案化導電基材的製造方法、使用該方法的圖案化導電基材及觸控面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501444B2 (ja) * 2004-02-04 2010-07-14 ソニー株式会社 トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
GB2416428A (en) * 2004-07-19 2006-01-25 Seiko Epson Corp Method for fabricating a semiconductor element from a dispersion of semiconductor particles
JP2010532096A (ja) * 2007-06-28 2010-09-30 スリーエム イノベイティブ プロパティズ カンパニー ゲート構造体を形成する方法
CN101582448B (zh) 2008-05-14 2012-09-19 清华大学 薄膜晶体管
US8389987B2 (en) * 2008-11-10 2013-03-05 Nec Corporation Switching element and method for fabricating same
CN101997035B (zh) * 2009-08-14 2012-08-29 清华大学 薄膜晶体管
KR20130050914A (ko) 2010-03-30 2013-05-16 도판 인사츠 가부시키가이샤 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 및 화상 표시 장치
KR102072803B1 (ko) * 2013-04-12 2020-02-04 삼성디스플레이 주식회사 박막 반도체 장치 및 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999037832A1 (en) * 1998-01-27 1999-07-29 Midwest Research Institute Solution synthesis of mixed-metal chalcogenide nanoparticles and spray deposition of precursor films
TW201347197A (zh) * 2009-03-27 2013-11-16 Semiconductor Energy Lab 半導體裝置
TW201110354A (en) * 2009-09-01 2011-03-16 Hon Hai Prec Ind Co Ltd Thin film transistor
TW201227964A (en) * 2010-09-03 2012-07-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
TW201349331A (zh) * 2012-05-24 2013-12-01 Toray Industries 圖案化導電基材的製造方法、使用該方法的圖案化導電基材及觸控面板

Also Published As

Publication number Publication date
JP6058589B2 (ja) 2017-01-11
TW201535749A (zh) 2015-09-16
US20150243690A1 (en) 2015-08-27
JP2015159267A (ja) 2015-09-03
CN104867876B (zh) 2017-11-14
US9508760B2 (en) 2016-11-29
CN104867876A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
TWI553879B (zh) 薄膜電晶體陣列的製備方法
TWI585985B (zh) 薄膜電晶體及其製備方法
US7932110B2 (en) Layers and patterns of nanowire or carbon nanotube using chemical self assembly and fabricating method in liquid crystal display device thereby
JP2004071654A (ja) カーボンナノチューブ半導体素子の作製方法
JP2008260073A (ja) 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
JPWO2008075642A1 (ja) 半導体装置及びその製造方法
WO2009101944A1 (ja) 半導体素子及び微細構造体配置基板の製造方法並びに表示素子
US9559319B2 (en) Carbon nanotube composite layer
CN105097939B (zh) 薄膜晶体管
WO2012046428A1 (ja) 半導体装置の製造方法
JP2009295983A (ja) 薄膜トランジスタパネル
TWI553878B (zh) 薄膜電晶體及其陣列
CN105097429B (zh) 碳纳米管复合膜的制备方法
CN109755259B (zh) 一种显示面板的制程方法和显示面板
CN105609561A (zh) 一种石墨烯射频晶体管及其制作方法
CN105551968B (zh) 定向/无序复合单层碳纳米管为沟道的场效应管及制作方法
US9966416B2 (en) Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
TWI495102B (zh) 電晶體及其製作方法
TWI476837B (zh) 薄膜電晶體的製備方法
JP5261384B2 (ja) 透明導電ナノ構造膜画素電極およびその製造方法
CN102456733B (zh) 晶体管及其制作方法
JP2006261312A (ja) 半導体装置とその製造方法およびアクティブマトリックス表示装置
JP2013225560A (ja) 有機デバイス及びその製造方法