JP5261384B2 - 透明導電ナノ構造膜画素電極およびその製造方法 - Google Patents

透明導電ナノ構造膜画素電極およびその製造方法 Download PDF

Info

Publication number
JP5261384B2
JP5261384B2 JP2009520731A JP2009520731A JP5261384B2 JP 5261384 B2 JP5261384 B2 JP 5261384B2 JP 2009520731 A JP2009520731 A JP 2009520731A JP 2009520731 A JP2009520731 A JP 2009520731A JP 5261384 B2 JP5261384 B2 JP 5261384B2
Authority
JP
Japan
Prior art keywords
pixel electrode
electrode
pad
underlying
nanostructured film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009520731A
Other languages
English (en)
Other versions
JP2009544058A (ja
Inventor
パーク，ヤング−ベー
グルーナー，ジョージ
フー，リャンビング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009544058A publication Critical patent/JP2009544058A/ja
Application granted granted Critical
Publication of JP5261384B2 publication Critical patent/JP5261384B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Description

本発明は、一般に、画素化デバイスに関し、より詳細には、少なくとも１つのナノ構造膜を含む画素電極に関する。
本願は、２００６年７月１７日に出願され、本願明細書において参照により援用されている、「TRANSPARENT AND CODUCTIVE NANOTUBE FILM ELECTRODE AND METHOD OF MAKING THE SAME 」という米国仮特許出願第６０／８３１，２１２号（特許文献１）に対する優先権を主張するものである。
画素化デバイスは、現代の生活になくてはならないものになった。現在、このようなデバイスのうちの最も一般的なものに平面パネル型ディスプレイ（例えば、液晶および／または活性マトリクス式有機発光ダイオード（ＯＬＥＤ））があるが、これは局所画素電極を利用して個別の画素を制御している。
例えば、液晶ディスプレイ（ＬＣＤ）は、２つの基板間に注入される液晶材料を有して構成されている。異なる電位の電圧が基板上の電極に印加されて電界が形成されると、液晶材料の液晶分子の配向が変化し、それによって、入射光の透過率が制御されて画像の表示が可能になる。
詳細には、基板のうちの１つに配線が形成され、この配線は各画素に電気的に接続され、画像信号および掃引信号を送信することによってマトリクス配列の画素を定義する。パッドは、この配線の端部に接続され、画像信号および掃引信号を外部駆動回路から配線に送信する手段として使用される。パッドの損傷を防止するため、パッドは導電性補助パッドで覆うのが好ましい。さらに、活性マトリクスＬＣＤでは、画像信号の送信を止める薄膜トランジスタ（ＴＦＴ）および画像信号を送信する画素電極が、ＴＦＴ基板と称されるこの基板上に形成される。
ＬＣＤおよび他の多くの画素化デバイスの用途では、画素電極は、入射光が透過することができるように透明である必要がある。現在、最も一般的な透明電極材料は、透明導電酸化物（ＴＣＯ）、特にインジウムスズ酸化物（ＩＴＯ）である。あいにくＩＴＯは、多くのデバイスの用途にとって適切な解決策ではないこともある（例えば、その相対的な脆弱性、したがって低い可撓性および耐摩耗性のため）。さらに、平坦でない表面（例えば、ＴＦＴ基板）上にＩＴＯの要素を形成することは、パターン形成、接着性、および段差被覆性に関して極めてむずかしいことがある。さらに、ＩＴＯのインジウム成分は、急速に希少な鉱物になりつつある。そのうえ、ＩＴＯの付着には、通常、高価な高温スパッタリングが必要となり、これはプロセス上の互換性を取ることができないデバイスが多い。
米国仮特許出願第６０／８３１，２１２号 米国特許出願第１０／４３１，９６３号 米国特許出願第１０／５８２，４０７号 米国特許出願第１０／８４６，０７２号 米国特許第５，５９８，２８５号
Hu L.B.; Hecht D.S.; Gruener G. Nano Lett. 2004, 4, 2513
本発明は、ナノ構造膜画素電極を提供する。例えば、ナノチューブの相互接続ネットワーク、ナノワイヤ、ナノ粒子および／またはグラフェン小片を含むナノ構造膜は、その非常に優れた材料特性のため、近年多大な注目を集めている。特に、不規則に分布するカーボンナノチューブ（例えば、実質的に単層ナノチューブ（ＳＷＮＴ：single-walled nanotube）、二層ナノチューブ（ＤＷＮＴ：double-walled nanotube）および／または多層ナノチューブ（ＦＷＮＴ：few-walled nanotube ）のネットワーク）から成る透明導電ナノ構造膜は、潜在的にＩＴＯと同等の電気的特性を有しながらもＩＴＯより実質的に機械的強度が高いことが実証されている。さらに、このようなナノ構造膜は、様々な負荷の少ない方法（例えば、溶液を使用するプロセス）を使用して付着させることができ、地球上で最も豊富な元素の１つである炭素を含む。
本発明のさらなる特徴によれば、ナノ構造膜画素電極は、薄膜トランジスタ（ＴＦＴ）基板（本願では、活性マトリクス基板とも称される）上に付着される。透明導電ナノ構造膜およびそれから成る画素電極は、この基板上に制御可能に付着される。
本発明の別の特徴によれば、少なくとも１つの補助パッドが、ＴＦＴ基板上に付着され、この補助パッドは、ナノ構造膜を含む。このパッドは、透明で導電性があるのが好ましく、画素電極として同一層から形成されてもよい。
本発明のさらに別の特徴によれば、ＴＦＴ基板は、ソース電極、ドレイン電極およびゲート電極を有するＴＦＴを含む。このＴＦＴは、画素電極の下方に付着されるのが好ましく、この電極のうちの少なくとも１つは、その内部にナノ構造膜を含むのが好ましい。
本発明の他の特徴および利点は、添付図面および詳細な説明から明白になるであろう。特定の代替案に加えて前述した実施形態のうちの１つ以上が、添付される図面を参照しながら以下にさらに詳細に提供される。本発明は、開示されるいかなる特定の実施形態にも制限されないものとする。
本願明細書で援用され、その一部を構成する以下の添付図面は、本発明の実施形態を示すものであり、以下の説明とともに本発明の原理を説明するのに役立つ。
画素デバイスで発生する可能性のある一般的な欠陥（例えば、線および画素）を示す略図である。 本発明の第１の好適な実施形態によるＴＦＴ基板を示す概略図である（注記：図は基板の部分のみを示すが、記載される要素が数多く基板全体に複数回形成されてもよいと見なすべきである）。 図２の線ＩＩＩ−ＩＩＩ’についての断面図である。 本発明の第２の好適な実施形態によるＴＦＴ基板内のデータパッドを示す概略図である。 図４の線ＩＶ−ＩＶ’についての断面図である。 本発明の実施形態によるＴＦＴディスプレイデバイスを示す略図である。 本発明の実施形態によるＴＦＴ等価回路を示す略図である。 本発明の第１の好適な実施形態によるＴＦＴ基板の製造中の中間プロセスを順を追って示す概略図である。 図８Ａの線ＶＩＩＩｂ−ＶＩＩＩｂ’についての断面図である。 本発明の第１の好適な実施形態によるＴＦＴ基板の製造中の中間プロセスを順を追って示す概略図である。 図９Ａの線ＩＸｂ−ＩＸｂ’についての断面図であり、図８Ｂに示されるステップに続くステップを示す図である。 本発明の第１の好適な実施形態によるＴＦＴ基板の製造中の中間プロセスを順を追って示す概略図である。 図１０Ａの線Ｘｂ−Ｘｂ’についての断面図であり、図９Ｂに示されるステップに続くステップを示す図である。 本発明の第１の好適な実施形態によるＴＦＴ基板の製造中の中間プロセスを順を追って示す概略図である。 図１１Ａの線ＸＩｂ−ＸＩｂ’についての断面図であり、図１０Ｂに示されるステップに続くステップを示す図である。 本発明の実施形態によるナノ構造膜画素電極を示す走査型電子顕微鏡（ＳＥＭ）の画像である。 図１２Ａに示されるソース−ドレイン線とゲート線との間の交差部を示すＳＥＭの拡大図である。 図１２Ａに示されるソース−ドレイン線とゲート線との間の交差部を示すＳＥＭの拡大図である。 本発明の実施形態によるナノ構造膜画素電極の縁部を示すＳＥＭ画像である。 本発明のさらなる実施形態によるナノ構造膜補助データパッドを示すＳＥＭ画像である。 本発明のさらなる実施形態によるナノ構造膜補助データパッドを示すＳＥＭ画像である。 本発明の別の実施形態による膜厚変化形ナノ構造膜を示す略図である。 本発明のさらに別の実施形態による垂直配向（ＶＡ：vertical alignment）モードのＬＣＤ画素電極および突出パターンを示す略図である。 本発明のさらに別の実施形態による横電界スイッチング（ＩＰＳ：in-plane switching）モードのＬＣＤ画素電極（例えば、透明指型電極）を示す略図である。 噴射法を使用して付着させたナノ構造膜の段差被覆性、接着性、およびパターン形成を検証するために使用される第１の試験表面を示す略図である。 噴射法を使用して付着させたナノ構造膜の段差被覆性、接着性、およびパターン形成を検証するために使用される第１の試験表面を示す略図である。 第１の試験表面上に付着させたナノ構造膜を示すＳＥＭ画像である。 第１の試験表面上に付着させたナノ構造膜を示すＳＥＭ画像である。 第１の試験表面上に付着させたナノ構造膜を示すＳＥＭ画像である。 転写法を使用して付着させたナノ構造膜の段差被覆性、接着性、およびパターン形成を検証するために使用される第２の試験表面を示す略図である。 転写法を使用して付着させたナノ構造膜の段差被覆性、接着性、およびパターン形成を検証するために使用される第２の試験表面を示す略図である。 少なくとも１つのナノ構造膜画素電極を含む、本発明の実施形態による液晶ディスプレイ（ＬＣＤ）を示す略図である。 少なくとも１つのナノ構造膜画素電極を含む、本発明の実施形態による液晶ディスプレイ（ＬＣＤ）を示す略図である。 少なくとも１つのナノ構造膜画素電極を含む、本発明の追加の実施形態による有機発光ダイオード（ＯＬＥＤ）デバイスを示す略図である。 少なくとも１つのナノ構造膜画素電極を含む、本発明の追加の実施形態による有機発光ダイオード（ＯＬＥＤ）デバイスを示す略図である。
異なる図面で同一の数字によって参照される本発明の特徴、要素および態様は、本システムの１つ以上の実施形態に従って、同一、等価、または類似の特徴、要素または態様を示すものとする。
図１を参照して、薄膜トランジスタ（ＴＦＴ）基板上に画素電極を製造するのは、パターン形成に関して非常に問題となることがある。透明電極材料としてＩＴＯを使用すると、画素および／または線欠陥が生じることが多い。例えば、ＬＣＤ用のＴＦＴ−ＬＣＤパネルの製造プロセスにおいて、導電材料がパネルの意図しない部分（例えば、隣接する画素電極の間および／または画素電極とデータ線との間）に残っていると、画素電極がデータ線および／または隣接する画素電極（単数または複数）と短絡することによって画素欠陥が発生する。
さらに、ＴＦＴ基板上に画素電極を製造することは、段差被覆性に関して問題となることがある。段差被覆性が適切でないと、画素電極が下層のデバイス層との電気的接続（例えば、絶縁保護層の狭いビアを貫通するＴＦＴ電極）を得られない可能性があり、その結果、画素落ちを引き起こす。一般に、ＩＴＯ透明電極は、相対的に段差被覆性が良くないと一般に見なされているプロセスであるスパッタリングを使用して付着される。「画素落ち」を最小限に抑えるために、製造者は、特別に適応されたＴＦＴ基板（例えば、テーパ状のゲート電極を有する）および／またはより高温の付着（ＩＴＯ処理時間が大幅に増加することがある）を用いる必要がある場合が多い。
同様に、ＩＴＯ透明電極は、一般的に、下層の保護層との良好な接着を達成するために、相対的に高温でスパッタリング付着される必要があり、これによって得られるデバイスの適合性は、単に短期間の使用に限定されるものではない。
図２および図３を参照して、本発明の第１の好適な実施形態による画素電極は、活性マトリクス用途に適している。言い換えれば、画素電極は、平坦でない表面（例えば、ＴＦＴ基板）、具体的には、絶縁基板上に形成されるゲート配線を含む表面上に付着させることもできる。ゲート配線は、例えば、アルミニウムおよび／または低抵抗の銅族金属から作製されてもよく、（図２の）水平に形成されるゲート線２２と、ゲート線２２の端部に接続されるゲートパッド２４とを含んでもよく、ゲートパッド２４は、ゲート信号（例えば、外部駆動回路からの）を受信し、このゲート信号をゲート線２２に送信する。ゲート配線は、薄膜トランジスタ用のゲート電極２６をさらに含んでもよく、ゲート電極２６は、ゲート線２２に接続されている。
ゲート絶縁層３０は、ゲート配線を被覆してもよく、シリコン窒化物（ＳｉＮX）などの材料を含むのが好ましい。半導体層４０は、ゲート絶縁層３０上の、ゲート電極２６に対応しこれに近接する領域に形成されてもよく、非晶質シリコンなどの半導体材料を含むのが好ましい。オーム接触層５５および５６は、半導体層４０上に形成されてもよく、ｎ＋水素化非晶質シリコン（例えば、高濃度でｎ型不純物がドープされたｎ＋ ａ−Ｓｉ：Ｈ）などの材料を含むのが好ましい。さらに、非晶質シリコン層４４および５４から成るパッド補助層４５は、ゲート絶縁層３０上の所定の位置に形成されてもよい。パッド補助層４５は、半導体層４０またはオーム接触層５５および５６と同じ層の上に形成されるのが好ましい。
ゲート絶縁層３０およびオーム接触層５５および５６の上には、データ配線も形成されてよい。このデータ配線は、例えば、アルミニウム（Ａｌ）またはアルミニウム合金、銅（Ｃｕ）または銅合金、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）、およびチタニウム（Ｔｉ）などの金属から作製されてもよい。このデータ配線は、（図２で）ゲート線２２と縦に交わって形成されるデータ線６２を含むのが好ましく、これによってデータ線６２から分岐されオーム接触層５５を被覆するように伸びる画素およびソース電極６５を定義する。このデータ配線は、ソース電極６５から隔てられ、ゲート電極２６に対してソース電極６５と反対側のオーム接触層５６上に形成されるドレイン電極６６をさらに含んでもよい。さらにデータ配線には、データ線６２の一端に接続され、パッド補助層４５を被覆して形成されるデータパッド６８が含まれるのが好ましく、このデータパッド６８は画像信号を受信する。データ配線の要素６２、６５、６６および６８は、２つ以上の層に形成されるが、一方の層は、導電材料（例えば、低抵抗アルミニウム族材料）から形成され、他方の層は、第１の材料と良好な接触特性を有する材料（例えば、Ｃｒ／Ａｌ（またはアルミニウム合金）またはＡｌ／Ｍｏなど）から作製されるのが好ましい。
ＳｉＮX から作製されるのが好ましい保護層７０は、データ配線上および半導体層４０のデータ配線を被覆していない部分上に形成されてもよい。ドレイン電極６６およびデータパッド６８をそれぞれ露出するコンタクトホール７６および７８、およびゲート絶縁層３０およびゲートパッド２４を露出するコンタクトホール７４は、保護層７０に形成されるのが好ましい。これらのコンタクトホール７４および７８はそれぞれゲートパッド２４およびデータパッド６８を露出しながら、角を有しておよび／または円形状に形成されてもよく、０．５ｍｍ×１５μｍから２ｍｍ×６０μｍの間の面積を有するのが好ましい。さらに、各コンタクトホール７８は、対応するパッド補助層４５よりも大きいほうが好ましい。
画素電極８２は、保護層７０上に形成されるのが好ましく、コンタクトホール７６を介してドレイン電極６６に電気的に接続される。さらに、補助ゲートパッド８６および補助データパッド８８は、それぞれコンタクトホール７４を介してゲートパッド２４、およびコンタクトホール７８を介してデータパッド６８を接続するが、これらのパッドも保護層７０上に形成されてよい。画素電極８２、補助ゲートパッド８６および／または補助データパッド８８のうちの少なくとも１つは、ナノ構造膜を含むのが好ましい。画素電極は、５５０ｎｍで少なくとも８５％の光透過性、および少なくとも３００Ω／スクエアの対応するシート抵抗を有するのが好ましい。
本発明の好適な実施形態では、このようなナノ構造膜構成要素は、ナノチューブの相互接続ネットワークを含む。このような材料は、現在使用されているインジウムスズ酸化物（ＩＴＯ）よりも、潜在的にＩＴＯと同等の電気的特性を有しながらも実質的に機械的強度が高いことが示されている。その結果、このような材料から成る構成要素は、現在の用途で不良（例えば、亀裂）を起こしにくいだけでなく、可撓性ＴＦＴ基板（例えば、可撓性基板上に付着された可撓性ＴＦＴ）に基づく可撓性ディスプレイなどの新しい電子装置も可能にすることができる。透明可撓性ナノ構造膜ＴＦＴは、本願明細書において参照により援用されている、「Electronic Sensing of Biomolecular Processes」という米国特許出願第１０／４３１，９６３号（特許文献２）、「Active Electronic Devices With Nanowire Composite Components」という米国特許出願第１０／５８２，４０７号（特許文献３）、および「Flexible Nanostructure Electronic Devices 」という米国特許出願第１０／８４６，０７２号（特許文献４）に提示されている。
前述したように、画素電極８２の段差被覆性は、スイッチをオンオフさせて光透過率を制御するために画素電極８２を対応するＴＦＴと電気的に接触させる必要があるので非常に重要である。同様に、補助ゲート８６およびデータパッド８８の段差被覆性も、それぞれゲートおよび画像信号を送受信するために対応するゲートおよびデータパッドと電気的に接触させる必要があり非常に重要である。
図４および図５を参照して、本発明の第２の好適な実施形態では、データパッド６８が形成されるパッド部分の特定部分Ｐから、ゲート絶縁層３０がそのまま残されるデータパッド６８の下の領域を除いて、ゲート絶縁層３０および保護層７０が除去される。補助データパッド８８は、データパッド６８を完全に被覆してもよく、基板１０の上を所定の距離だけ伸びてもよい。その結果、補助データパッド８８は、突出するように形成されてもよい。この構造によって、本発明の第１の実施形態と同じ結果を得ることができる。
本発明の範囲から逸脱することなしに、第１および第２の好適な実施形態以外のＴＦＴ基板構造の変形が使用されてもよいことに留意すべきである（本発明の実施形態によるＴＦＴの一般的な等価回路については図７を参照）。図６を参照して、ＴＦＴ基板は、上層を追加してデバイス内に組み込むのが好ましい。例えば、画素電極と共通電極との間に液晶が付着されてもよく、これにより、外部駆動回路からの信号を使用してＴＦＴによって液晶の配向を変化させることができる。このようなデバイスについて、以下の実施例に関連してさらに詳細に説明する。
図２、図３および図８Ａ〜図１１Ｂを参照すると、前述したＴＦＴ基板の製造方法は、まず、基板１０上に低抵抗アルミニウム族金属の層（例えば、１，０００〜３，０００オングストローム）を形成するステップを含んでもよい（図８Ａおよび図８Ｂ）。この方法は、この層をパターン形成してゲート線２２、ゲート電極２６およびゲートバッド２４を含むゲート配線を形成するステップをさらに含んでもよい。
ゲート配線がパターン形成されたら、ゲート配線を覆って基板１０上に３つの層、すなわち、ＳｉＮX 層、非晶質シリコン層およびドープされた非晶質シリコン層が付着されてもよい（図９Ａおよび図９Ｂ）。これらの３つの層がパターン形成されて、それぞれゲート絶縁層３０、半導体層４０およびドープされた非晶質シリコン層５０となる。さらに非晶質シリコン層４４および５４を含むパッド補助層４５がこのプロセスで形成されてもよい。
ゲート絶縁層３０は、少なくとも３００℃（または、ポリマー基板が使用される場合には少なくとも１００℃）の温度で付着されるのが好ましく、したがって、ゲート配線上にゲート絶縁層３０を形成する場合には、下層の高抵抗ＡｌＯX 層の一部または全てが除去されてもよく、アルミニウム族金属層から取り出される低抵抗反応層が形成されてもよい。さらに、プラズマ含有酸素、ヘリウムおよび／またはアルゴンを使用する洗浄プロセスは、アルミニウム族金属層（すなわち、ゲート配線の要素２２、２４および２６）上にＡｌＯX 層が形成されるのを防ぐため、ゲート絶縁層３０を付着させる前にその場で(in situ) 実施されるのが好ましい。
前のプロセスに続いて、金属層（例えば、クロム、モリブデン、モリブデン合金、チタン、タンタルなどを含む）が形成され、フォトリソグラフィに基づくパターン形成によってデータ配線が形成されてもよい（図１０Ａおよび図１０Ｂ）。特に、このプロセスでは、ゲート線２２と交わるデータ線６２、データ線６２に接続されゲート電極２６の上に伸びるソース電極６５、データ線６２の一端に接続されパッド補助層４５を被覆するデータパッド６８、およびソース電極６５から隔てられゲート電極２６を囲んで反対側に位置されるドレイン電極６６が形成されるのが好ましい。
次いで、データ配線の要素６２、６５、６６および６８を被覆しないドープされた非晶質シリコン層５０は、エッチングされてゲート電極の周囲に２つの部分が形成され、非晶質シリコン層４０間に半導体パターン４０が露出されてもよい。
前述した３つの層が付着されパターン形成されたら、無機絶縁層が付着されて保護層７０が形成されてもよい（図１１Ａおよび図１１Ｂ）。ゲート絶縁層３０のように、保護層７０は、少なくとも３００℃の温度で５分以上の間隔を置いて付着されるのが好ましい。それに続くパターン形成を使用して、それぞれゲートパッド２４、ドレイン電極６６およびデータパッド６８を露出するコンタクトホール７４、７６および７８が形成されてもよい。
第２の好適な実施形態の構造を実現するため、保護層７０およびゲート絶縁層３０は、データパッド部分から除去されてもよい。
最後に、図２〜図８を参照すると、ナノ構造膜の層が付着されパターン形成されて、コンタクトホール７６を介してドレイン電極６６に接続されるのが好ましい画素電極８２が形成され、および／またはコンタクトホール７４を介してゲートパッド２４に接続される補助ゲートパッド８６と、コンタクトホール７８を介してデータパッド６８に接続される補助データパッド８８とが形成される。
本発明の実施形態によるナノ構造膜は、例えば、噴射塗布法、浸漬塗布法、滴下塗布法および／または流延法、ロール塗布法、転写プレス法および／またはインクジェット印刷法を用いて、ＴＦＴ基板上に付着されてもよい。このナノ構造膜は、付着の前（例えば、転写プレス法）、付着の間（例えば、インクジェット印刷法）、および／または付着の後（例えば、フォトリソグラフィ、エッチングおよび／または剥離法）に、さらにパターン形成されてもよい。さらに、ポリマー材料が、ナノ構造膜の下部に、上部に、またはこれとの複合材料として付着されてもよい（例えば、結合、機能化および／または封止層）。
前述したように、画素電極８２、補助ゲートパッド８６および／または補助データパッド８８の製造は、このような構造を一般に平坦でない表面（例えば、ビアおよび／またはＴＦＴ）上に付着させる必要があるという事実によって処理が複雑になる。活性マトリクスデバイスとの関連において、段差被覆性が特に重要であり、このような構造は、一般に狭いビアを介して下層のデバイス層（例えば、ドレイン電極６６、ゲートパッド２４およびデータパッド６８）との電気的接触を取る必要がある。透明導電ナノ構造膜は、これまではこのような平坦でない表面上に制御可能に付着されなかったと考えられる。
図２、図１２Ａ、図１２Ｂ、図１２Ｃおよび図１２Ｄを参照すると、本発明の実施形態によるナノ構造膜画素電極８２を、重複するソース−ドレイン６５、６６およびゲート２６の電極線に隣接して（すなわち、コンタクトホール７６を覆って）付着させてパターン形成した。図１２Ｄから分かるように、画素電極の縁部の拡大図は、ナノ構造膜のパターン形成が成功したことを証明している。前述した画素および線欠陥が形成される可能性（図１を参照）を考慮すると、きれいにパターン形成された線が重視される。
同様に、図１３Ａおよび図１３Ｂを参照すると、本発明のさらなる実施形態によるナノ構造膜補助ゲートパッド８６をゲートパッド２４の上に付着させた。画素電極８２のように、補助ゲートパッドは、ナノ構造膜のパターン形成が成功したことを示した。さらに、図１３Ｂは、ナノ構造膜の段差被覆性が良好であることを示し、ナノ構造膜が、コンタクトホールの段差を被覆し、さらに下にあるゲートパッドと接触していることが分かる。この段差の高さ（すなわち、ＳｉＮX 保護層の厚さ）は、３００ｎｍ以下であり、製造されたＴＦＴ基板上のコンタクトホールおよびビアの大部分がこの特徴を示している。
図１２Ａ、図１２Ｂ、図１３Ａおよび図１３Ｂに示されるように、ナノ構造膜の構成要素を、浸漬塗布および乾式エッチングプロセスを使用して製造した。具体的には、試験用ＴＦＴ基板を、ナノ構造溶液（例えば、トリトンＸ界面活性剤とともに脱イオン（ＤＩ：deionized ）水に溶解される、カーボンソリューションズ社（Carbon Solutions, Inc.）製のＰ３アーク放電された単層ナノチューブ（ＳＷＮＴ）を含む）中に浸したが、前者は、浸漬時にナノ構造溶液の薄い層が基板表面を被覆するように、前処理（例えば、１％のシラン溶液に浸す）を施した。次いで、ホットプレート上で塗布後の基板を通過させて溶液から溶媒を蒸発させた。さらに、気流乾燥させることによって溶媒の蒸発を促進させた。次に、基板を洗浄（例えば、ＤＩ水で）してナノ構造膜から界面活性剤を取り除いた後、気流乾燥および加熱により乾燥させた。
その後、まずナノ構造膜上にレジストの層を付着（例えば、スピン塗布）およびパターン形成（例えば、フォトリソグラフィによって）し、次にナノ構造膜の露出部分を乾式エッチング（例えば、反応性イオンエッチング（ＲＩＥ）およびアルゴン（ＡＲ）プラズマを使用して）することによってこのナノ構造膜をパターン形成した。乾式エッチングには、一般に希釈剤（すなわち、大部分の集積回路（ＩＣ）材料とそれほど反応をしないため、エッチング液ではなく）としてのみ不活性ガスが使用されるが、本発明で使用されるガス（例えば、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ）は、効果的なエッチングガス（例えば、炭素用）として使用することができ、例えば、ナノチューブとパッシベーション材料（例えば、シリコン窒化物（ＳｉＮX：Ｈ、二酸化シリコン（ＳｉＯ2 ）、非晶質シリコン（ａ−Ｓｉ：）およびポリシリコン（Ｐｏｌｙ−Ｓｉ））との間の高い選択性制御を可能にする点で、他の多くの乾式エッチングガスよりも有利である。
トリトンＸがナノ構造膜の付着において界面活性剤として使用される場合、基板の前処理は一般に必要ない（例えば、ガラスまたはポリエチレンテレフタレート（ＰＥＴ）上のナノチューブに対して）。しかし、初期の実験では、ナノ構造膜がＴＦＴ基板のＳｉＮX パッシベーション表面に対して適正な接着力を示さず、界面活性剤を除去する段階で洗い落とされてしまった。最終的に、ＳｉＮX 表面のシラン前処理は、ＳｉＮX の表面エネルギーを増加させることによってこの問題を解決することが分かった。同様に、プラズマ前処理も相対的に効果があることが示された。
実施例：様々な膜厚のナノ構造膜
本発明のさらなる実施形態では、ナノ構造膜の層は、デバイス基板の様々な部分の上に異なる厚さで形成されてもよい。このような製造は、選択的なナノ構造膜の付着および／またはパターン形成技術によって達成することができる。
例えば、図２および図１４Ａを参照すると、前述したＴＦＴ画素電極を形成するナノ構造膜８２、８６は、下にある要素（例えば、ＴＦＴ電極、ゲートパッド）が透明でないことが多いことを考えれば、透明性が必ずしも必要ではない特定の領域（例えば、ＴＦＴ電極７６および／またはパッド７４に至るコンタクトホール）の上に形成されるより厚い部分を含んでもよい。これに対して、透明性が最も重要となる画素領域では、より薄い部分が保護層７０上に形成されてもよい。このように厚さを変えることによって、コンタクトホールを介して適切なコンタクトを確実に取ったり、および／または画素で適切な光透過性を確実に維持したりする際に、ある程度の誤差を見込むことが可能になる。
同様に、図１４Ｂを参照すると、このような膜厚変化形ナノ構造膜は、垂直配向（ＶＡ）モードのＬＣＤで使用されてもよい。例えば、このようなデバイスの突出領域では、画素領域の残りの部分よりも付着のサイクルが多くてもよい（例えば、マスキングおよび／またはパターンプレスによって）。さらにまたはその代わりに、厚い画素電極膜の突出領域は、画素電極の残りの部分がエッチングされる間マスクされてもよい。同様に、カラーフィルタ基板および／またはパネル上の突出部は、ナノ構造膜から形成されてもよい。
さらに、図１４Ｃを参照して、横電界スイッチング（ＩＰＳ）ＬＣＤモード（例えば、その全体が本願明細書において参照により援用されている米国特許第５，５９８，２８５号（特許文献５）に記載される構造）では、不透明ＳＤ金属は、本発明の実施形態によるナノ構造膜画素電極と置き換えることができる。この電極は、画素開口領域の透過率を改善し、バックライト電流に対する要求を緩和して電力消費を低減することができる。
実施例：試験表面１−噴射法
本発明の別の限定されない例示的な実施形態によれば、ナノチューブの相互接続ネットワークを含む透明導電ナノ構造膜を、噴射法によって平坦でない試験表面上に付着した。
図１５Ａおよび図１５Ｂを参照すると、まずガラス基板上のフォトレジストから試験表面が高さ１〜２ミクロン、幅２ｍｍのフォトレジストの段差を２ｍｍの間隔で含むように試験表面を製造した。次いで、この表面にシラン（例えば、蒸気または１％の水溶液）で前処理を施し、同時に、市販のＳＷＮＴ粒子を界面活性剤（例えば、１％のドデシル硫酸ナトリウム（ＳＤＳ））とともに溶媒（例えば、水）に溶かし、超音波処理してから遠心分離した。得られたＳＷＮＴ溶液を前処理後の表面上（例えば、加熱板上）に噴射付着させた後、洗浄して（例えば、室温のＤＩ水に浸して）界面活性剤を除去した。このような噴射および洗浄のサイクルを所望の膜特性（例えば、シート抵抗および光透過率）が得られるまで繰り返してもよい。
図１６Ａ〜図１６Ｃを参照すると、前述した例示的な方法による噴射法によって製造されたナノ構造膜は、可視およびＵＶ波長範囲で８０％を超える透過率、および基板の段差Ｒ１２間で約１，３００Ω、基板の段差Ｒ３４にわたる領域で約１，３００Ωの対応するシート抵抗を有する、良好な段差被覆性を示した。本願明細書において参照により援用されている、フー Ｌ．Ｂ．，ヘクト Ｄ．Ｓ．，グリューナー Ｇ．著，ナノレターズ誌，２００４年，第４巻，第２，５１３頁 (Hu L.B.; Hecht D.S.; Gruener G. Nano Lett. 2004, 4, 2513) （非特許文献１）に記載される方法を使用して、導電率は、１，０００Ｓ／ｃｍを上回ると評価された。
本発明のさらなる実施形態による噴射付着法は、複数の角度から基板に噴射して（例えば、移動するおよび／または複数のノズルを使用して）さらに良好な段差被覆性を達成するステップを含んでもよい。さらにまたはその代わりに、本発明の実施形態による噴射方法は、ロールツーロール方式の装置を使用して機能を高めてもよい。一度に１つの部品しか処理しないバッチ方式のプロセスと比較して、ロールツーロール方式のプロセスは、現在の製造基準とは大きく異なり、資本設備およびディスプレイの部品コストを削減すると同時に、処理能力を大幅に増大させることができる。
例えば、可撓性のシート基板（例えば、ＰＥＴなどのポリマーを含む）を供給ロールから巻き取りロールに巻きつけるまたは巻き取ることによって、移動する基板がノズルの近くを通過して、基板上にナノ構造の懸濁液を付着させてもよい。ノズルの方向は、互いに異なる角度で調整してもよく、および／または基板の方向は、段差領域をよりうまく被覆できるように、異なるノズルの下方または近くで異なる角度に向けてもよい。必要であれば、隣接するノズル間でＤＩ水および／またはメタノール液の槽に基板を通してもよい。中間ロールまたはモータを使用して、基板またはウェブをノズル間で槽を通すように案内してもよい。ノズルに隣接するロールまたはモータを約１００℃の温度まで加熱して（すなわち、「ホットモータ」）、ナノ構造膜を移動する基板の加熱部分に付着させることもできる。さらにまたはその代わりに、基板の付着領域を加熱ランプおよび／または温度ヒータを使用して加熱してもよい。
実施例：試験表面２−プレス／転写法
本発明の別の特定の限定されない例示的な実施形態によれば、ナノチューブの相互接続ネットワークを含む透明導電ナノ構造膜を、プレス法（あるいは、「転写」と称される）を使用して第２の平坦でない試験表面上に付着させた。
図１７Ａおよび図１７Ｂを参照すると、まずガラス基板上に蒸着した金から、試験表面が高さ２００ｎｍ、幅１ｍｍの金の段差を５ｍｍの間隔で含むように試験表面を製造した。次いで、アルミナフィルタ上にナノチューブを可溶化して（例えば、先の実施例の場合のように）付着させ、そこにナノ構造膜を形成した。洗浄（例えば、水で）および乾燥（例えば、加熱および／または気流乾燥によって）の後、この膜をポリジメチルシロキサン（ＰＤＭＳ）スタンプと共形接触させて配置し、膜をＰＤＭＳスタンプ上に転写させた。このＰＤＭＳスタンプを第２の試験表面と共形接触させた状態でさらに加熱（例えば、８０℃で）して、膜を第２の試験表面上に転写させた。ＰＤＭＳスタンプは、シリコーンエラストマ基剤と硬化剤とを混合（例えば、１：１０の割合）して、得られた混合物をシリコンマスタで硬化させる（例えば、シリコンウェハ上にＳＵ−８をパターン形成する）ことによって作製した。
この例示的な方法を使用して形成したナノ構造膜は、基板の段差（Ｒ１２）間の領域で約４００Ω、および基板の段差（Ｒ３４）にわたる領域で約７３０Ωの測定シート抵抗を有する良好な段差被覆性を示した。本発明のさらなる実施形態によるプレス法は、ナノ構造膜担持スタンプを異なる相対角度で基板と接触させて、基板の平坦でない部分の上にナノチューブ膜の層を形成するステップを含んでもよい。さらにまたはその代わりに、スタンプは、平坦でない輪郭（例えば、平坦でない基板表面の輪郭と逆の輪郭）を有してもよく、これによって、平坦でない基板表面上にナノ構造膜をより均一に付着させることもできる。
本発明の実施形態によれば、ナノ構造膜画素電極に基づいて無数のデバイスが可能である。例として、これに限定されないが、光の透過を選択的に可能にするために使用することができ、したがって少なくとも半透明画素電極（例えば、ＬＣＤ）を必要とする活性マトリクスディスプレイが挙げられる。さらに例として、これに限定されないが、少なくとも半透明画素電極を使用してディスプレイの前面と背面の両方から見ることができる活性マトリクスディスプレイが挙げられる（例えば、有機発光ダイオード（ＯＬＥＤ）ディスプレイ）。さらに、ナノ構造膜は優れた機械特性を有することもできるため、前述したディスプレイを可撓体にすることもできる。本願で使用される、材料の層または様々な材料の一連の幾つかの層は、その層または複数の層が、関連する波長で周囲の電磁放射の少なくとも５０％をその層または複数の層を通って透過させることができる場合、「透明」であると言われる。同様に、関連する波長で周囲の電磁放射の５０％未満の透過が可能な層は、「半透明」であると言われる。
実施例：液晶ディスプレイ
図１８Ａおよび図１８Ｂを参照して、本発明の実施形態によるナノ構造膜画素電極は、液晶ディスプレイ（ＬＣＤ）、特に前述した活性マトリクスＬＣＤで使用することができる。このデバイスは、２つの基板の間に注入される液晶材料１８３０を含み、電極１８１０、１８５０、および結晶配向層１８２０、１８４０がその基板上に付着されてもよい。少なくとも１つの電極層は、ナノ構造膜画素電極を含むのが好ましい。
実施例：ＯＬＥＤディスプレイ
図１９を参照して、本発明の実施形態によるナノ構造膜画素電極は、エレクトロルミネセンス（ＥＬ）デバイスで使用されてもよく、このデバイスでは、活性層材料をドーピングすることによって電子と正孔とが分離している（例えば、有機発光ダイオード（ＯＬＥＤ）の場合のようにｐ−ｎ接合を形成している）。このデバイスは、ＥＬ活性層１９２０（例えば、ポリマーおよび／または小分子に基づく材料）を含むのが好ましく、アノード１９１０およびカソード１９３０からそれぞれ正孔および電子がそこに注入され、アノード１９１０およびカソード１９３０のうちの少なくとも１つは、透明導電ナノ構造膜を含む。このデバイスは、少なくとも１つの緩衝層１９４０、１９５０（例えば、ＴＰＤ−Ｓｉ2 、ＴＦＢ、ＣｕＰｃおよび／またはＣｓ2 ＣＯ3 ）をさらに含んでもよい。
以上、好適な特徴および実施形態を参照しながら本発明を説明してきた。しかし、本発明の範囲を逸脱することなしに、これらの好適な実施形態に変更および修正を加えることができることは、当業者であれば思い当たるであろう。開示された実施形態のこれらのおよび他の様々な適応および組み合わせは、本発明の範囲に含まれるものとする。

Claims (15)

  1. ナノチューブの相互接続ネットワークを含むナノ構造膜を含む画素電極であって、
    前記画素電極が、下にある電極と電気的に接触し、かつ平坦でない表面である薄膜トランジスタ（ＴＦＴ）基板上に付着され、電気的に導電性であるとともに光学的に透明であり、
    前記下にある電極および前記画素電極が、保護層によって隔てられ、
    前記下にある電極が、トランジスタのソース電極およびドレイン電極のうちの１つであり、
    前記画素電極が、前記保護層のコンタクトホールを介して前記下にある電極と電気的に接触し、かつ前記コンタクトホールの段差を覆って形成される画素電極。
  2. 請求項１記載の画素電極において、
    前記保護層が、シリコン窒化物を含む画素電極。
  3. 請求項２記載の画素電極において、
    前記画素電極が、第１の部分と第２の部分とを含み、前記第１の部分が、前記第２の部分よりも厚い画素電極。
  4. 請求項３記載の画素電極において、
    前記コンタクトホールが、少なくとも３００ｎｍの深さである画素電極。
  5. 請求項４記載の画素電極において、
    前記画素電極が、５５０ｎｍで少なくとも８５％の光透過率および少なくとも３００オーム／スクエアの対応するシート抵抗を有する画素電極。
  6. 請求項１〜５に記載の画素電極を含む活性マトリクス画素化デバイスであって、
    前記画素電極が、第１のナノ構造膜を含み、
    前記画素電極が、保護層のコンタクトホールを介して下にあるトランジスタ電極と電気的に接触する活性マトリクス画素化デバイス。
  7. 請求項６記載の画素化デバイスにおいて、
    補助パッドをさらに含み、前記補助パッドが、第２のナノ構造膜を含み、
    前記補助パッドが、前記保護層を貫通するパッドコンタクトホールを介して下にあるパッドと電気的に接触する画素化デバイス。
  8. 請求項７記載の画素化デバイスにおいて、
    前記パッドが、ゲートパッドおよびデータパッドのうちの少なくとも１つであり、
    前記補助パッドが、補助ゲートパッドおよび補助データパッドのうちの少なくとも１つであり、
    前記下にあるトランジスタ電極が、トランジスタのソース電極およびドレイン電極のうちの１つである画素化デバイス。
  9. 請求項８記載の画素化デバイスにおいて、
    前記第１のナノ構造膜および前記第２のナノ構造膜のうちの少なくとも１つが、ナノチューブの相互接続ネットワークを含む画素化デバイス。
  10. 請求項６記載の画素化デバイスにおいて、
    前記下にあるトランジスタ電極が、第３のナノ構造膜を含む画素化デバイス。
  11. 平坦でない表面である薄膜トランジスタ基板上にナノ構造膜を付着させるステップおよび前記ナノ構造膜をパターン形成するステップを含む画素電極の作製方法であって、
    前記画素電極が、光学的に透明であるとともに電気的に導電性であり、
    前記画素電極が、前記画素電極と下にある電極とを隔てる保護層のコンタクトホールを介して前記下にある電極と電気的に接触し、
    前記下にある電極が、トランジスタのソース電極およびドレイン電極のうちの１つであり、前記コンタクトホールの段差を覆って形成される画素電極の作製方法。
  12. 請求項１１記載の画素電極において、
    前記保護層が、シリコン窒化物を含む画素電極の作製方法。
  13. 請求項１２記載の画素電極において、
    前記画素電極が、第１の部分と第２の部分とを含み、前記第１の部分が、前記第２の部分よりも厚い画素電極の作製方法。
  14. 請求項１３記載の画素電極において、
    前記コンタクトホールが、少なくとも３００ｎｍの深さである画素電極の作製方法。
  15. 請求項１４記載の画素電極において、
    前記画素電極が、５５０ｎｍで少なくとも８５％の光透過率および少なくとも３００オーム／スクエアの対応するシート抵抗を有する画素電極の作製方法。
JP2009520731A 2006-07-17 2007-01-16 透明導電ナノ構造膜画素電極およびその製造方法 Expired - Fee Related JP5261384B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US83121206P 2006-07-17 2006-07-17
US60/831,212 2006-07-17
PCT/US2007/000921 WO2008010850A2 (en) 2006-07-17 2007-01-16 Transparent and conductive nanostructure-film pixel electrode and method of making same

Publications (2)

Publication Number Publication Date
JP2009544058A JP2009544058A (ja) 2009-12-10
JP5261384B2 true JP5261384B2 (ja) 2013-08-14

Family

ID=38957239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009520731A Expired - Fee Related JP5261384B2 (ja) 2006-07-17 2007-01-16 透明導電ナノ構造膜画素電極およびその製造方法

Country Status (3)

Country Link
JP (1) JP5261384B2 (ja)
KR (1) KR20090040435A (ja)
WO (1) WO2008010850A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388021B2 (ja) * 2008-04-08 2014-01-15 株式会社クラレ 液晶セルおよび液晶ディスプレイ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225772B2 (ja) * 1995-01-30 2001-11-05 株式会社日立製作所 液晶表示装置の製造方法
JP4207398B2 (ja) * 2001-05-21 2009-01-14 富士ゼロックス株式会社 カーボンナノチューブ構造体の配線の製造方法、並びに、カーボンナノチューブ構造体の配線およびそれを用いたカーボンナノチューブデバイス
US7179398B2 (en) * 2001-10-23 2007-02-20 Samsung Electronics Co., Ltd. Etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
CN100341629C (zh) * 2002-05-21 2007-10-10 艾考斯公司 使碳纳米管涂层形成图案的方法和碳纳米管布线
KR100870016B1 (ko) * 2002-08-21 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100890024B1 (ko) * 2002-09-18 2009-03-25 삼성전자주식회사 액정 표시 장치
US20060072047A1 (en) * 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
CN100392828C (zh) * 2003-02-06 2008-06-04 株式会社半导体能源研究所 显示装置的制造方法
JP4269748B2 (ja) * 2003-04-01 2009-05-27 セイコーエプソン株式会社 表示装置の製造方法
JP4614652B2 (ja) * 2003-11-27 2011-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法、及び表示装置の作製方法
JP2006171336A (ja) * 2004-12-15 2006-06-29 Takiron Co Ltd 画像表示用透明電極体および画像表示装置

Also Published As

Publication number Publication date
WO2008010850A3 (en) 2009-04-02
WO2008010850A2 (en) 2008-01-24
JP2009544058A (ja) 2009-12-10
KR20090040435A (ko) 2009-04-24

Similar Documents

Publication Publication Date Title
US8785939B2 (en) Transparent and conductive nanostructure-film pixel electrode and method of making the same
KR101774278B1 (ko) 플렉서블 표시장치의 제조방법
US7932110B2 (en) Layers and patterns of nanowire or carbon nanotube using chemical self assembly and fabricating method in liquid crystal display device thereby
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
JP5565038B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP5741832B2 (ja) アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
US8013326B2 (en) Organic thin film transistor substrate and method of manufacture
JP5386852B2 (ja) 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
JP6043295B2 (ja) 電子デバイス
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP5261384B2 (ja) 透明導電ナノ構造膜画素電極およびその製造方法
JP2018073860A (ja) 薄膜トランジスタアレイ基板、薄膜トランジスタアレイ基板の製造方法及び画像表示装置
KR101596372B1 (ko) 표시장치용 투명전극, 표시장치 및 표시장치의 제조방법
JP6241573B2 (ja) 電子デバイスの製造方法
JP2007087976A (ja) 多孔薄膜堆積基板、その製造方法及びスイッチング素子
KR101868867B1 (ko) 플렉서블 표시장치의 제조 방법
JP2016018715A (ja) 透明導電膜構造、及び透明導電膜構造の形成方法
KR101397445B1 (ko) 유기박막트랜지스터 제조방법
JP6620556B2 (ja) 機能材料の積層方法及び機能材料積層体
JP2008300611A (ja) 有機ｅｌデバイス及び有機ｅｌディスプレイパネル
JP6724548B2 (ja) 薄膜トランジスタアレイ基板のパターン形成方法
Schindler et al. Suspension‐deposited carbon‐nanotube networks for flexible active‐matrix displays
KR100741128B1 (ko) 유기 트랜지스터의 제조방법
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110412

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110720

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5261384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees