JP6724548B2 - 薄膜トランジスタアレイ基板のパターン形成方法 - Google Patents

薄膜トランジスタアレイ基板のパターン形成方法 Download PDF

Info

Publication number
JP6724548B2
JP6724548B2 JP2016104299A JP2016104299A JP6724548B2 JP 6724548 B2 JP6724548 B2 JP 6724548B2 JP 2016104299 A JP2016104299 A JP 2016104299A JP 2016104299 A JP2016104299 A JP 2016104299A JP 6724548 B2 JP6724548 B2 JP 6724548B2
Authority
JP
Japan
Prior art keywords
pattern
thin film
transistor array
film transistor
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016104299A
Other languages
English (en)
Other versions
JP2017212326A (ja
Inventor
薫 八田
薫 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2016104299A priority Critical patent/JP6724548B2/ja
Publication of JP2017212326A publication Critical patent/JP2017212326A/ja
Application granted granted Critical
Publication of JP6724548B2 publication Critical patent/JP6724548B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、反転オフセット印刷を用いたパターン形成方法を用いて製造される薄膜トランジスタアレイ基板及びこれを用いた画像表示装置に関する。
現在半導体材料の主流はシリコン系(Si系)であるが、製造方法としては、シリコンをスパッタやCVD等のドライ法で成膜した後、フォトリソグラフィーを用いてパターニングする方法が一般的である。
フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ(有機トランジスタ)の研究が盛んになっている。一般に有機半導体を用いる場合、ウェット法である印刷プロセスが可能となる。この印刷技術を用いることで、フォトリソグラフィーよりも装置や製造上のコストが下がり、また、真空や高温を必要としないことから、プラスチック基材が利用できるなどのメリットが挙げられる。
その応用分野は広く、薄型、軽量の電子ペーパーのようなフレキシブルディスプレイに限らず、RFID(Radio Frequency Identification)タグやセンサーなどへの応用も見込まれている。
このような理由により、現在では印刷を用いたパターン形成方法が注目されている。しかしながら、印刷法はフォトリソグラフィーと比較すると、概して解像性が悪く、微細なパターニングが困難であるという課題がある。
これに対し、微細パターンに対応する印刷方法として反転オフセット印刷法がある(特許文献1参照)。
従来技術に係る反転オフセット印刷法について図6A〜図6Fを用いて説明する。
(インク膜形成工程)
まず、剥離性表面を有するブランケット11(図6A)に、転写物を含むインク21を塗布する(図6B)。その後、インク21に含まれる溶剤の少なくとも一部を乾燥させ、ブランケット11表面に転写物22を形成する(図6C)。
(除去工程)
次に、転写物22を除去版25に密着させ、転写物22の不要な部分24を除去版25に付着させることでブランケット11から除去し、ブランケット11上に残った転写物23からなるパターンを形成する(図6D)。
(転写工程)
次に、転写物23を基材5に密着させ離すことで、転写物23を基材5に転写しパターンを形成する(図6E、6F)。
除去工程において、除去版25上に転写する転写物24とブランケット11に残る転写物23とが上手く分離できずにパターン不良となってしまうため、転写物22は薄膜である必要がある。
しかしながら、スリットコーターを用いて薄膜を安定して塗工するためには塗工速度を遅くする必要があり、タクトタイムを向上させることが難しいという問題がある。
さらに、反転オフセット印刷法により形成されたパターンが薄膜の場合、パターンの強度は低下する。特に、電極配線を形成した場合、電極配線の電気的特性の評価のために、パッド部分を設け、パッド部分にプローブを接触させ、電圧、電流等を印加し電極配線のオープンやショートの評価を行う。
その場合、反転オフセット印刷で形成した薄膜のパターンでは、プロービングの際に電極が削れたり、剥がれたりすることで、電極が破損してしまうことがある。
また、反転オフセット印刷により電極パターンを形成した薄膜トランジスタアレイを画像表示装置に用いた場合、電極パターンに断線が生じると、断線したラインが線欠陥となってしまう問題がある。
特公昭60−29358号公報
このように、反転オフセット印刷を用いてパターンを形成する場合、ブランケット上にインクを塗布する速度を向上させることが難しいという問題がある。また、反転オフセット印刷により電極パターンを形成する場合、形成した電極配線の電気的特性測定のためのプロービングにおいて、電極の剥れや破壊による測定不良、異物の発生等の問題がある。また、除去版25の欠陥によるパターン抜けのような印刷欠陥が生じてしまう問題がある。
また、反転オフセット印刷により形成したパターンは膜厚が薄く、特にトランジスタアレイのような電極パターンの場合、電極配線幅を小さくした場合、必要な配線抵抗が得られない場合がある。
さらに、薄膜トランジスタにおいては下層の電極と上層の電極との間でショートしてしまうことがあり、特に下層の電極の膜厚が厚い場合ショートが起きやすいという問題がある。
本発明はこのような課題に鑑みてなされたものであり、製造時間が短く、機械的強度が高く、欠陥が少なく、配線抵抗の小さい薄膜トランジスタアレイ基板及びそのパターン形成方法を提供することを目的とする。
発明の局面は、上述の薄膜トランジスタアレイ基板のパターン形成方法であって、ブランケット表面にインク膜を形成する工程と、除去版の凸部をインク膜に接触させてインク膜の一部を除去する工程と、ブランケット表面に残ったインク膜の一部からなる第一パターンを基材に接触させて基材上に転写する工程と、第一パターンを転写した後にブランケット表面に残ったインク膜からなる第二パターンを第一パターン上に転写する工程とを含む、薄膜トランジスタアレイのパターン形成方法である。
また、第一パターンを転写する工程と第二パターンを転写する工程とにより、配線パターンが形成されてもよい。
本発明によれば、製造時間が短く、機械的強度が高く、欠陥が少なく、配線抵抗の小さい薄膜トランジスタアレイ基板及びそのパターン形成方法を提供することができる。
本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のパターンを示す図 本発明の一実施形態に係る第一パターンを示す図 本発明の一実施形態に係る第二パターンを示す図 本発明の一実施形態に係る薄膜トランジスタアレイ基板のゲート配線及びゲート電極のパターンを示す図 パターン抜けによる断線を示す図 従来技術に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 従来技術に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 従来技術に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 従来技術に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 従来技術に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図 従来技術に係る薄膜トランジスタアレイ基板のパターン形成方法を示す図
以下、本発明の実施の形態を、図面を用いて詳細に説明するが本発明はこれらに限定されるものではない。
<パターン形成方法>
(第1の実施形態)
図1A〜図1Iは、本発明の第1の実施形態に係るパターン形成方法について示す図である。以下では、第1の実施形態に係るパターン形成方法の各工程について説明する。
まず、剥離性表面を有するブランケット11(図1A)に、インク21を塗布する(図1B)。その後、インク21に含まれる溶剤の少なくとも一部を乾燥させ、ブランケット11表面に転写物22を形成する(図1C)。
ブランケット11の材料は、インク21の一部を乾燥させた転写物22の形成、後述する除去版による非画像部の転写物22の除去、後述する基材5への転写物22の転写が可能なものが用いられる。また、変形の少ない材料が好ましいが、ある程度の柔軟性が求められる。このような材料として、シリコーン系エラストマー、ブチルゴム、エチレンプロピレンゴムなどを用いることが出来る。また、ブランケット11表面の濡れ性を調製するため、ブランケット表面にフッ素樹脂およびシリコーンの塗布、プラズマ処理、UVオゾン洗浄処理などの表面処理を施しても良い。
ブランケット11は通常可撓性を有する板として供給されるので、これを円筒形の版胴に巻きつけて用いたり、強度のある平板に固定して用いたりすることができる。
反転オフセット印刷法に用いられるインク21は、製造する印刷物の種類に応じて調整すればよく、金、銀、銅、ニッケル、白金、パラジウム、ロジウムなどの金属微粒子分散液に必要に応じて各種添加剤を加えた導電性インクなどが挙げられるが、これらに限定されるものではない。ブランケット11の材料の膨潤などを考慮すると、水またはアルコール系溶媒を用いて調整することが好ましい。
ブランケット11へのインク21の塗布方法は、均一なインク膜が形成できればよく、バーコート、ダイコート、キャップコート、スピンコート、スリットコート法等を用いることができるが、これらに限定されるものではない。
次に、第一パターン2を形成するために、ブランケット11表面の転写物22の一部分に第一パターン2に対応する凹凸の形成された第一パターン用除去版1を密着させた後、これは剥離する(図1C)。これにより、第一パターン用除去版1の凸部に転写物22が付着するため、第一パターン2が形成されたブランケット11を得ることができる(図1D)。次に、第二パターン4形成のため、ブランケット11に残った転写物22に第二パターン4に対応する凹凸の形成された第二パターン用除去版3を密着させた後、これを剥離する。これにより、第一パターン2の形成と同様に、第二パターン用除去版3の凸部に転写物22が付着するため、第一パターン2及び第二パターン4が形成されたブランケット11を得ることができる(図1E)。
次に、ブランケット11の第一パターン2のみに基材5を密着させた後(図1F)、基材5を剥離することで、基材5上に第一パターン2のみを転写する(図1G)。
次に、ブランケット11の第二パターン4に基材5を密着させた後(図1H)、基材5を剥離することで、基材5上に第二パターン4を転写する(図1I)。この際、第二パターン4は、既に基材5に転写された第一パターン2の一部に重なるように転写される。この結果、基材5上には、第一パターン2のみからなるパターンと、第一パターン2上に第二パターン4が積層されたパターンとが形成される。このため、第一パターン2及び第二パターン4からなるパターンの膜厚は、第一パターン2のみからなるパターンよりも厚く形成される。
除去版1の材料は、ガラス、ステンレスなどの金属、各種レジスト材料などが用いられるが、これらに限定されるものではない。また、除去版1へのパターン形成方法としては、サンドブラスト、フォトリソグラフィー、エッチング、FIB(収束イオンビーム)、ナノインプリンティング法などがある。
基材5の材料は、目的とする印刷物に応じて適宜選択することができる。電子部品を製造する場合は通常、ポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどを挙げることができる。印刷物が使用される環境に合わせてフィルム等のフレキシブルな基材を選択することも可能であり、この場合は生産効率の向上のために長尺の基材を用い、連続して印刷を行うことが好ましい。
(第2の実施形態)
図2A〜図2Hは、本発明の第2の実施形態に係るパターン形成方法について示す図である。第1の実施形態と第2の実施形態との相違点は除去版の形状である。第2の実施形態において用いる除去版6は、ブランケット11と同じ大きさであり、除去版6上には、第1の実施形態における第一パターン2と第二パターン4とに対応する凹凸が形成されている。以下では、第2の実施形態に係るパターン形成方法の各工程について説明する。なお、第2の実施形態に係るパターン形成方法の説明において、第1の実施形態と同一または対応する構成については適宜説明を省略する。
まず、剥離性表面を有するブランケット11(図2A)に、インク21を塗布する(図2B)。その後、インク21に含まれる溶剤の少なくとも一部を乾燥させ、ブランケット11表面に転写物22を形成する(図2C)。
次に、第一パターン2及び第二パターン4を形成するために、ブランケット11表面の転写物22に除去版6を密着させた後、これを剥離する(図2C)。上述のように、除去版6上には、第一パターン2と第二パターン4とを同時に形成できる凹凸が形成されているため、除去版6の凸部に転写物22が付着する。この結果、第一パターン2及び第二パターン4が形成されたブランケット11を得ることができる(図2D)。
次に、ブランケット11の第一パターン2のみに基材5を密着させた後(図2E)、基材5を剥離することで、基材5上に第一パターン2のみを転写する(図2F)。
次に、ブランケット11の第二パターン4に基材5を密着させた後(図2G)、基材5を剥離することで、基材5上に第二パターン4を転写する(図2H)。この際、第二パターン4は、既に基材5に転写された第一パターン2の一部に重なるように転写される。この結果、基材5上には、第一パターン2のみからなるパターンと、第一パターン2上に第二パターン4が積層されたパターンとが形成される。このため、第一パターン2及び第二パターン4からなるパターンの膜厚は、第一パターン2のみからなるパターンよりも厚く形成される。
<薄膜トランジスタアレイ基板>
上述のパターン形成方法は、薄膜トランジスタアレイ基板の作製に好適に用いることができる。図3に、本発明の一実施形態に係る薄膜トランジスタアレイ基板100の平面図を示す。薄膜トランジスタアレイ基板100は、図示しない基板と、ゲート電極32と、ゲート電極32に接続されたゲート配線31と、ソース電極34と、ソース電極34に接続されたソース配線33と、ドレイン電極35と、ドレイン電極35に接続された画素電極36と、ソース電極34とドレイン電極との間に積層された半導体層37と、半導体層37上に積層された保護層38とを含む。薄膜トランジスタアレイ基板100のゲート配線31の膜厚はゲート電極32の膜厚よりも厚く、ソース配線33の膜厚はソース電極34及びドレイン電極35の膜厚よりも厚い。
薄膜トランジスタアレイ基板100のゲート配線31、ゲート電極32、ソース配線33、ソース電極34及びドレイン電極35の形成には、上述のパターン形成方法を用いることができる。図4A〜図4Cを用いて、上述のパターン形成方法を用いた1つのゲート配線31及びこれに接続された複数のゲート電極32の形成方法を説明する。図4Aは、薄膜トランジスタアレイ基板100のゲート配線31及びゲート電極32を形成するための第一パターン2を示す図である。また、図4Bは、薄膜トランジスタアレイ基板100のゲート配線31を形成するための第二パターン4を示す図である。また、図4Cは、第一パターン2及び第二パターン4からなるゲート配線31及びゲート電極32を示す図である。
ゲート配線31及びゲート電極32の形成にあたり、ゲート配線31にゲート電極32が接続されたパターンを第一パターン2とする(図4A)。また、ゲート配線31のみのパターンを第二パターン4とする(図4B)。これらを基材5である薄膜トランジスタアレイ基板100の基板上に転写する際には、初めに、第一パターン2を転写し、その後、第二パターン4を第一パターン2のゲート配線31上に積層するように転写する(図4C)。このようにしてゲート配線31及びゲート電極32を形成することで、ゲート配線31の膜厚をゲート電極32の膜厚よりも厚く形成することができる。このとき、ゲート配線31の膜厚はゲート電極32の膜厚の2倍以下であることが好ましい。
ソース配線33とソース電極34及びドレイン電極35とについても同様に、第一パターン2としてソース配線33のパターンを形成し、第二パターン4としてソース電極34及びドレイン電極35を形成する。これらを基材5である薄膜トランジスタアレイ基板100上に転写する際には、初めに、第一パターン2を転写し、その後、第二パターン4を第一パターン2のソース配線33上に積層するように転写する。このようにしてソース配線33とソース電極34及びドレイン電極35とを形成することで、ソース配線33の膜厚をソース電極34及びドレイン電極35の膜厚よりも厚く形成することができる。このとき、ソース配線33の膜厚はソース電極34及びドレイン電極35の膜厚の2倍以下であることが好ましい。
半導体層37に用いられる材料は特に限定されるものではないが、反転オフセット印刷による形成を考慮すると有機半導体材料や酸化物半導体材料を用いることが望ましい。有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)、およびそれらの誘導体のような低分子有機半導体材料や加熱処理などで有機半導体に変換される前駆体を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層37の材料として用いることができる。また、亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることも出来る。また、半導体層37の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線に平行な向きのストライプ形状であっても良い。
保護層38に用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂であることが好ましい。この場合、フッ素系樹脂の溶液に用いられるフッ素系溶媒は一般的に有機半導体に与える影響が小さいため好ましい。
保護層38の形成方法は、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、工程が低温で、工程数が少なく、安価な印刷法で形成することが好ましい。特にスクリーン印刷はインク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易であり好ましい。また、フレキソ印刷も、大面積化が容易であるので好ましい。また、封止層の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線に平行な向きのストライプ形状であっても良い。
<画像表示装置>
薄膜トランジスタアレイ基板100は、画像表示媒体と組み合わせて画像表示装置に用いることができる。画像表示媒体としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置等の各画像表示媒体を用いることができる。画像表示装置としては電子ペーパー、有機EL表示装置または液晶表示装置に用いることができる。
実施例1、2及び比較例に係る薄膜トランジスタアレイ基板を製造して評価を行った。
(実施例1)
実施例1に係る薄膜トランジスタアレイ基板の製造には、第1の実施形態に係るパターン形成方法を用いた。
(印刷工程(インク膜形成、除去、および転写工程))
はじめに、基材5として、300mm×300mmのポリイミドフィルム(宇部興産製)を準備し、この上にゲート配線31及びゲート電極32を反転オフセット印刷により、形成した。方法は以下に示す。
1)350mm×700mmのブランケット11に導電性インク21を700mmの方向にスリットダイコーターを用いて塗布した後、室温で乾燥させることで、ブランケット11上にインク膜22を形成した。
2)インク膜22が形成されたブランケット11に、300本の配線幅20μmのゲート配線31とこれに対応するゲート電極32とからなる第一パターン2が形成された350mm×350mmの第一パターン用除去版1を密着させ、凸部に対応する領域の転写物22をブランケット11から除去し、第一パターン2が形成されたブランケット11を得た。
3)続いて、2)と同様にゲート配線31のパターンのみが形成された350mm×350mmの第二パターン用除去版3を用い、ブランケット11の第一パターン2の形成されていない部分に第二パターン4を形成し、第一パターン2と第二パターン4とが形成されたブランケット11を得た。
4)次に、ブランケット11上の第一パターン2を基材5へ転写し、続いて、ブランケット11上の第二パターン4を基材5に既に転写されたゲート配線31へ積層するように転写した。第二パターン4を第一パターン2に積層して形成することで、第一パターン2で断線が生じた場合でも第二パターン4でカバーすることが可能である。
(印刷物の評価)
印刷工程でパターンを形成した基板5をオーブンを用いて180℃で30分間、加熱、焼成した。その後、日置電機株式会社製X−Y C HiTESTERを用いて、すべての配線の断線数を測定することによりパターン精度の評価を実施した。同様の方法でゲート配線31及びゲート電極32を備えた基板5を5枚作製し、評価を実施した。電極パッド部の剥れもなく、また、断線の発生も少なくゲート電極層を形成することができた。また、複数回測定を実施しても、電極の大きな削れや剥れは生じず、安定して測定が可能であった。
続いて、ダイコーターにより、ゲート絶縁材料としてポリイミド(三菱ガス化学製ネオプリム)をゲート配線31及びゲート電極32を備えた基板5上に塗布し、180℃で1時間乾燥させてゲート絶縁膜を形成した。
その後、ゲート絶縁膜上にソース配線33、ソース電極34及びドレイン電極35をゲート電極32及びゲート配線31と同様の方法により形成した。ソース配線33、ソース電極34及びドレイン電極35についても、ゲート電極32及びゲート配線31と同様に評価を実施した。最終的に、ゲート配線31及びソース配線33ともに断線がないものを良品と判断し、半導体層37、保護層38及び画素電極36を形成して薄膜トランジスタアレイ基板とした。ゲート配線31、ソース配線33ともに断線は少なく、歩留まりよくパターン形成可能であった。
半導体層37の材料として、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)(Aldrich製)を用いた。テトラリン(関東化学製)に2重量%で溶解させたものをインクとして用い、フレキソ印刷法にて形成した。
保護層38は、フッ素系材料を用い、インクジェット印刷法にて形成した。
次に、製造した薄膜トランジスタアレイ基板により、対向電極との間に挟んだ電気泳動方式の画像表示媒体を駆動したところ、線欠陥は発生せず、良好に表示可能であった。
(実施例2)
実施例2に係る薄膜トランジスタアレイ基板は、製造に当たり第2の実施形態に係るパターン形成方法を使用したこと以外は実施例1と同様とした。使用した除去版6のサイズは350mm×700mmとした。一度の除去工程で第一パターン2と第二パターン4とを得て、実施例1と同様に各パターンを基材5に転写した。
実施例1と同様に薄膜トランジスタアレイ基板の評価を実施した。
(比較例)
比較例に係る薄膜トランジスタアレイ基板は、製造に当たりゲート配線31、ゲート電極32、ソース配線33、ソース電極34及びドレイン電極35を、図6A〜図6Fに示す従来技術に係る反転オフセット印刷方法を用いて形成した。
実施例1と同様に薄膜トランジスタアレイ基板の評価を実施した。
複数回測定を実施した際に、電極の削れや剥れが発生してしまう箇所があり、安定した測定ができなかった。また、得られたパターンは図5に示すように、ゲート配線にパターンの抜けによる断線7が発生しており、良品を得ることができなかった。
対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ断線が存在するため、線欠陥が発生した。
実施例1、2及び比較例における、ゲート配線及びソース配線での断線の発生数を表1に示す。
以上説明したように、本発明に係るパターン形成方法を用いれば、反転オフセット印刷法を用いながらパターンの任意の箇所の肉厚を変えることができるため、製造時間が短く、機械的強度が高く、欠陥が少なく、配線抵抗の小さい薄膜トランジスタアレイ基板を提供することができる。
本発明に係る薄膜トランジスタアレイ基板は、各種画像表示装置やセンサー等に有用である。
1 第一パターン用除去版
2 第一パターン
3 第二パターン用除去版
4 第二パターン
5 基材
6 除去版
7 断線部分
11 ブランケット
21 インク
22 予備乾燥した転写物(インク膜)
23 ブランケット上に残った転写物
24 除去版に除去された転写物
25 除去版
31 ゲート配線
32 ゲート電極
33 ソース配線
34 ソース電極
35 ドレイン電極
36 画素電極
37 半導体層
38 保護層
100 薄膜トランジスタアレイ基板

Claims (2)

  1. 膜トランジスタアレイ基板のパターン形成方法であって、
    ブランケット表面にインク膜を形成する工程と、
    除去版の凸部を前記インク膜に接触させて前記インク膜の一部を除去する工程と、
    前記ブランケット表面に残った前記インク膜の一部からなる第一パターンを基材に接触させて基材上に転写する工程と、
    前記第一パターンを転写した後に前記ブランケット表面に残った前記インク膜からなる第二パターンを前記第一パターン上に転写する工程とを含む、薄膜トランジスタアレイのパターン形成方法。
  2. 前記第一パターンを転写する工程と第二パターンを転写する工程とにより、配線パターンを形成する、請求項に記載の薄膜トランジスタアレイ基板のパターン形成方法。
JP2016104299A 2016-05-25 2016-05-25 薄膜トランジスタアレイ基板のパターン形成方法 Expired - Fee Related JP6724548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016104299A JP6724548B2 (ja) 2016-05-25 2016-05-25 薄膜トランジスタアレイ基板のパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016104299A JP6724548B2 (ja) 2016-05-25 2016-05-25 薄膜トランジスタアレイ基板のパターン形成方法

Publications (2)

Publication Number Publication Date
JP2017212326A JP2017212326A (ja) 2017-11-30
JP6724548B2 true JP6724548B2 (ja) 2020-07-15

Family

ID=60474922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016104299A Expired - Fee Related JP6724548B2 (ja) 2016-05-25 2016-05-25 薄膜トランジスタアレイ基板のパターン形成方法

Country Status (1)

Country Link
JP (1) JP6724548B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57169357A (en) * 1981-04-14 1982-10-19 Toppan Printing Co Ltd Printing method and printing device thereof
JPH05162432A (ja) * 1991-12-17 1993-06-29 Dainippon Printing Co Ltd 印刷物及びその作成方法
JP2002216636A (ja) * 2001-01-15 2002-08-02 Samsung Sdi Co Ltd プラズマディスプレイ及びその製造方法
JP5365007B2 (ja) * 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JPWO2011058859A1 (ja) * 2009-11-13 2013-03-28 コニカミノルタホールディングス株式会社 電極パターンの形成方法及び薄膜トランジスタの製造方法
JP6270133B2 (ja) * 2014-02-12 2018-01-31 株式会社小森コーポレーション フレキシブル電子デバイス製造装置

Also Published As

Publication number Publication date
JP2017212326A (ja) 2017-11-30

Similar Documents

Publication Publication Date Title
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
JP5200443B2 (ja) 有機トランジスタ及びアクティブマトリックス基板
KR20140060822A (ko) 신축성 박막트랜지스터의 제조방법
US9299940B2 (en) Carbon nanotube network thin-film transistors on flexible/stretchable substrates
JP4466763B2 (ja) パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
US7960718B2 (en) Printable thin-film transistor for flexible electronics
JP2007067390A (ja) 半導体装置の製造方法および半導体装置の製造装置
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
JP2011210972A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2018073860A (ja) 薄膜トランジスタアレイ基板、薄膜トランジスタアレイ基板の製造方法及び画像表示装置
JP2012248840A (ja) 有機薄膜トランジスタアレイ基板及びその製造方法
JP5445590B2 (ja) 薄膜トランジスタの製造方法
JP6724548B2 (ja) 薄膜トランジスタアレイ基板のパターン形成方法
KR20110042899A (ko) 플렉서블 표시장치의 제조방법
WO2014208442A1 (ja) 薄膜トランジスタ
JP2007134629A (ja) 半導体層の成膜方法、半導体層を成膜する製造装置
JP2007087976A (ja) 多孔薄膜堆積基板、その製造方法及びスイッチング素子
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2006186293A (ja) 薄膜トランジスタの製造方法
JP5381244B2 (ja) 薄膜トランジスタアレイの製造方法及び表示装置
JP2012209465A (ja) 電界効果トランジスタの製造方法及びそれに用いる製造装置
JP2020088225A (ja) 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法
JP2006073794A (ja) 電界効果トランジスタ及びその製造方法
JP2020088117A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6724548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees