WO2012046428A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2012046428A1
WO2012046428A1 PCT/JP2011/005549 JP2011005549W WO2012046428A1 WO 2012046428 A1 WO2012046428 A1 WO 2012046428A1 JP 2011005549 W JP2011005549 W JP 2011005549W WO 2012046428 A1 WO2012046428 A1 WO 2012046428A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
semiconductor device
release
manufacturing
Prior art date
Application number
PCT/JP2011/005549
Other languages
English (en)
French (fr)
Inventor
松本　晋
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012046428A1 publication Critical patent/WO2012046428A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a flexible semiconductor device.
  • a resin substrate layer to be a film substrate is formed on the surface of a support substrate such as a glass substrate, and a semiconductor element layer is formed on the surface of the substrate layer in a general semiconductor process.
  • a single-wafer manufacturing method is widely known in which a support substrate and a substrate layer are separated after being formed.
  • a method of separating the support substrate and the substrate layer for example, a method of irradiating laser light from the back surface of the support substrate and utilizing ablation of the laser light, and between the support substrate and the substrate layer A method of forming a release layer in advance and using the release layer has been proposed.
  • Patent Documents 1 and 2 The method using the latter release layer is disclosed in Patent Documents 1 and 2, for example.
  • Patent Documents 1 and 2 apply a step of preparing a carrier corresponding to a support substrate and a release layer containing a cyclic olefin copolymer in a first area in one or more blocks on the carrier.
  • a substrate structure applied to a flexible electronic device comprising: a step; and a step of forming a flexible substrate having a second area larger than the first area on the release layer and the carrier and having a higher adhesion to the carrier than the release layer
  • a manufacturing method is disclosed.
  • the stress generated in the thin film constituting the semiconductor element layer also increases. Therefore, the generated stress may cause the substrate layer to peel off from the support substrate during the semiconductor process. If it becomes so, the yield at the time of manufacturing a flexible semiconductor device will fall, or the inside of the processing chamber of the semiconductor manufacturing apparatus used for a semiconductor process will be contaminated.
  • the present invention has been made in view of such a point, and an object thereof is to manufacture a flexible semiconductor device by suppressing peeling of a substrate layer during a semiconductor process.
  • a release layer is formed by subjecting the release layer forming film formed on the support substrate to an adhesion improving treatment.
  • a method for manufacturing a semiconductor device is a method for manufacturing a flexible semiconductor device, and after forming a release layer forming film on a support substrate, an adhesion improving process is performed on the release layer forming film.
  • a semiconductor element layer forming step of forming a semiconductor element layer, and the substrate layer exposed from the semiconductor element layer is cut along the periphery of the semiconductor element layer, and then the cut substrate layer is removed from the release layer And a peeling step of peeling from the support substrate through the substrate.
  • the release layer is formed on the support substrate in the release layer formation step
  • the substrate layer is formed on the release layer in the substrate layer formation step
  • the substrate layer is formed on the substrate layer in the semiconductor element layer formation step.
  • a flexible semiconductor device is specifically manufactured by forming a semiconductor element layer and peeling the substrate layer on which the semiconductor element layer is formed from the support substrate through the peeling layer in the peeling step.
  • the adhesion between the support substrate and the substrate layer is improved by performing an adhesion improving process on the peeling layer forming film to be the peeling layer, so the semiconductor element layer forming step using a semiconductor process
  • peeling of the substrate layer from the support substrate is suppressed. Therefore, peeling of the substrate layer during the semiconductor process can be suppressed, and a flexible semiconductor device can be manufactured.
  • the adhesion improving treatment may be performed by forming a plurality of notches in the release layer forming film.
  • the release layer forming step a plurality of notches are formed in the release layer forming film to form the release layer, so that the substrate layer contacts the support substrate through the notch portions of the release layer. As a result, the adhesion between the support substrate and the substrate layer is specifically improved.
  • a sacrifice layer forming step of covering the release layer and depositing and forming a sacrifice layer so as to be a base layer of the substrate layer may be provided.
  • the sacrificial layer is formed so as to be interposed between the peeling layer and the substrate layer in the sacrificial layer forming step, when the substrate layer is peeled from the supporting substrate in the peeling step, the support substrate Even if the surface on the semiconductor device side that is in contact with each other through each notch of the release layer is damaged, the sacrificial layer is only damaged, and the substrate layer and the semiconductor device including the same are damaged. It becomes difficult. Also, in the sacrificial layer forming step, the sacrificial layer is deposited and formed so as to cover the release layer, so that the adhesion between the release layer and the sacrificial layer deposited thereon improves the adhesion between the support substrate and the substrate layer. To do.
  • the sacrificial layer may be formed by forming a conductive film.
  • the conductive film is deposited to form the sacrificial layer. Therefore, in the peeling step, the substrate layer and the semiconductor device including the substrate layer are damaged through the sacrificial layer of the conductive film. For example, by grounding a sacrificial layer made of a conductive film, charging in the peeling process is suppressed.
  • the sacrificial layer may be formed by forming an insulating film.
  • the substrate layer and the semiconductor device including the substrate layer are damaged through the sacrificial layer made of the insulating film in the peeling step. It becomes difficult to receive.
  • a sacrificial layer removing step for removing the sacrificial layer may be provided after the peeling step.
  • the sacrificial layer removing step for removing the sacrificial layer is provided after the peeling step, the sacrificial layer that is in contact with the support substrate is peeled off from the support substrate in the peeling step. Even if damaged, the sacrificial layer is removed by performing the sacrificial layer removing step.
  • the size of each notch in the substrate surface direction may be smaller than the thickness of the substrate layer.
  • the size of each notch portion of the release layer in the substrate surface direction is formed smaller than the thickness of the substrate layer. Therefore, in the release step, the substrate layer is released from the support substrate. Even if the substrate layer that was in contact with the support substrate through each notch of the release layer is damaged, the back side of the substrate layer is only damaged and formed on the substrate layer (front surface). The formed semiconductor element layer is not easily damaged.
  • a non-electronic member may be formed so as to overlap the notch portions.
  • a non-electronic member such as a columnar spacer or a black matrix that is unlikely to affect the semiconductor element layer is provided so as to overlap each notch portion of the release layer.
  • the peeling step when the substrate layer is peeled from the support substrate, the function of the semiconductor element layer is maintained even if the substrate layer that has been in contact with the support substrate through the notch portions of the release layer is damaged. The influence on is suppressed.
  • the cut substrate layer may be peeled in order from one end side to the other end side.
  • the cut substrate layer is peeled in order from the one end side to the other end side (so that the peeling interface is linear).
  • the entire surface of the layer can be peeled off with a smaller force than when the whole surface is peeled off at once (so that the peeling interface becomes planar).
  • each notch is formed from one end side of the cut substrate layer. You may form elongate so that it may extend toward the other end side.
  • each notch portion of the release layer is formed elongated along the direction of peeling in the release step.
  • the area of the substrate layer that is in contact with the support substrate through each notch of the release layer gradually increases or decreases, and the releasability is ensured.
  • the adhesion improving treatment may be performed by depositing and forming a thin film on the release layer forming film.
  • a thin film is deposited on the release layer forming film to form the release layer. Therefore, due to the adhesion between the release layer forming film constituting the release layer and the thin film deposited thereon. The adhesion between the support substrate and the substrate layer is specifically improved.
  • the release layer is formed by performing the adhesion improving process on the release layer forming film formed on the support substrate, the release of the substrate layer during the semiconductor process is suppressed, and a flexible semiconductor device is provided. Can be manufactured.
  • FIG. 1 is a cross-sectional view of the semiconductor device according to the first embodiment.
  • FIG. 2 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3 is an explanatory diagram illustrating the method for manufacturing the semiconductor device according to the first embodiment in a plan view.
  • FIG. 4 is a plan view showing a release layer used in the method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 5 is a schematic diagram illustrating damage in a peeling process in the method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 6 is another schematic diagram illustrating damage in the peeling process in the method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 7 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 8 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to the third embodiment.
  • FIG. 9 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to the fourth embodiment.
  • FIG. 10 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the fifth embodiment.
  • FIG. 11 is a schematic diagram illustrating damage in a peeling process in the method for manufacturing a semiconductor device according to the comparative example.
  • Embodiment 1 of the Invention 1 to 6 show Embodiment 1 of a semiconductor device manufacturing method according to the present invention. Specifically, FIG. 1 is a cross-sectional view of the semiconductor device 30a of this embodiment.
  • the semiconductor device 30 a includes a resin substrate layer 15 and a semiconductor element layer 25 provided on the substrate layer 15.
  • the semiconductor element layer 25 has a plurality of gate lines (not shown) provided on the substrate layer 15 so as to extend in parallel with each other, and extends in parallel with each other in a direction perpendicular to the gate lines. And a plurality of thin film transistors (hereinafter referred to as “TFT”) 5 provided at each intersection of each gate line and each source line, A protective film 20 provided so as to cover the TFT 5 and a plurality of pixel electrodes 21 provided in a matrix on the protective film 20 are provided.
  • TFT thin film transistors
  • the TFT 5 includes a gate electrode 16 provided on the substrate layer 15, a gate insulating film 17 provided so as to cover the gate electrode 16, and a gate insulating film 17.
  • the gate electrode 16 is a part of the gate line or a protruding part to the side.
  • the source electrode 19a is a part of the source line or a protruding part to the side.
  • the drain electrode 19 b is connected to the pixel electrode 21 through a contact hole (not shown) formed in the protective film 20.
  • the semiconductor device 30a having the above configuration is a so-called TFT substrate (active matrix substrate), and constitutes a liquid crystal display panel together with a counter substrate disposed opposite to each other and a liquid crystal layer sealed between the two substrates. Is.
  • FIG. 2 and FIG. 3 are explanatory views showing the method of manufacturing the semiconductor device 30a in cross section and plane respectively.
  • FIG. 4 is a plan view showing release layers 12aa to 12ae used in the method for manufacturing the semiconductor device 30a.
  • FIG. 5 is a schematic diagram showing damage D received in the peeling process in the manufacturing method of the semiconductor device 30a
  • FIG. 6 is another schematic diagram showing damage D received in the peeling process in the manufacturing method of the semiconductor device 30a. is there. 5 and 6 and FIG. 11 described later, (a) in the left figure is a schematic diagram before peeling, and (b) in the right figure is a schematic diagram after peeling.
  • ⁇ Peeling layer forming step> First, after drying the silane coupling agent 11 on a support substrate 10 such as a glass substrate, a silicon substrate, a stainless steel substrate, or a quartz substrate, as shown in FIG. 2A, for example, by a slit coat method or a spin coat method. The film is applied so that its thickness is about 50 nm to 400 nm.
  • the entire substrate coated with the silane coupling agent 11 is made of Teflon (registered trademark) or Cyclone by, for example, slit coating or spin coating.
  • the release layer forming film 12 is formed by applying a fluorine-based resin material such as Top (registered trademark) so that the thickness after drying becomes about 50 nm to 400 nm.
  • the release layer forming film 12 exposed from the photoresist is etched, as shown in FIGS. 2C and 3B.
  • a plurality of cutout portions C are formed to form the release layer 12a.
  • the manufacturing method of forming a photoresist on the release layer forming film 12 and patterning the release layer forming film 12 using the photoresist is exemplified.
  • the photosensitive fluorine-based resin material is used. May be used to pattern the release layer forming film 12 without forming a photoresist.
  • release layer 12a release layers 12aa to 12ae
  • an arrow P indicates a peeling direction in a peeling process described later.
  • the release layer 12aa has a plurality of cutout portions Ca each formed in an elongated rhombus shape along the release direction P, as shown in FIG.
  • the release layer 12ab has a plurality of cutout portions Cb each formed in an elongated oval shape along the release direction P, as shown in FIG.
  • the release layer 12ac has a plurality of cutout portions Cc formed linearly so as to extend in parallel with each other along the release direction P.
  • the release layer 12ad has a plurality of cutout portions Cd formed in a continuous dot shape so as to extend parallel to each other along the release direction P.
  • the release layer 12ae is formed in a linear shape so as to extend in parallel to each other in a direction intersecting with the release direction P by about ⁇ 30 °, and is formed in a lattice shape as a whole (a plurality of layers). (Not shown). Note that the plurality of cutout portions C formed in the release layer 12a may be integrally formed as a cutout portion Ce as in the cutout portion Ce.
  • the notches Ca to Ce are the outer circumferences of the release layers 12aa to 12ae in consideration of both the adhesion between the support substrate 10 and the substrate layer 15 described later and the release property of the substrate layer 15 from the support substrate 10.
  • An occupation ratio of about 100 ppm to 50% is preferable with respect to the entire area defined by the edge.
  • the size of the notches Ca, Cb and Cd in the substrate surface direction is, for example, a maximum length of about 1 ⁇ m to 20 ⁇ m, which is sufficiently smaller than the thickness of the substrate layer 15 described later.
  • ⁇ Substrate layer formation process> for example, a polyimide resin or a varnish is applied to the entire substrate on which the release layer 12a has been formed in the release layer forming step, as shown in FIG. 2 (d) and FIG. 3 (c).
  • a resin substrate layer 15 is formed by coating so that the thickness after drying is about 3 to 40 ⁇ m.
  • the resin substrate layer 15 is exemplified, but the substrate layer 15 is an inorganic film, an organic film, or a laminate thereof deposited by a CVD (Chemical Vapor Deposition) method, a vapor deposition method, a sputtering method, or the like. You may be comprised by the film
  • CVD Chemical Vapor Deposition
  • the TFT 5, the protective film 20, and the like are formed using a general semiconductor process (for example, film formation by sputtering or CVD method, photolithography, dry etching, etc.).
  • a general semiconductor process for example, film formation by sputtering or CVD method, photolithography, dry etching, etc.
  • the semiconductor element layer 25 is disposed inside the outer peripheral edge of the release layer 12a.
  • a non-electronic member 26 such as a columnar spacer or a black matrix may be formed on the substrate layer 15 so as to overlap the notch C of the release layer 12a.
  • FIG. 2 First, in the region between the periphery of the semiconductor element layer 25 and the outer peripheral edge of the release layer 12a on the surface of the substrate layer 15 exposed from the semiconductor element layer 25 formed in the semiconductor element layer forming step, FIG. As shown in FIG. 2, the substrate layer 15 is cut by irradiating the laser light L from the laser light source 50 along the periphery of the semiconductor element layer 25.
  • the semiconductor element layer 25 formed on the cut substrate layer 15 using, for example, a vacuum suction device in which the suction surface is formed in a convex curved surface.
  • a vacuum suction device in which the suction surface is formed in a convex curved surface.
  • the substrate layer 15 on which the semiconductor element layer 25 is formed is moved from the one end side to the other end side as shown in FIG. Peel in order.
  • the peeling method using the vacuum suction device is exemplified, but peeling is performed by peeling the substrate layer 15 by blowing air into the peeling interface between the peeling layer 12a and the substrate layer 15 on the support substrate 10. It may be a method.
  • the substrate layer 15 that has been in contact with the support substrate 10 through the respective cutouts C of the release layer 12a receives damage D due to the release on the back surface thereof as shown in FIG. Since the size of the notch C is sufficiently small with respect to the thickness of the substrate layer 15, the semiconductor element layer 25 formed on the surface of the substrate layer 15 can be hardly damaged.
  • the substrate layer 115 receives damage D in the entire substrate thickness direction. The semiconductor element layer 25 formed on the surface of the substrate layer 115 is likely to be damaged D.
  • FIG. 11 is a schematic diagram corresponding to FIG. 5 showing the damage D received in the peeling step in the method of manufacturing the semiconductor device of the comparative example.
  • the influence on the function of the semiconductor element layer 25 can be suppressed by arranging the notch C of the release layer 12a so as to overlap the non-electronic member 26 such as a columnar spacer or a black matrix. it can.
  • the notch portion C of the peeling layer 12a may be disposed so as to overlap the TFT 5.
  • the semiconductor device 30a can be manufactured as described above.
  • the release layer 12a is formed on the support substrate 10 in the release layer forming step, and the substrate is formed on the release layer 12a in the substrate layer forming step.
  • the semiconductor element layer forming step the semiconductor element layer 25 is formed on the substrate layer 15, and in the peeling step, the substrate layer 15 on which the semiconductor element layer 25 is formed is removed from the support substrate 10 with the peeling layer 12a.
  • the flexible semiconductor device 30a can be specifically manufactured by peeling through the substrate.
  • the substrate layer 15 is formed in each notch of the release layer 12a by forming a plurality of notches C in the release layer forming film 12 to be the release layer 12a and performing an adhesion improving process. Since the adhesion between the support substrate 10 and the substrate layer 15 is improved by contacting the support substrate 10 via the part C, the substrate layer 15 is peeled off from the support substrate 10 in the semiconductor element layer forming step using a semiconductor process. Can be suppressed. Therefore, peeling of the substrate layer 15 during the semiconductor process can be suppressed, and the flexible semiconductor device 30a can be manufactured.
  • the size of each notch portion C of the release layer 12a in the substrate surface direction is formed smaller than the thickness of the substrate layer 15.
  • the peeling step when the substrate layer 15 is peeled from the support substrate 10, even if the substrate layer 15 that has been in contact with the support substrate 10 through the notches C of the release layer 12 a is damaged D, The back surface side of the layer 15 only receives damage D, and the semiconductor element layer 25 formed on the substrate layer 15 (front surface) can be made difficult to receive damage D.
  • the columnar spacer considered to hardly affect the semiconductor element layer 25 so as to overlap the notch portion C of the release layer 12a. Since the non-electronic member 26 such as a black matrix is formed, when the substrate layer 15 is peeled from the support substrate 10 in the peeling step, the support substrate 10 is in contact with the cutout portion C of the peeling layer 12a. Even if the substrate layer 15 receives the damage D, the influence on the function of the semiconductor element layer 25 can be suppressed.
  • the cut substrate layer 15 is peeled off in order from the one end side to the other end side so that the peeling interface is linear. Therefore, for example, the cut substrate layer 15 can be peeled off with a smaller force than when the entire surface of the cut substrate layer 15 is peeled off once so that the peeling interface becomes planar.
  • each cutout portion C (Ca, Cb, and Cc) of the release layer 12a is formed elongated along the direction in which the notch is peeled off in the release step. Therefore, when the substrate layer 15 is peeled from the support substrate 10 in the peeling step, the substrate layer 15 that is in contact with the support substrate 10 through the notches C (Ca, Cb, and Cc) of the release layer 12a. The area of the film gradually increases or decreases, and the peelability can be ensured.
  • FIG. 7 is a cross-sectional view illustrating a method for manufacturing the semiconductor device 30a of this embodiment.
  • the same portions as those in FIGS. 1 to 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the manufacturing method in which the substrate layer 15 is formed on the support substrate 10 via the release layer 12a is illustrated.
  • the sacrificial layer 13a is provided between the release layer 12a and the substrate layer 15.
  • the manufacturing method to interpose is illustrated.
  • an inorganic insulating film such as a silicon oxide film is formed on the entire substrate on which the peeling layer 12a is formed by performing the peeling layer forming process by, for example, a CVD method.
  • a sacrificial layer 13a (see FIG. 7A) is formed by forming a film with a thickness of about 50 nm to 1 ⁇ m (sacrificial layer forming step).
  • the substrate layer 15 and the semiconductor element layer 25 are formed as shown in FIG. 7A by performing the substrate layer forming process and the semiconductor element layer forming process as in the first embodiment.
  • damage D is applied to the sacrificial layer 13a on the back surface of the substrate layer 15 as shown in FIG. 7C.
  • the received laminate is formed.
  • the sacrificial layer 13a is removed by etching the back surface of the laminate that has received the damage D with hydrofluoric acid or buffered hydrofluoric acid (sacrificial layer removing step).
  • the semiconductor device 30a can be manufactured as described above.
  • the sacrificial layer 13a serving as the base layer of the substrate layer 15 is replaced with the notches C of the release layer 12a. Since the contact between the support substrate 10 and the substrate layer 15 is improved by contacting the support substrate 10 via the semiconductor substrate 30, peeling of the substrate layer 15 during the semiconductor process can be suppressed and the flexible semiconductor device 30 a can be manufactured. it can.
  • the sacrificial layer 13a is formed so as to be interposed between the release layer 12a and the substrate layer 15 in the sacrifice layer forming step.
  • the sacrificial layer 13a is deposited and formed so as to cover the release layer 12a. Therefore, due to the adhesion between the release layer 12a and the sacrificial layer 13a deposited thereon, the support substrate 10 and the substrate layer 15 are formed. Adhesiveness can be improved.
  • the sacrifice layer removing step for removing the sacrifice layer 13a is provided after the peeling step, the substrate layer 15 is peeled from the support substrate 10 in the peeling step.
  • the damage D of the sacrificial layer 13a can be eliminated by performing the sacrificial layer removing step.
  • FIG. 8 is an explanatory view showing the method of manufacturing the semiconductor device 30a of the present embodiment in cross section.
  • the manufacturing method in which the sacrificial layer 13a made of an inorganic insulating film is interposed between the release layer 12a and the substrate layer 15 is exemplified.
  • the release layer 12a is interposed between the release layer 12a and the substrate layer 15.
  • a manufacturing method in which a sacrificial layer 13b made of a conductive film is interposed is illustrated.
  • an ITO (Indium Tin Oxide) film or an IZO (Indium) film is formed on the entire substrate on which the release layer 12a is formed by performing the release layer forming process, for example, by CVD.
  • a sacrificial layer 13b (see FIG. 8A) is formed by depositing a transparent conductive film such as a Zinc Oxide film with a thickness of about 50 nm to 1 ⁇ m (sacrificial layer forming step).
  • a transparent conductive film is exemplified as a conductive film for forming the sacrificial layer 13b.
  • an aluminum film, a copper film, and a silver film are exemplified.
  • a transparent metal conductive film having a thin film or the like may be used, or a sacrificial layer removing process described later may be performed, and thus a metal conductive film having a light shielding property may be used.
  • the substrate layer 15 and the semiconductor element layer 25 are formed as shown in FIG. 8A by performing the substrate layer forming process and the semiconductor element layer forming process as in the first embodiment.
  • damage D is applied to the sacrificial layer 13b on the back surface of the substrate layer 15 as shown in FIG. 8C.
  • the received laminate is formed.
  • the sacrificial layer 13b is removed by etching the back surface of the laminate that has received the damage D (sacrificial layer removing step).
  • the manufacturing method for performing the sacrificial layer removing step is exemplified, but when the sacrificial layer 13b is transparent, the sacrificial layer removing step may be omitted.
  • the semiconductor device 30a can be manufactured as described above.
  • the sacrifice layer 13b serving as the base layer of the substrate layer 15 is replaced with each notch C of the release layer 12a. Since the contact between the support substrate 10 and the substrate layer 15 is improved by contacting the support substrate 10 via the semiconductor substrate 30, peeling of the substrate layer 15 during the semiconductor process can be suppressed and the flexible semiconductor device 30 a can be manufactured. it can.
  • the sacrificial layer 13b is formed so as to be interposed between the release layer 12a and the substrate layer 15 in the sacrifice layer forming step.
  • the sacrificial layer 13b Only the damage D is received, and the substrate layer 15 and the semiconductor device 30a including the same can be made difficult to receive the damage D.
  • the sacrificial layer forming step the sacrificial layer 13b is deposited and formed so as to cover the release layer 12a. Therefore, the support substrate 10 and the substrate layer 15 are formed by the adhesion between the release layer 12a and the sacrificial layer 13b deposited thereon. Adhesiveness can be improved.
  • the sacrifice layer removing step of removing the sacrifice layer 13b is provided after the peeling step, the substrate layer 15 is peeled from the support substrate 10 in the peeling step. Even if the sacrificial layer 13b that has been in contact with the support substrate 10 is damaged D, the sacrificial layer removal step can be performed to eliminate the damage D of the sacrificial layer 13b.
  • the sacrificial layer 13b is formed by depositing the conductive film. Therefore, for example, by grounding the sacrificial layer 13b, Charge can be suppressed.
  • FIG. 9 is a cross-sectional view illustrating a method for manufacturing the semiconductor device 30b of this embodiment.
  • the manufacturing method in which the sacrificial layer 13a made of an inorganic insulating film is interposed between the release layer 12a and the substrate layer 15 is exemplified.
  • the release layer 12a is interposed between the release layer 12a and the substrate layer 15.
  • a manufacturing method in which a sacrificial layer 13c made of an organic insulating film is interposed is illustrated.
  • the entire surface of the substrate on which the release layer 12a is formed by performing the release layer forming process is made of, for example, polyparaxylene (parylene) by CVD or vapor deposition.
  • a sacrificial layer 13c (see FIG. 9A) is formed by forming an organic insulating film with a thickness of about 50 nm to 1 ⁇ m (sacrificial layer forming step).
  • the substrate layer 15 and the semiconductor element layer 25 are formed as shown in FIG. 9A by performing the substrate layer forming process and the semiconductor element layer forming process as in the first embodiment.
  • a semiconductor device 30b in which the sacrificial layer 13c on the back surface of the substrate layer 15 is damaged D is manufactured by performing a peeling process.
  • the sacrificial layer 13c that has received may be removed.
  • the sacrificial layer 13c serving as the base layer of the substrate layer 15 is formed in each notch portion of the release layer 12a. Since the contact between the support substrate 10 and the substrate layer 15 is improved by contacting with the support substrate 10 through C, the peeling of the substrate layer 15 during the semiconductor process is suppressed, and the flexible semiconductor device 30b is manufactured. be able to.
  • the sacrificial layer 13c is formed so as to be interposed between the release layer 12a and the substrate layer 15 in the sacrifice layer forming step.
  • the sacrificial layer 13c is Only the damage D is received, and the substrate layer 15 and the semiconductor device 30b including the same can be made difficult to receive the damage D.
  • the sacrificial layer forming step the sacrificial layer 13c is deposited and formed so as to cover the release layer 12a. Therefore, due to the adhesion between the release layer 12a and the sacrificial layer 13c deposited thereon, the support substrate 10 and the substrate layer 15 are formed. Adhesiveness can be improved.
  • FIG. 10 is a cross-sectional view illustrating a method for manufacturing the semiconductor device 30c of this embodiment.
  • the manufacturing method in which the notch portion C is formed in the release layer forming film 12 and the adhesion improving process is performed is exemplified.
  • a thin film is deposited on the release layer forming film 12 to be in close contact.
  • the manufacturing method which performs a property improvement process is illustrated.
  • the manufacturing method of the present embodiment includes a peeling layer forming step, a substrate layer forming step, a semiconductor element layer forming step, and a peeling step.
  • the substrate layer forming step, the semiconductor element layer forming step, and the peeling step are described above. Since it is substantially the same as the process of Embodiment 1, the description will focus on the peeling layer forming process.
  • a film thickness after drying a silane coupling agent (not shown) on a supporting substrate 10 such as a glass substrate, a silicon substrate, a stainless steel substrate, or a quartz substrate by, for example, a slit coating method or a spin coating method is 50 nm to 400 nm. Apply to a degree.
  • the fluorine resin material such as Teflon (registered trademark) or Cytop (registered trademark) is dried on the entire substrate coated with the silane coupling agent by, for example, slit coating or spin coating.
  • the release layer forming film 12 (see FIG. 10A) is formed by coating so that the thickness is about 50 nm to 400 nm.
  • an organic insulating film such as polyparaxylene (parylene) is deposited to a thickness of about 50 nm to 1 ⁇ m on the entire substrate on which the release layer forming film 12 has been formed by, for example, CVD or vapor deposition.
  • a thin film 13d is formed to form a release layer 12a including the release layer forming film 12 and the deposited thin film 13d (release layer forming step).
  • the semiconductor device 30c of this embodiment can be manufactured by performing the substrate layer forming step, the semiconductor element layer forming step, and the peeling step in the same manner as in the first embodiment.
  • the release layer 12a is formed on the support substrate 10 in the release layer forming step, and the substrate is formed on the release layer 12a in the substrate layer forming step.
  • the semiconductor element layer forming step the semiconductor element layer 25 is formed on the substrate layer 15, and in the peeling step, the substrate layer 15 on which the semiconductor element layer 25 is formed is removed from the support substrate 10 with the peeling layer 12a.
  • the flexible semiconductor device 30c can be specifically manufactured by peeling through.
  • the deposited thin film 13d is formed on the release layer forming film 12 and the adhesion improving process is performed, so that the release layer forming film 12 constituting the release layer 12a and the deposited thin film laminated thereon are formed. Since the adhesion between the support substrate 10 and the substrate layer 15 is improved by the adhesion to the substrate 13d, peeling of the substrate layer 15 from the support substrate 10 can be suppressed in the semiconductor element layer forming step using a semiconductor process. . Therefore, peeling of the substrate layer 15 during the semiconductor process can be suppressed, and the flexible semiconductor device 30c can be manufactured.
  • the deposited thin film 13d formed on the back surface of the substrate layer 15 functions as a sacrificial layer, so that the substrate layer 15 and the semiconductor device 30c including the same are damaged. It can be made difficult to receive.
  • the TFT substrate constituting the liquid crystal display panel is exemplified as the semiconductor device, but the present invention is also applied to an organic EL (electroluminescence) display panel, electronic paper, an electronic tag, a sensor, a solar cell, and the like. can do.
  • organic EL electroluminescence
  • the semiconductor device using amorphous silicon is exemplified, but the present invention can also be applied to a semiconductor device using polysilicon, microcrystalline silicon, or the like.
  • the present invention can suppress the peeling of the substrate layer during the semiconductor process, and can manufacture a flexible semiconductor device. Therefore, the present invention is useful for a method for manufacturing flexible electronic elements in general.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

　本発明は、半導体プロセス中の基板層の剥がれを抑制して、フレキシブルな半導体装置を製造するものである。支持基板（１０）上に剥離層形成膜（１２）を形成した後に、剥離層形成膜（１２）に密着性向上処理を行うことにより、剥離層（１２ａ）を形成する剥離層形成工程と、剥離層（１２ａ）上に樹脂製の基板層（１５）を形成する基板層形成工程と、基板層（１５）上に剥離層（１２ａ）の周端よりも内側に配置するように半導体素子層（２５）を形成する半導体素子層形成工程と、半導体素子層（２５）から露出する基板層（１５）を半導体素子層（２５）の周囲に沿って切断した後に、切断された基板層（１５）を剥離層（１２ａ）を介して支持基板（１０）から剥離させる剥離工程とを備える。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関し、特に、フレキシブルな半導体装置の製造方法に関するものである。
　近年、例えば、フィルム基板上に半導体素子層などが設けられた表示装置などのフレキシブルな半導体装置が注目されている。このフレキシブルな半導体装置を製造する方法としては、ガラス基板などの支持基板の表面にフィルム基板となる樹脂製の基板層を形成し、その基板層の表面に半導体素子層などを一般的な半導体プロセスで形成した後に、支持基板と基板層とを分離する枚葉式の製造方法が広く知られている。ここで、支持基板と基板層とを分離する方法としては、例えば、支持基板の裏面からレーザー光を照射して、そのレーザー光のアブレーションを利用する方法、及び支持基板と基板層との間に予め剥離層を形成し、その剥離層を利用する方法が提案されている。
　前者のアブレーションを利用する方法は、レーザー光の照射により基板層の裏面全体がダメージを受け易いので、特に、半導体装置を表示装置として用いる場合には、表示ムラの発生が懸念される。
　後者の剥離層を利用する方法は、例えば、特許文献１及び２に開示されている。
　具体的に、特許文献１及び２には、支持基板に相当するキャリアを準備する工程と、キャリア上に１つ又はそれ以上のブロックで第１の面積で環状オレフィンコポリマーを含む剥離層を塗布する工程と、剥離層及びキャリア上に第１の面積よりも大きい第２の面積で、キャリアに対する密着度が剥離層よりも高いフレキシブル基板を形成する工程とを備えるフレキシブル電子デバイスに適用される基板構造の作製方法が開示されている。
特開２０１０－６７９５７号公報 特開２０１０－１１１８５３号公報
　ところで、剥離層を利用する方法では、例えば、画像を表示する表示領域の大型化に伴って、基板層上の半導体素子層が大きくなると、半導体素子層を構成する薄膜に発生する応力も大きくなるので、その発生した応力により、半導体プロセス中に基板層が支持基板から剥がれるおそれがある。そうなると、フレキシブルな半導体装置を製造する際の歩留まりが低下したり、半導体プロセスに用いる半導体製造装置の処理室の内部が汚染されたりしてしまう。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、半導体プロセス中の基板層の剥がれを抑制して、フレキシブルな半導体装置を製造することにある。
　上記目的を達成するために、本発明は、支持基板上に形成した剥離層形成膜に密着性向上処理を行うことにより、剥離層を形成するようにしたものである。
　具体的に本発明に係る半導体装置の製造方法は、フレキシブルな半導体装置を製造する方法であって、支持基板上に剥離層形成膜を形成した後に、該剥離層形成膜に密着性向上処理を行うことにより、剥離層を形成する剥離層形成工程と、上記剥離層上に樹脂製の基板層を形成する基板層形成工程と、上記基板層上に上記剥離層の周端よりも内側に配置するように半導体素子層を形成する半導体素子層形成工程と、上記半導体素子層から露出する上記基板層を該半導体素子層の周囲に沿って切断した後に、該切断された基板層を上記剥離層を介して上記支持基板から剥離させる剥離工程とを備えることを特徴とする。
　上記の方法によれば、剥離層形成工程において、支持基板上に剥離層を形成し、基板層形成工程において、剥離層上に基板層を形成し、半導体素子層形成工程において、基板層上に半導体素子層を形成し、剥離工程において、半導体素子層が形成された基板層を支持基板から剥離層を介して剥離させることにより、フレキシブルな半導体装置が具体的に製造される。ここで、剥離層形成工程では、剥離層となる剥離層形成膜に密着性向上処理を行うことにより、支持基板と基板層との密着性を向上させるので、半導体プロセスを用いる半導体素子層形成工程では、支持基板からの基板層の剥がれが抑制される。したがって、半導体プロセス中の基板層の剥がれを抑制して、フレキシブルな半導体装置を製造することが可能になる。
　上記剥離層形成工程では、上記剥離層形成膜に複数の切り欠き部を形成することにより、上記密着性向上処理を行ってもよい。
　上記の方法によれば、剥離層形成工程では、剥離層形成膜に複数の切り欠き部を形成して剥離層を形成するので、基板層が剥離層の切り欠き部を介して支持基板に接触することになり、支持基板と基板層との密着性が具体的に向上する。
　上記剥離層形成工程及び基板層形成工程の間に、上記剥離層を覆うと共に、上記基板層の下地層となるように犠牲層を堆積して形成する犠牲層形成工程を備えてもよい。
　上記の方法によれば、犠牲層形成工程において、剥離層と基板層との間に介在するように犠牲層を形成するので、剥離工程において、基板層を支持基板から剥離させる際に、支持基板に剥離層の各切り欠き部を介して接触していた半導体装置側の表面がダメージを受けても、犠牲層がダメージを受けるだけになり、基板層及びそれを備えた半導体装置がダメージを受け難くなる。また、犠牲層形成工程では、剥離層を覆うように犠牲層を堆積して形成するので、剥離層とそれに堆積させた犠牲層との密着性により、支持基板と基板層との密着性が向上する。
　上記犠牲層形成工程では、導電膜を形成することにより、上記犠牲層を形成してもよい。
　上記の方法によれば、犠牲層形成工程では、導電膜を堆積して犠牲層を形成するので、剥離工程において、基板層及びそれを備えた半導体装置が導電膜の犠牲層を介してダメージを受け難くなると共に、例えば、導電膜からなる犠牲層を接地することより、剥離工程における帯電が抑制される。
　上記犠牲層形成工程では、絶縁膜を形成することにより、上記犠牲層を形成してもよい。
　上記の方法によれば、犠牲層形成工程では、絶縁膜を堆積して犠牲層を形成するので、剥離工程において、基板層及びそれを備えた半導体装置が絶縁膜からなる犠牲層を介してダメージを受け難くなる。
　上記剥離工程の後に、上記犠牲層を除去する犠牲層除去工程を備えてもよい。
　上記の方法によれば、剥離工程の後に、犠牲層を除去する犠牲層除去工程を備えるので、剥離工程において、基板層を支持基板から剥離させる際に、支持基板に接触していた犠牲層がダメージを受けても、犠牲層除去工程を行うことにより、犠牲層のダメージが排除される。
　上記剥離層形成工程では、上記各切り欠き部の基板表面方向の大きさを上記基板層の厚さよりも小さく形成してもよい。
　上記の方法によれば、剥離層形成工程では、剥離層の各切り欠き部の基板表面方向の大きさを基板層の厚さよりも小さく形成するので、剥離工程において、基板層を支持基板から剥離させる際に、支持基板に剥離層の各切り欠き部を介して接触していた基板層がダメージを受けても、基板層の裏面側がダメージを受けるだけになり、基板層上（表面）に形成された半導体素子層がダメージを受け難くなる。
　上記半導体素子層形成工程では、上記各切り欠き部に重なるように、非電子部材を形成してもよい。
　上記の方法によれば、半導体素子層形成工程では、剥離層の各切り欠き部に重なるように、例えば、半導体素子層に影響を与え難いと考えられる柱状スペーサやブラックマトリクスなどの非電子部材を形成するので、剥離工程において、基板層を支持基板から剥離させる際に、支持基板に剥離層の各切り欠き部を介して接触していた基板層がダメージを受けても、半導体素子層の機能への影響が抑制される。
　上記剥離工程では、上記切断された基板層の一方端側から他方端側に向けて順に剥離させてもよい。
　上記の方法によれば、剥離工程では、切断された基板層をその一方端側から他方端側に向けて順に（剥離界面が線状になるように）剥離させるので、例えば、切断された基板層の全面を一度で（剥離界面が面状になるように）剥離させる場合よりも小さな力で剥離させることが可能になる。
　上記剥離工程では、上記切断された基板層の一方端側から他方端側に向けて順に剥離させ、上記剥離層形成工程では、上記各切り欠き部を上記切断された基板層の一方端側から他方端側に向けて延びるように細長く形成してもよい。
　上記の方法によれば、剥離層形成工程では、剥離層の各切り欠き部を剥離工程で剥離させる方向に沿って細長く形成するので、剥離工程において、基板層を支持基板から剥離させる際に、支持基板に剥離層の各切り欠き部を介して接触している基板層の面積が徐々に増加又は減少することになり、剥離性が確保される。
　上記剥離層形成工程では、上記剥離層形成膜上に薄膜を堆積して形成することにより、上記密着性向上処理を行ってもよい。
　上記の方法によれば、剥離層形成工程では、剥離層形成膜に薄膜を堆積して剥離層を形成するので、剥離層を構成する剥離層形成膜とそれに堆積させた薄膜との密着性により、支持基板と基板層との密着性が具体的に向上する。
　本発明によれば、支持基板上に形成した剥離層形成膜に密着性向上処理を行うことにより、剥離層を形成するので、半導体プロセス中の基板層の剥がれを抑制して、フレキシブルな半導体装置を製造することができる。
図１は、実施形態１に係る半導体装置の断面図である。 図２は、実施形態１に係る半導体装置の製造方法を断面で示す説明図である。 図３は、実施形態１に係る半導体装置の製造方法を平面で示す説明図である。 図４は、実施形態１に係る半導体装置の製造方法に利用する剥離層を示す平面図である。 図５は、実施形態１に係る半導体装置の製造方法における剥離工程のダメージを示す模式図である。 図６は、実施形態１に係る半導体装置の製造方法における剥離工程のダメージを示す他の模式図である。 図７は、実施形態２に係る半導体装置の製造方法を断面で示す説明図である。 図８は、実施形態３に係る半導体装置の製造方法を断面で示す説明図である。 図９は、実施形態４に係る半導体装置の製造方法を断面で示す説明図である。 図１０は、実施形態５に係る半導体装置の製造方法を断面で示す説明図である。 図１１は、比較例に係る半導体装置の製造方法における剥離工程のダメージを示す模式図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《発明の実施形態１》
　図１～図６は、本発明に係る半導体装置の製造方法の実施形態１を示している。具体的に、図１は、本実施形態の半導体装置３０ａの断面図である。
　半導体装置３０ａは、図１に示すように、樹脂製の基板層１５と、基板層１５上に設けられた半導体素子層２５とを備えている。
　半導体素子層２５は、図１に示すように、基板層１５上に互いに平行に延びるように設けられた複数のゲート線（不図示）と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）と、各ゲート線及び各ソース線の交差部分毎にそれぞれ設けられた複数の薄膜トランジスタ（thin film transistor、以下、「ＴＦＴ」と称する）５と、各ＴＦＴ５を覆うように設けられた保護膜２０と、保護膜２０上にマトリクス状に設けられた複数の画素電極２１とを備えている。
　ＴＦＴ５は、図１に示すように、基板層１５上に設けられたゲート電極１６と、ゲート電極１６を覆うように設けられたゲート絶縁膜１７と、ゲート絶縁膜１７上に設けられ、ゲート電極１６に重なるようにチャネル領域１８ａｃが配置された真性アモルファスシリコン層１８ａと、真性アモルファスシリコン層１８ａ上に設けられ、そのチャネル領域１８ａｃが露出するように配置されたｎ＋アモルファスシリコン層１８ｂと、ｎ＋アモルファスシリコン層１８ｂ上に設けられ、チャネル領域１８ａｃを介して互いに離間及び対峙するように配置されたソース電極１９ａ及びドレイン電極１９ｂとを備えている。ここで、ゲート電極１６は、上記ゲート線の一部又は側方への突出部である。また、ソース電極１９ａは、上記ソース線の一部又は側方への突出部である。さらに、ドレイン電極１９ｂは、保護膜２０に形成されたコンタクトホール（不図示）を介して画素電極２１に接続されている。
　上記構成の半導体装置３０ａは、いわゆる、ＴＦＴ基板（アクティブマトリクス基板）であり、対向して配置される対向基板と、それらの両基板の間に封入される液晶層と共に、液晶表示パネルを構成するものである。
　次に、半導体装置３０ａの製造方法について説明する。なお、本実施形態の製造方法は、剥離層形成工程、基板層形成工程、半導体素子層形成工程及び剥離工程を備える。ここで、図２及び図３は、半導体装置３０ａの製造方法を断面及び平面でそれぞれ示す説明図である。また、図４は、半導体装置３０ａの製造方法に利用する剥離層１２ａａ～１２ａｅを示す平面図である。さらに、図５は、半導体装置３０ａの製造方法における剥離工程で受けるダメージＤを示す模式図であり、図６は、半導体装置３０ａの製造方法における剥離工程で受けるダメージＤを示す他の模式図である。なお、図５、図６及び後述する図１１では、左図の（ａ）が剥離前の模式図であり、右図の（ｂ）が剥離後の模式図である。
　＜剥離層形成工程＞
　まず、ガラス基板、シリコン基板、ステンレス基板、石英基板などの支持基板１０上に、図２（ａ）に示すように、例えば、スリットコート法やスピンコート法により、シランカップリング剤１１を乾燥後の厚さが５０ｎｍ～４００ｎｍ程度になるように塗布する。
　続いて、シランカップリング剤１１が塗布された基板全体に、図２（ｂ）及び図３（ａ）に示すように、例えば、スリットコート法やスピンコート法により、テフロン（登録商標）やサイトップ（登録商標）などのフッ素系樹脂材料を乾燥後の厚さが５０ｎｍ～４００ｎｍ程度になるように塗布することにより、剥離層形成膜１２を形成する。
　さらに、剥離層形成膜１２上にフォトレジスト（不図示）を形成した後に、フォトレジストから露出する剥離層形成膜１２をエッチングすることにより、図２（ｃ）及び図３（ｂ）に示すように、複数の切り欠き部Ｃを形成して、剥離層１２ａを形成する。なお、本実施形態では、剥離層形成膜１２上にフォトレジストを形成して、そのフォトレジストを用いて剥離層形成膜１２をパターニングする製造方法を例示したが、感光性を有するフッ素系樹脂材料を用いることにより、フォトレジストを形成せずに剥離層形成膜１２をパターニングしてもよい。
　以下に、図４を用いて、剥離層１２ａの具体的な構造（剥離層１２ａａ～１２ａｅ）について説明する。なお、図４（ａ）～図４（ｅ）では、矢印Ｐが後述する剥離工程における剥離方向を示している。
　剥離層１２ａａは、図４（ａ）に示すように、各々、剥離方向Ｐに沿って細長く菱形状に形成された複数の切り欠き部Ｃａを有している。
　剥離層１２ａｂは、図４（ｂ）に示すように、各々、剥離方向Ｐに沿って細長く楕円状に形成された複数の切り欠き部Ｃｂを有している。
　剥離層１２ａｃは、図４（ｃ）に示すように、剥離方向Ｐに沿って互いに平行に延びるように線状に形成された複数の切り欠き部Ｃｃを有している。
　剥離層１２ａｄは、図４（ｄ）に示すように、剥離方向Ｐに沿って互いに平行に延びるように連続した点状に形成された複数の切り欠き部Ｃｄを有している。
　剥離層１２ａｅは、図４（ｅ）に示すように、剥離方向Ｐに±３０°程度で交差する方向に互いに平行に延びるように線状に形成され、全体として格子状に形成された（複数の）切り欠き部Ｃｅを有している。なお、剥離層１２ａに形成される複数の切り欠き部Ｃは、切り欠き部Ｃｅのように、連結して一体に形成されていてもよい。
　ここで、切り欠き部Ｃａ～Ｃｅは、支持基板１０と後述する基板層１５との密着性、及び支持基板１０からの基板層１５の剥離性の両立を考慮すると、剥離層１２ａａ～１２ａｅの外周端により規定される全面積に対して、１００ｐｐｍ～５０％程度の占有率が好ましい。また、切り欠き部Ｃａ、Ｃｂ及びＣｄの基板表面方向の大きさは、例えば、その最大長さが１μｍ～２０μｍ程度であり、後述する基板層１５の厚さよりも十分に小さくなっている。
　＜基板層形成工程＞
　上記剥離層形成工程で剥離層１２ａが形成された基板全体に、図２（ｄ）及び図３（ｃ）に示すように、例えば、スリットコート法やスピンコート法により、ポリイミド樹脂やワニスなどを乾燥後の厚さが３μｍ～４０μｍ程度になるように塗布することにより、樹脂製の基板層１５を形成する。なお、本実施形態では、樹脂製の基板層１５を例示したが、基板層１５は、ＣＶＤ（Chemical Vapor Deposition）法、蒸着法、スパッタリング法などで堆積させた無機膜、有機膜又はそれらの積層膜などにより構成されていてもよい。
　＜半導体素子層形成工程＞
　上記基板層形成工程で形成された基板層１５上に、一般的な半導体プロセス（例えば、スパッタリング法やＣＶＤ法などによる成膜、フォトリソグラフィ、ドライエッチングなど）を用いて、ＴＦＴ５、保護膜２０、画素電極２１（図１参照）などを形成することにより、図２（ｅ）及び図３（ｄ）に示すように、半導体素子層２５を剥離層１２ａの外周端よりも内側に配置するように形成する。なお、基板層１５上には、図６（ａ）に示すように、剥離層１２ａの切り欠き部Ｃに重なるように、柱状スペーサやブラックマトリクスなどの非電子部材２６を形成してもよい。
　＜剥離工程＞
　まず、上記半導体素子層形成工程で形成された半導体素子層２５から露出する基板層１５の表面における半導体素子層２５の周囲と剥離層１２ａの外周端との間の領域に、図３（ｅ）に示すように、レーザー光源５０からのレーザー光Ｌを半導体素子層２５の周囲に沿って照射することにより、基板層１５を切断する。
　続いて、支持基板１０を平面状に固定した状態で、例えば、吸着面が凸の曲面に形成された真空吸着装置を用いて、切断された基板層１５上に形成された半導体素子層２５の表面をその一方端側から他方端側に向けて順に吸着することにより、図２（ｆ）に示すように、半導体素子層２５が形成された基板層１５をその一方端側から他方端側に向けて順に剥離させる。なお、本実施形態では、真空吸着装置を用いる剥離方法を例示したが、支持基板１０上の剥離層１２ａと基板層１５との間の剥離界面にエアーを吹き込むことにより基板層１５を剥離させる剥離方法であってもよい。
　ここで、剥離層１２ａの各切り欠き部Ｃを介して支持基板１０に接触していた基板層１５は、図５（ｂ）に示すように、その裏面に剥離によるダメージＤを受けるものの、切り欠き部Ｃの大きさが基板層１５の厚さに対して十分に小さいので、基板層１５の表面に形成された半導体素子層２５がダメージを受け難くすることができる。これに対して、切り欠き部Ｃの大きさが基板層１１５の厚さに対して大きい比較例では、図１１に示すように、基板層１１５が基板厚さ方向全体にダメージＤを受けることにより、基板層１１５の表面に形成された半導体素子層２５がダメージＤを受け易くなってしまう。なお、図１１は、比較例の半導体装置の製造方法における剥離工程で受けるダメージＤを示す図５に対応する模式図である。
　また、図６に示すように、剥離層１２ａの切り欠き部Ｃを柱状スペーサやブラックマトリクスなどの非電子部材２６に重ねて配置させることにより、半導体素子層２５の機能に対する影響を抑制することができる。なお、基板層１５を剥離させる際に加わるストレスによるＴＦＴ５の特性低下を考慮する必要がない場合には、剥離層１２ａの切り欠き部ＣをＴＦＴ５に重ねて配置させてもよい。
　以上のようにして、半導体装置３０ａを製造することができる。
　以上説明したように、本実施形態の半導体装置３０ａの製造方法によれば、剥離層形成工程において、支持基板１０上に剥離層１２ａを形成し、基板層形成工程において、剥離層１２ａ上に基板層１５を形成し、半導体素子層形成工程において、基板層１５上に半導体素子層２５を形成し、剥離工程において、半導体素子層２５が形成された基板層１５を支持基板１０から剥離層１２ａを介して剥離させることにより、フレキシブルな半導体装置３０ａを具体的に製造することができる。ここで、剥離層形成工程では、剥離層１２ａとなる剥離層形成膜１２に複数の切り欠き部Ｃを形成して密着性向上処理を行うことにより、基板層１５を剥離層１２ａの各切り欠き部Ｃを介して支持基板１０に接触させて、支持基板１０と基板層１５との密着性を向上させるので、半導体プロセスを用いる半導体素子層形成工程では、支持基板１０からの基板層１５の剥がれを抑制することができる。したがって、半導体プロセス中の基板層１５の剥がれを抑制して、フレキシブルな半導体装置３０ａを製造することができる。
　また、本実施形態の半導体装置３０ａの製造方法によれば、剥離層形成工程では、剥離層１２ａの各切り欠き部Ｃの基板表面方向の大きさを基板層１５の厚さよりも小さく形成するので、剥離工程において、基板層１５を支持基板１０から剥離させる際に、支持基板１０に剥離層１２ａの各切り欠き部Ｃを介して接触していた基板層１５がダメージＤを受けても、基板層１５の裏面側がダメージＤを受けるだけになり、基板層１５上（表面）に形成された半導体素子層２５がダメージＤを受け難くすることができる。
　また、本実施形態の半導体装置３０ａの製造方法によれば、半導体素子層形成工程では、剥離層１２ａの切り欠き部Ｃに重なるように、半導体素子層２５に影響を与え難いと考えられる柱状スペーサやブラックマトリクスなどの非電子部材２６を形成するので、剥離工程において、基板層１５を支持基板１０から剥離させる際に、支持基板１０に剥離層１２ａの切り欠き部Ｃを介して接触していた基板層１５がダメージＤを受けても、半導体素子層２５の機能への影響を抑制することができる。
　また、本実施形態の半導体装置３０ａの製造方法によれば、剥離工程では、切断された基板層１５をその一方端側から他方端側に向けて順に剥離界面が線状になるように剥離させるので、例えば、切断された基板層１５の全面を一度で剥離界面が面状になるように剥離させる場合よりも、切断された基板層１５を小さな力で剥離させることができる。
　また、本実施形態の半導体装置３０ａの製造方法によれば、剥離層形成工程では、剥離層１２ａの各切り欠き部Ｃ（Ｃａ、Ｃｂ及びＣｃ）を剥離工程で剥離させる方向に沿って細長く形成するので、剥離工程において、基板層１５を支持基板１０から剥離させる際に、支持基板１０に剥離層１２ａの各切り欠き部Ｃ（Ｃａ、Ｃｂ及びＣｃ）を介して接触している基板層１５の面積が徐々に増加又は減少することになり、剥離性を確保することができる。
　《発明の実施形態２》
　図７は、本実施形態の半導体装置３０ａの製造方法を断面で示す説明図である。なお、以下の各実施形態において、図１～図６と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記実施形態１では、支持基板１０上に剥離層１２ａを介して基板層１５を形成する製造方法を例示したが、本実施形態では、剥離層１２ａと基板層１５との間に犠牲層１３ａを介在させる製造方法を例示する。
　具体的には、まず、上記実施形態１と同様に、剥離層形成工程を行って剥離層１２ａが形成された基板全体に、例えば、ＣＶＤ法により、酸化シリコン膜などの無機絶縁膜を厚さ５０ｎｍ～１μｍ程度で成膜することにより、犠牲層１３ａ（図７（ａ）参照）を形成する（犠牲層形成工程）。
　続いて、上記実施形態１と同様に、基板層形成工程及び半導体素子層形成工程を行うことにより、図７（ａ）に示すように、基板層１５及び半導体素子層２５を形成する。
　さらに、上記実施形態１と同様に、図７（ｂ）に示すように、剥離工程を行うことにより、図７（ｃ）に示すように、基板層１５の裏面の犠牲層１３ａにダメージＤを受けた積層体が形成される。
　その後、ダメージＤを受けた積層体の裏面をフッ酸又はバッファードフッ酸によりエッチングすることにより、犠牲層１３ａを除去する（犠牲層除去工程）。
　以上のようにして、半導体装置３０ａを製造することができる。
　以上説明したように、本実施形態の半導体装置３０ａの製造方法によれば、上記実施形態１と同様に、基板層１５の下地層となる犠牲層１３ａを剥離層１２ａの各切り欠き部Ｃを介して支持基板１０に接触させて、支持基板１０と基板層１５との密着性を向上させるので、半導体プロセス中の基板層１５の剥がれを抑制して、フレキシブルな半導体装置３０ａを製造することができる。
　また、本実施形態の半導体装置３０ａの製造方法によれば、犠牲層形成工程において、剥離層１２ａと基板層１５との間に介在するように犠牲層１３ａを形成するので、剥離工程において、基板層１５を支持基板１０から剥離させる際に、支持基板１０に剥離層１２ａの各切り欠き部Ｃを介して接触していた半導体装置３０ａ側の表面がダメージＤを受けても、犠牲層１３ａがダメージＤを受けるだけになり、基板層１５及びそれを備えた半導体装置３０ａがダメージＤを受け難くすることができる。また、犠牲層形成工程では、剥離層１２ａを覆うように犠牲層１３ａを堆積して形成するので、剥離層１２ａとそれに堆積させた犠牲層１３ａとの密着性により、支持基板１０と基板層１５との密着性を向上させることができる。
　また、本実施形態の半導体装置３０ａの製造方法によれば、剥離工程の後に、犠牲層１３ａを除去する犠牲層除去工程を備えるので、剥離工程において、基板層１５を支持基板１０から剥離させる際に、支持基板１０に接触していた犠牲層１３ａがダメージＤを受けても、犠牲層除去工程を行うことにより、犠牲層１３ａのダメージＤを排除することができる。
　《発明の実施形態３》
　図８は、本実施形態の半導体装置３０ａの製造方法を断面で示す説明図である。
　上記実施形態２では、剥離層１２ａと基板層１５との間に無機絶縁膜からなる犠牲層１３ａを介在させる製造方法を例示したが、本実施形態では、剥離層１２ａと基板層１５との間に導電膜からなる犠牲層１３ｂを介在させる製造方法を例示する。
　具体的には、まず、上記実施形態１と同様に、剥離層形成工程を行って剥離層１２ａが形成された基板全体に、例えば、ＣＶＤ法により、ＩＴＯ（Indium Tin Oxide）膜やＩＺＯ（Indium Zinc Oxide）膜などの透明導電膜を厚さ５０ｎｍ～１μｍ程度で成膜することにより、犠牲層１３ｂ（図８（ａ）参照）を形成する（犠牲層形成工程）。なお、本実施形態では、半導体装置として表示装置用のＴＦＴ基板を想定しているので、犠牲層１３ｂを形成するための導電膜として、透明導電膜を例示したが、アルミニウム膜、銅膜、銀膜などを薄く形成した透明な金属導電膜であってもよく、また、後述する犠牲層除去工程を行うので、遮光性を有する金属導電膜であってもよい。
　続いて、上記実施形態１と同様に、基板層形成工程及び半導体素子層形成工程を行うことにより、図８（ａ）に示すように、基板層１５及び半導体素子層２５を形成する。
　さらに、上記実施形態１と同様に、図８（ｂ）に示すように、剥離工程を行うことにより、図８（ｃ）に示すように、基板層１５の裏面の犠牲層１３ｂにダメージＤを受けた積層体が形成される。
　その後、ダメージＤを受けた積層体の裏面をエッチングすることにより、犠牲層１３ｂを除去する（犠牲層除去工程）。なお、本実施形態では、犠牲層除去工程を行う製造方法を例示したが、犠牲層１３ｂが透明な場合には、犠牲層除去工程を省略してもよい。
　以上のようにして、半導体装置３０ａを製造することができる。
　以上説明したように、本実施形態の半導体装置３０ａの製造方法によれば、上記実施形態２と同様に、基板層１５の下地層となる犠牲層１３ｂを剥離層１２ａの各切り欠き部Ｃを介して支持基板１０に接触させて、支持基板１０と基板層１５との密着性を向上させるので、半導体プロセス中の基板層１５の剥がれを抑制して、フレキシブルな半導体装置３０ａを製造することができる。
　また、本実施形態の半導体装置３０ａの製造方法によれば、犠牲層形成工程において、剥離層１２ａと基板層１５との間に介在するように犠牲層１３ｂを形成するので、剥離工程において、基板層１５を支持基板１０から剥離させる際に、支持基板１０に剥離層１２ａの各切り欠き部Ｃを介して接触していた半導体装置３０ａ側の表面がダメージＤを受けても、犠牲層１３ｂがダメージＤを受けるだけになり、基板層１５及びそれを備えた半導体装置３０ａがダメージＤを受け難くすることができる。また、犠牲層形成工程では、剥離層１２ａを覆うように犠牲層１３ｂを堆積して形成するので、剥離層１２ａとそれに堆積させた犠牲層１３ｂとの密着性により、支持基板１０と基板層１５との密着性を向上させることができる。
　また、本実施形態の半導体装置３０ａの製造方法によれば、剥離工程の後に、犠牲層１３ｂを除去する犠牲層除去工程を備えるので、剥離工程において、基板層１５を支持基板１０から剥離させる際に、支持基板１０に接触していた犠牲層１３ｂがダメージＤを受けても、犠牲層除去工程を行うことにより、犠牲層１３ｂのダメージＤを排除することができる。
　また、本実施形態の半導体装置３０ａの製造方法によれば、犠牲層形成工程では、導電膜を堆積して犠牲層１３ｂを形成するので、例えば、犠牲層１３ｂを接地することより、剥離工程における帯電を抑制することができる。
　《発明の実施形態４》
　図９は、本実施形態の半導体装置３０ｂの製造方法を断面で示す説明図である。
　上記実施形態２では、剥離層１２ａと基板層１５との間に無機絶縁膜からなる犠牲層１３ａを介在させる製造方法を例示したが、本実施形態では、剥離層１２ａと基板層１５との間に有機絶縁膜からなる犠牲層１３ｃを介在させる製造方法を例示する。
　具体的には、まず、上記実施形態１と同様に、剥離層形成工程を行って剥離層１２ａが形成された基板全体に、例えば、ＣＶＤ法や蒸着法により、ポリパラキシレン（パリレン）などの有機絶縁膜を厚さ５０ｎｍ～１μｍ程度で成膜することにより、犠牲層１３ｃ（図９（ａ）参照）を形成する（犠牲層形成工程）。
　続いて、上記実施形態１と同様に、基板層形成工程及び半導体素子層形成工程を行うことにより、図９（ａ）に示すように、基板層１５及び半導体素子層２５を形成する。
　さらに、上記実施形態１と同様に、図９（ｂ）に示すように、剥離工程を行うことにより、基板層１５の裏面の犠牲層１３ｃにダメージＤを受けた半導体装置３０ｂが製造される。なお、本実施形態では、上記実施形態２及び３で行った犠牲層形成工程を行わない製造方法を例示したが、上記実施形態２及び３と同様に、犠牲層形成工程を行って、ダメージＤを受けた犠牲層１３ｃを除去してもよい。
　以上説明したように、本実施形態の半導体装置３０ｂの製造方法によれば、上記実施形態２及び３と同様に、基板層１５の下地層となる犠牲層１３ｃを剥離層１２ａの各切り欠き部Ｃを介して支持基板１０に接触させて、支持基板１０と基板層１５との密着性を向上させるので、半導体プロセス中の基板層１５の剥がれを抑制して、フレキシブルな半導体装置３０ｂを製造することができる。
　また、本実施形態の半導体装置３０ｂの製造方法によれば、犠牲層形成工程において、剥離層１２ａと基板層１５との間に介在するように犠牲層１３ｃを形成するので、剥離工程において、基板層１５を支持基板１０から剥離させる際に、支持基板１０に剥離層１２ａの各切り欠き部Ｃを介して接触していた半導体装置３０ｂ側の表面がダメージＤを受けても、犠牲層１３ｃがダメージＤを受けるだけになり、基板層１５及びそれを備えた半導体装置３０ｂがダメージＤを受け難くすることができる。また、犠牲層形成工程では、剥離層１２ａを覆うように犠牲層１３ｃを堆積して形成するので、剥離層１２ａとそれに堆積させた犠牲層１３ｃとの密着性により、支持基板１０と基板層１５との密着性を向上させることができる。
　《発明の実施形態５》
　図１０は、本実施形態の半導体装置３０ｃの製造方法を断面で示す説明図である。
　上記各実施形態では、剥離層形成膜１２に切り欠き部Ｃを形成して密着性向上処理を行う製造方法を例示したが、本実施形態では、剥離層形成膜１２に薄膜を堆積して密着性向上処理を行う製造方法を例示する。なお、本実施形態の製造方法は、剥離層形成工程、基板層形成工程、半導体素子層形成工程及び剥離工程を備えるが、基板層形成工程、半導体素子層形成工程及び剥離工程については、上記実施形態１の工程と実質的に同じであるので、剥離層形成工程を中心に説明する。
　まず、ガラス基板、シリコン基板、ステンレス基板、石英基板などの支持基板１０上に、例えば、スリットコート法やスピンコート法により、シランカップリング剤（不図示）を乾燥後の膜厚が５０ｎｍ～４００ｎｍ程度になるように塗布する。
　続いて、上記シランカップリング剤が塗布された基板全体に、例えば、スリットコート法やスピンコート法により、テフロン（登録商標）やサイトップ（登録商標）などのフッ素系樹脂材料を乾燥後の厚さが５０ｎｍ～４００ｎｍ程度になるように塗布することにより、剥離層形成膜１２（図１０（ａ）参照）を形成する。
　さらに、剥離層形成膜１２が形成された基板全体に、例えば、ＣＶＤ法や蒸着法により、ポリパラキシレン（パリレン）などの有機絶縁膜を厚さ５０ｎｍ～１μｍ程度で成膜することにより、堆積薄膜１３ｄを形成して、剥離層形成膜１２及び堆積薄膜１３ｄからなる剥離層１２ａを形成する（剥離層形成工程）。
　その後、上記実施形態１と同様に、基板層形成工程、半導体素子層形成工程及び剥離工程を行うことにより、本実施形態の半導体装置３０ｃを製造することができる。
　以上説明したように、本実施形態の半導体装置３０ｃの製造方法によれば、剥離層形成工程において、支持基板１０上に剥離層１２ａを形成し、基板層形成工程において、剥離層１２ａ上に基板層１５を形成し、半導体素子層形成工程において、基板層１５上に半導体素子層２５を形成し、剥離工程において、半導体素子層２５が形成された基板層１５を支持基板１０から剥離層１２ａを介して剥離させることにより、フレキシブルな半導体装置３０ｃを具体的に製造することができる。ここで、剥離層形成工程では、剥離層形成膜１２上に堆積薄膜１３ｄを形成して密着性向上処理を行うことにより、剥離層１２ａを構成する剥離層形成膜１２とそれに積層された堆積薄膜１３ｄとの密着性により、支持基板１０と基板層１５との密着性を向上させるので、半導体プロセスを用いる半導体素子層形成工程では、支持基板１０からの基板層１５の剥がれを抑制することができる。したがって、半導体プロセス中の基板層１５の剥がれを抑制して、フレキシブルな半導体装置３０ｃを製造することができる。
　また、本実施形態の半導体装置３０ｃの製造方法によれば、基板層１５の裏面に形成された堆積薄膜１３ｄが犠牲層として機能するので、基板層１５及びそれを備えた半導体装置３０ｃがダメージを受け難くすることができる。
　なお、上記各実施形態では、半導体装置として液晶表示パネルを構成するＴＦＴ基板を例示したが、本発明は、有機ＥＬ（electroluminescence）表示パネル、電子ペーパー、電子タグ、センサー、太陽電池などにも適用することができる。
　また、上記各実施形態では、アモルファスシリコンを用いた半導体装置を例示したが、本発明は、ポリシリコンや微結晶シリコンなどを用いた半導体装置にも適用することができる。
　以上説明したように、本発明は、半導体プロセス中の基板層の剥がれを抑制して、フレキシブルな半導体装置を製造することができるので、フレキシブルな電子素子全般の製造方法について有用である。
Ｃ，Ｃａ～Ｃｅ　　　切り欠き部
１０　　　支持基板
１２　　　剥離層形成膜
１２ａ，１２ａａ～１２ａｅ　　剥離層
１３ａ　　無機絶縁膜（犠牲層）
１３ｂ　　透明導電膜（犠牲層）
１３ｃ　　有機絶縁膜（犠牲層）
１３ｄ　　堆積薄膜
１５　　　基板層
２５　　　半導体素子層
２６　　　非電子部材
３０ａ～３０ｃ　　　半導体装置

Claims (11)

  1. 　フレキシブルな半導体装置を製造する方法であって、
    　支持基板上に剥離層形成膜を形成した後に、該剥離層形成膜に密着性向上処理を行うことにより、剥離層を形成する剥離層形成工程と、
    　上記剥離層上に樹脂製の基板層を形成する基板層形成工程と、
    　上記基板層上に上記剥離層の周端よりも内側に配置するように半導体素子層を形成する半導体素子層形成工程と、
    　上記半導体素子層から露出する上記基板層を該半導体素子層の周囲に沿って切断した後に、該切断された基板層を上記剥離層を介して上記支持基板から剥離させる剥離工程とを備えることを特徴とする半導体装置の製造方法。
  2. 　請求項１に記載された半導体装置の製造方法において、
    　上記剥離層形成工程では、上記剥離層形成膜に複数の切り欠き部を形成することにより、上記密着性向上処理を行うことを特徴とする半導体装置の製造方法。
  3. 　請求項２に記載された半導体装置の製造方法において、
    　上記剥離層形成工程及び基板層形成工程の間に、上記剥離層を覆うと共に、上記基板層の下地層となるように犠牲層を堆積して形成する犠牲層形成工程を備えることを特徴とする半導体装置の製造方法。
  4. 　請求項３に記載された半導体装置の製造方法において、
    　上記犠牲層形成工程では、導電膜を形成することにより、上記犠牲層を形成することを特徴とする半導体装置の製造方法。
  5. 　請求項３に記載された半導体装置の製造方法において、
    　上記犠牲層形成工程では、絶縁膜を形成することにより、上記犠牲層を形成することを特徴とする半導体装置の製造方法。
  6. 　請求項３乃至５の何れか１つに記載された半導体装置の製造方法において、
    　上記剥離工程の後に、上記犠牲層を除去する犠牲層除去工程を備えることを特徴とする半導体装置の製造方法。
  7. 　請求項２に記載された半導体装置の製造方法において、
    　上記剥離層形成工程では、上記各切り欠き部の基板表面方向の大きさを上記基板層の厚さよりも小さく形成することを特徴とする半導体装置の製造方法。
  8. 　請求項２乃至７の何れか１つに記載された半導体装置の製造方法において、
    　上記半導体素子層形成工程では、上記各切り欠き部に重なるように、非電子部材を形成することを特徴とする半導体装置の製造方法。
  9. 　請求項１に記載された半導体装置の製造方法において、
    　上記剥離工程では、上記切断された基板層の一方端側から他方端側に向けて順に剥離させることを特徴とする半導体装置の製造方法。
  10. 　請求項２乃至８の何れか１つに記載された半導体装置の製造方法において、
    　上記剥離工程では、上記切断された基板層の一方端側から他方端側に向けて順に剥離させ、
    　上記剥離層形成工程では、上記各切り欠き部を上記切断された基板層の一方端側から他方端側に向けて延びるように細長く形成することを特徴とする半導体装置の製造方法。
  11. 　請求項１に記載された半導体装置の製造方法において、
    　上記剥離層形成工程では、上記剥離層形成膜上に薄膜を堆積して形成することにより、上記密着性向上処理を行うことを特徴とする半導体装置の製造方法。
PCT/JP2011/005549 2010-10-08 2011-09-30 半導体装置の製造方法 WO2012046428A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010228760 2010-10-08
JP2010-228760 2010-10-08

Publications (1)

Publication Number Publication Date
WO2012046428A1 true WO2012046428A1 (ja) 2012-04-12

Family

ID=45927435

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005549 WO2012046428A1 (ja) 2010-10-08 2011-09-30 半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2012046428A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109296A (ja) * 2013-12-03 2015-06-11 国立大学法人山形大学 フレキシブルデバイスの製造方法
JP2015173104A (ja) * 2014-02-19 2015-10-01 株式会社半導体エネルギー研究所 発光装置及び剥離方法
CN105118844A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 一种柔性显示面板的制备方法及柔性显示面板
US9496165B1 (en) 2015-07-09 2016-11-15 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier
JP2017135381A (ja) * 2016-01-26 2017-08-03 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
WO2019026155A1 (ja) * 2017-07-31 2019-02-07 シャープ株式会社 表示デバイスの製造方法および表示デバイス
CN109742265A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
CN113437234A (zh) * 2021-06-09 2021-09-24 Tcl华星光电技术有限公司 柔性基板的剥离方法、柔性基板和显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213992A (ja) * 2002-12-27 2004-07-29 Kyodo Printing Co Ltd 表示装置用素子基板の製造方法及び転写体
JP2005209756A (ja) * 2004-01-21 2005-08-04 Sony Corp 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置
JP2006245091A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器
JP2007013131A (ja) * 2005-06-03 2007-01-18 Semiconductor Energy Lab Co Ltd 集積回路装置及びその作製方法
JP2010153804A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd フレキシブル半導体装置の作製方法
JP2010182668A (ja) * 2009-01-08 2010-08-19 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
WO2010103592A1 (ja) * 2009-03-09 2010-09-16 シャープ株式会社 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213992A (ja) * 2002-12-27 2004-07-29 Kyodo Printing Co Ltd 表示装置用素子基板の製造方法及び転写体
JP2005209756A (ja) * 2004-01-21 2005-08-04 Sony Corp 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置
JP2006245091A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器
JP2007013131A (ja) * 2005-06-03 2007-01-18 Semiconductor Energy Lab Co Ltd 集積回路装置及びその作製方法
JP2010153804A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd フレキシブル半導体装置の作製方法
JP2010182668A (ja) * 2009-01-08 2010-08-19 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
WO2010103592A1 (ja) * 2009-03-09 2010-09-16 シャープ株式会社 半導体装置及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109296A (ja) * 2013-12-03 2015-06-11 国立大学法人山形大学 フレキシブルデバイスの製造方法
JP2015173104A (ja) * 2014-02-19 2015-10-01 株式会社半導体エネルギー研究所 発光装置及び剥離方法
WO2017000330A1 (zh) * 2015-07-01 2017-01-05 深圳市华星光电技术有限公司 柔性显示面板的制备方法及柔性显示面板
CN105118844A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 一种柔性显示面板的制备方法及柔性显示面板
US9659807B2 (en) 2015-07-09 2017-05-23 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier
US9576837B2 (en) 2015-07-09 2017-02-21 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier
US9496165B1 (en) 2015-07-09 2016-11-15 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier
US9691653B2 (en) 2015-07-09 2017-06-27 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier
US9704736B2 (en) 2015-07-09 2017-07-11 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier
US10083850B2 (en) 2015-07-09 2018-09-25 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier
JP2017135381A (ja) * 2016-01-26 2017-08-03 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
WO2019026155A1 (ja) * 2017-07-31 2019-02-07 シャープ株式会社 表示デバイスの製造方法および表示デバイス
US10784466B2 (en) 2017-07-31 2020-09-22 Sharp Kabushiki Kaisha Method of manufacturing display device
CN109742265A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
CN113437234A (zh) * 2021-06-09 2021-09-24 Tcl华星光电技术有限公司 柔性基板的剥离方法、柔性基板和显示面板

Similar Documents

Publication Publication Date Title
WO2012046428A1 (ja) 半導体装置の製造方法
US7279401B2 (en) Fabricating method for flexible thin film transistor array substrate
US9232635B2 (en) Display device
KR101555551B1 (ko) 플렉시블 표시장치 제조방법
WO2016111895A1 (en) Organic light-emitting diode display with bent substrate
WO2021036282A1 (zh) 显示基板、显示面板以及显示装置
US9379147B2 (en) Thin-film transistor array substrate and manufacturing method thereof
US11320948B2 (en) Film touch sensor and method for fabricating the same
US10784330B2 (en) Organic thin film transistor array substrate in which data line, source, drain and pixel electrode are formed by one photo mask, manufacture method thereof, and display device
US8785264B2 (en) Organic TFT array substrate and manufacture method thereof
WO2015143745A1 (zh) 一种阵列基板的制造方法
JP2016127257A (ja) 柔軟基板の製造方法
US8703514B2 (en) Active array substrate and method for manufacturing the same
US11257955B2 (en) Thin film transistor, array substrate, and method for fabricating the same
JP2012138547A (ja) フレキシブル電子デバイスの製造方法および樹脂層付積層基板、ならびにフレキシブル電子デバイス製造部材
KR102543630B1 (ko) 터치 센서가 일체화된 플렉서블 컬러 필터와 플렉서블 액정 표시 장치 및 그 제조방법
WO2022196684A1 (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
JP7392701B2 (ja) 薄膜トランジスタ
US20210055830A1 (en) Method of forming touch control module, touch control module and touch control display device
US9035364B2 (en) Active device and fabricating method thereof
JP4504335B2 (ja) ピクセル構造を作製するための方法
US9484552B2 (en) Manufacturing method of flexible device substrate
KR102511463B1 (ko) 필름형 박막 트랜지스터 어레이와 그를 포함하는 플렉서블 액정 표시 장치 및 플렉서블 액정 표시 장치 제조방법
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
KR20070095549A (ko) 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11830362

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11830362

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP