JP7392701B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP7392701B2 JP7392701B2 JP2021164592A JP2021164592A JP7392701B2 JP 7392701 B2 JP7392701 B2 JP 7392701B2 JP 2021164592 A JP2021164592 A JP 2021164592A JP 2021164592 A JP2021164592 A JP 2021164592A JP 7392701 B2 JP7392701 B2 JP 7392701B2
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating layer
- thin film
- film transistor
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 84
- 239000004065 semiconductor Substances 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 24
- 238000012360 testing method Methods 0.000 claims description 19
- 238000005452 bending Methods 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 12
- 229920000089 Cyclic olefin copolymer Polymers 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 3
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 164
- 239000010408 film Substances 0.000 description 93
- 238000000206 photolithography Methods 0.000 description 34
- 238000000034 method Methods 0.000 description 30
- 230000015572 biosynthetic process Effects 0.000 description 29
- 238000001755 magnetron sputter deposition Methods 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 20
- 238000001039 wet etching Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- -1 polyethylene Polymers 0.000 description 9
- 239000011112 polyethylene naphthalate Substances 0.000 description 7
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007644 letterpress printing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタに関する。
現在、フレキシブル基材上に、ディスプレイやセンサ等のデバイスを形成したフレキシブルデバイスの要求が高まっている。
一般的に、フレキシブル性を必要としないデバイスは、ガラス基板上に、アモルファスシリコンや酸化物半導体等の無機半導体を半導体層として形成した無機ＴＦＴ（薄膜トランジスタ）により駆動されている。
無機ＴＦＴのゲート絶縁膜としては、一般的に、化学気相堆積法等で形成される酸化シリコン、窒化シリコン、シリコンオキシナイトライド等の無機絶縁膜が用いられ、電気的耐圧性を保つために、数百ｎｍ程度の膜厚で堆積されている。
しかし、上述の無機ゲート絶縁膜は柔軟性に劣るため、樹脂基板上に形成したアモルファスシリコンＴＦＴを用いてフレキシブルデバイスを作製した場合、屈曲させて使用した際に、容易に割れが発生するという問題がある。
一方、有機半導体を半導体層とした有機ＴＦＴは、柔軟性に優れる有機絶縁膜をゲート絶縁層として用いることができるため、フレキシブル性に優れている。よってフレキシブルデバイスへの適用が期待されている。
しかし、有機ＴＦＴは、アモルファスシリコンＴＦＴと比較し大気安定性や長期信頼性等に劣るという短所を有している。この短所は、主に有機半導体材料に由来する。
そこで、有機ゲート絶縁膜と、無機半導体を組み合わせた、有機／無機ハイブリッドＴＦＴの作製技術が注目されている。非特許文献１では、有機絶縁膜と酸化物半導体を組み合わせたトップゲート型ハイブリッドＴＦＴが報告されている（非特許文献１）。
Ｍｉｔｓｕｒｕ Ｎａｋａｔａ ｅｔ ａｌ．、「Ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ Ｉｎｆｌｕｅｎｃｅ ｏｆ Ｓｐｕｔｔｅｒｉｎｇ Ｄａｍａｇｅ ｔｏ Ｐｏｌｙｍｅｒ Ｇａｔｅ Ｉｎｓｕｌａｔｏｒｓ ｉｎ Ａｍｏｒｐｈｏｕｓ ＩｎＧａＺｎＯ４ Ｔｈｉｎ－Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ」、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、２０１２年３月２９日発行、Ｖｏｌｕｍｅ ５１、Ｎｕｍｂｅｒ ４Ｒ、０４４１０５
ＴＦＴの構造としては、製造の簡便さから、ボトムゲート型が好ましいとされている。しかし、非特許文献１にも記載されているように、単純な構成ではボトムゲート型ハイブリッドＴＦＴを実現するのは難しい。
実現が困難な理由は、有機ゲート絶縁膜上に、プラズマを利用した真空成膜装置を用いて無機半導体を成膜した場合に、有機ゲート絶縁膜の表面がプラズマに曝され、損傷する
ことにより、絶縁膜／半導体界面にキャリアトラップが生成していまい、良好な界面状態を構築できず、所望のＴＦＴ特性が得られないためである。
ことにより、絶縁膜／半導体界面にキャリアトラップが生成していまい、良好な界面状態を構築できず、所望のＴＦＴ特性が得られないためである。
本発明は、以上の点を鑑み、有機／無機ハイブリッドＴＦＴにおいて、ボトムゲート型構造であっても、良好な特性を有し、かつフレキシブル性の高い薄膜トランジスタを提供することを目的とする。
上記課題を解決するための本発明の一局面は、絶縁性の基板と、絶縁性の基板上に形成されたゲート電極と、ゲート電極上に形成された１層以上の膜で形成されるゲート絶縁層と、ゲート絶縁層上に形成された無機半導体層と、無機半導体層上に形成されたソース・ドレイン電極とを含み、ゲート絶縁層は、有機物を用いて形成され、少なくとも一部が無機半導体層と非接触である第１領域と、無機物を用いて形成され、無機半導体層と接触し、パターン面積が第１領域のパターン面積の１０％以下である第２領域とを有し、直径１ｍｍの金属棒を用いた静的屈曲試験後に、第２領域の表面にクラックがないことを特徴とする、薄膜トランジスタである。
また、ゲート絶縁層は、第１領域である第１ゲート絶縁層と、第２領域である第２ゲート絶縁層の積層構造であってもよい。
また、第１ゲート絶縁層が感光性樹脂を含んでもよい。
第１ゲート絶縁層がポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、シクロオレフィンポリマーのいずれかを含んでいてもよい。
また、第２ゲート絶縁層が酸化シリコン、窒化シリコン、シリコンオキシナイトライドのいずれかを含んでもよい。
また、第２ゲート絶縁層が酸化シリコン、窒化シリコン、シリコンオキシナイトライドのいずれかを含んでもよい。
また、本発明の他の一局面は、絶縁性の基板上にゲート電極を形成する工程と、ゲート電極上に１層以上の膜で形成されるゲート絶縁層を形成する工程と、ゲート絶縁層上に無機半導体層を形成する工程と、無機半導体層上にソース・ドレイン電極を形成する工程とを備え、ゲート絶縁層を形成する工程は、有機物を用い、スピンコート法にて成膜後、フォトリソグラフィー法にてパターニングする工程と、無機物を用い、スパッタリング法にて成膜後、フォトリソグラフィー法にてパターニングする工程とを含み、無機半導体層を形成する工程は、スパッタリング法にて成膜後、フォトリソグラフィー法にてパターニングする工程を有する、薄膜トランジスタの製造方法である。
本発明によれば、良好なトランジスタ特性を有し、かつフレキシブル性の高い、有機／無機ハイブリッドの薄膜トランジスタを提供することができる。
以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
図１～３に本発明の実施形態に係る薄膜トランジスタ１００、および薄膜トランジスタ１００の変形例に係る薄膜トランジスタ１０１、１０２の断面構造を表す概略図を示す。
薄膜トランジスタ１００～１０２はいずれも、絶縁基板０、絶縁基板０上に形成されたゲート電極１、少なくともゲート電極１上に形成された１層以上のゲート絶縁層７、ゲート絶縁層７上に形成された無機半導体層４、ならびにゲート絶縁層７上に形成されたソース電極５およびドレイン電極６を備えたボトムゲート－トップコンタクト型の薄膜トランジスタである。ゲート絶縁層７は、有機物を用いて形成され、無機半導体層４と非接触である第１領域と、無機物を用いて形成され、少なくとも一部が無機半導体層４と接触する第２領域とを有する。薄膜トランジスタ１００～１０２では、一例として、ゲート絶縁層７は、第１領域である第１ゲート絶縁層２と、第２領域であって、第１ゲート絶縁層２上に積層された第２ゲート絶縁層３との積層構造である。このとき、第２ゲート絶縁層３のパターン面積と無機半導体層４のパターン面積は、図１に示すように等しくても良く、また、図２、３に示すように、どちらか一方の面積が大きくても構わない。より詳細には、薄膜トランジスタ１０１の第２ゲート絶縁層３のパターン面積は、無機半導体層４のパターン面積より小さく、第２ゲート絶縁層３は表面の一部が無機半導体層４により覆われている。また、薄膜トランジスタ１０２の第２ゲート絶縁層３のパターン面積は、無機半導体層４のパターン面積より大きく、第２ゲート絶縁層３は第１ゲート絶縁層２に対向する面以外が無機半導体層４により覆われている。また、本発明の薄膜トランジスタ１００～１０２の構造は、図１～３に示す、ボトムゲート－トップコンタクト型に限らず、トップゲート－トップコンタクト型、トップゲート－ボトムコンタクト型、ボトムゲート－ボトムコンタクト型等でも良いが、この限りではない。
薄膜トランジスタ１００～１０２はいずれも、絶縁基板０、絶縁基板０上に形成されたゲート電極１、少なくともゲート電極１上に形成された１層以上のゲート絶縁層７、ゲート絶縁層７上に形成された無機半導体層４、ならびにゲート絶縁層７上に形成されたソース電極５およびドレイン電極６を備えたボトムゲート－トップコンタクト型の薄膜トランジスタである。ゲート絶縁層７は、有機物を用いて形成され、無機半導体層４と非接触である第１領域と、無機物を用いて形成され、少なくとも一部が無機半導体層４と接触する第２領域とを有する。薄膜トランジスタ１００～１０２では、一例として、ゲート絶縁層７は、第１領域である第１ゲート絶縁層２と、第２領域であって、第１ゲート絶縁層２上に積層された第２ゲート絶縁層３との積層構造である。このとき、第２ゲート絶縁層３のパターン面積と無機半導体層４のパターン面積は、図１に示すように等しくても良く、また、図２、３に示すように、どちらか一方の面積が大きくても構わない。より詳細には、薄膜トランジスタ１０１の第２ゲート絶縁層３のパターン面積は、無機半導体層４のパターン面積より小さく、第２ゲート絶縁層３は表面の一部が無機半導体層４により覆われている。また、薄膜トランジスタ１０２の第２ゲート絶縁層３のパターン面積は、無機半導体層４のパターン面積より大きく、第２ゲート絶縁層３は第１ゲート絶縁層２に対向する面以外が無機半導体層４により覆われている。また、本発明の薄膜トランジスタ１００～１０２の構造は、図１～３に示す、ボトムゲート－トップコンタクト型に限らず、トップゲート－トップコンタクト型、トップゲート－ボトムコンタクト型、ボトムゲート－ボトムコンタクト型等でも良いが、この限りではない。
本発明の絶縁基板０としては、例えば、ポリイミド、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン（ＰＥＳ）、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレ
ン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を用いたフレキシブル基板を使用することができる。これらの材料は単独で使用することもでき、２種以上を積層した複合基板を使用することもできるが、これらに限定されるものではない。
ン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を用いたフレキシブル基板を使用することができる。これらの材料は単独で使用することもでき、２種以上を積層した複合基板を使用することもできるが、これらに限定されるものではない。
本発明のゲート電極１、ソース電極５、ドレイン電極６は、スパッタ法等の真空成膜装置により成膜したＭｏ、Ａｌ、Ａｇ、Ｃｕ等の金属膜、またはＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）等の金属酸化物膜を単層または積層した膜を、フォトリソグラフィー法等を用いてパターニングすることにより得ることができる。また、本発明のゲート電極１、ソース電極５、ドレイン電極６は、Ａｇ、Ｃｕ、Ａｕ等の金属材料、ＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）等の金属酸化物材料、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、転写印刷、凸版印刷、インクジェット法等で塗布し、焼成することにより形成することもできるが、これらに限定されるものではない。
本発明の第１ゲート絶縁層２は有機物を用いて形成された層であって、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、シクロオレフィンポリマー等の高分子溶液を、スピンコート法やスリットダイコート法等を用いて塗布し、焼成することにより形成することができる。また、本発明の第１ゲート絶縁層２には、上述の材料に感光性を有する樹脂材料を添加し、フォトリソグラフィーによるパターニングを可能とした材料を用いると、パターニングが容易となるため、特に好ましい。
本発明の第２ゲート絶縁層３は無機物を用いて形成された層であって、具体的な材料としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム
、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料等が挙げられるがこれらに限定されるものではない。
、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料等が挙げられるがこれらに限定されるものではない。
本発明の第２ゲート絶縁層３は、スパッタ、化学気相堆積装置等の真空成膜装置を用いて形成されることが好ましい。真空成膜装置を用いて形成された第２ゲート絶縁層３は、塗布により形成した場合よりも、高いプラズマ耐性を有する。このため、無機半導体層４を、プラズマを利用した真空成膜装置を用いて形成した場合でも、キャリアトラップの少ない、良好なゲート絶縁膜／半導体層界面を構築することが可能となり、高いトランジスタ特性を実現することができる。なお、本発明の構成では、第２ゲート絶縁層３の成膜時に、第１ゲート絶縁層２の表面が、プラズマダメージを受けることとなるが、薄膜トランジスタ１００～１０２の動作領域として重要な無機半導体層４との界面（チャネル）は第２ゲート絶縁層３の表面となるため、第１ゲート絶縁層２の表面がプラズマダメージを受けている状態であっても、トランジスタ特性には影響しない。
第２ゲート絶縁層３の膜厚は２ｎｍ以上５０ｎｍ以下であることが好ましい。膜厚が２ｎｍ未満では、連続的な膜が形成できず、島状の膜となり、良好なゲート絶縁膜／半導体層界面を構築することができないため好ましくない。また膜厚が５０ｎｍを超えると、フレキシブル基板に成膜し、屈曲させた場合に、割れが発生しやすいため好ましくない。また、第２ゲート絶縁層３のパターン面積は、第１ゲート絶縁層２のパターン面積の１０％以下であることが好ましい。第２ゲート絶縁層３のパターン面積が、第１ゲート絶縁層２のパターン面積の１０％を超えてしまうと、フレキシブル基板に成膜し、屈曲させた場合に、割れが発生しやすくなるため好ましくない。
本発明の無機半導体層４の材料は、インジウム、ガリウム、および亜鉛の少なくとも一種を含む酸化物であることが好ましい。より具体的には、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛および酸化亜鉛ガリウムインジウム（ＩＧＺＯ）等公知の材料を使用することができる。また、本発明の無機半導体層４には、上記以外の金属酸化物半導体やアモルファスシリコン等の他の材料を用いても構わない。
本発明の無機半導体層４はスパッタ、ＣＶＤ等の真空成膜装置を用いて形成されることが好ましい。真空成膜装置を用いて形成された上記の膜は、塗布型の無機膜よりも、高純度、高密度、均一な膜となるため、高移動度を有し、薄膜トランジスタ１００～１０２に用いた場合に、高いトランジスタ特性を実現することができる。
以下、本発明に係る薄膜トランジスタの具体的な実施例及び比較例について説明する。なお、本発明は各実施例に限るものではない。
（実施例１）
実施例１について説明する。図４に、実施例１に係る、薄膜トランジスタ１０３の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
実施例１について説明する。図４に、実施例１に係る、薄膜トランジスタ１０３の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
次に、スピンコーターを用いて、感光性のシクロオレフィンポリマーを、フォトリソグラフィー法を用いてパターニング後、１８０℃で焼成し、第１ゲート絶縁層２として、膜厚１μｍの有機ゲート絶縁層１２を形成した。有機ゲート絶縁層１２のパターンの面積は２００μｍ×２００μｍである。
次に、ＲＦマグネトロンスパッタ装置を用いて、膜厚５０ｎｍのＳｉＯｘを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ドライエッチング、レジスト剥離を行い、第２ゲート絶縁層３として、無機ゲート絶縁層１３を形成した。無機ゲート絶縁層１３のパターン面積は５０μｍ×８０μｍであり、有機ゲート絶縁層１２のパターン面積の１０％である。
次に、ＤＣマグネトロンスパッタ装置を用いて、膜厚４０ｎｍのＩｎＧａＺｎＯを、室温成膜した。成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝１００ＳＣＣＭ、Ｏ２＝１ＳＣＣＭ、成膜圧力は１．０Ｐａとした。次に、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、無機ゲート絶縁層１３上に、無機半導体層１４を形成した。無機半導体層１４のパターン面積は５０μｍ×８０μｍである。
最後に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ソース電極１５とドレイン電極１６を形成し、薄膜トランジスタ１０３を得た。作製した薄膜トランジスタ１０３のチャネル長は１０μｍ、チャネル幅は５０μｍである。
ゲート電圧を±２０Ｖとして、半導体パラメータアナライザを用いて薄膜トランジスタ１０３のＴｒａｎｓｆｅｒ特性を測定した結果、薄膜トランジスタ１０３の移動度は、１０．９ｃｍ２／Ｖｓ、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は約６桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ１０３を直径１ｍｍの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ１０３の移動度は１０．６ｃｍ２／Ｖｓ、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は約６桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ１０３の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
（実施例２）
実施例２について説明する。図５に、実施例２に係る、薄膜トランジスタ１０４の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
実施例２について説明する。図５に、実施例２に係る、薄膜トランジスタ１０４の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
次に、スピンコーターを用いて、感光性のシクロオレフィンポリマーを、フォトリソグラフィー法を用いてパターニング後、１８０℃で焼成し、第１ゲート絶縁層２として、膜厚１μｍの有機ゲート絶縁層１２を形成した。有機ゲート絶縁層１２のパターンの面積は２００μｍ×２００μｍである。
次に、ＲＦマグネトロンスパッタ装置を用いて、膜厚５０ｎｍのＳｉＯｘを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ドライエッチング、レジスト剥離を行い、第２ゲート絶縁層３として、無機ゲート絶縁層１３を形成した。無機ゲート絶縁層１３のパターン面積は５０μｍ×８０μｍであり、有機ゲート絶縁層１２のパターン面積の１０％である。
次に、ＤＣマグネトロンスパッタ装置を用いて、膜厚４０ｎｍのＩｎＧａＺｎＯを、室温成膜した。成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝１００ＳＣＣＭ、Ｏ２＝１ＳＣＣＭ、成膜圧力は１．０Ｐａとした。次に、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、無機ゲート絶縁層１３上に、無機半導体層１４を形成した。無機半導体層１４のパターン面積は４０μｍ×６０μｍである。
最後に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ソース電極１５とドレイン電極１６を形成し、薄膜トランジスタ１０４を得た。作製した薄膜トランジスタ１０４のチャネル長は１０μｍ、チャネル幅は５０μｍである。
ゲート電圧を±２０Ｖとして、半導体パラメータアナライザを用いて薄膜トランジスタ１０４のＴｒａｎｓｆｅｒ特性を測定した結果、薄膜トランジスタ１０４の移動度は、１０．８ｃｍ２／Ｖｓ、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は約６桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ１０４を直径１ｍｍの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ１０４の移動度は１０．７ｃｍ２／Ｖｓ、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は約６桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ１０４の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
（実施例３）
実施例３について説明する。図６に、実施例３に係る、薄膜トランジスタ１０５の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
実施例３について説明する。図６に、実施例３に係る、薄膜トランジスタ１０５の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
次に、スピンコーターを用いて、感光性のシクロオレフィンポリマーを、フォトリソグラフィー法を用いてパターニング後、１８０℃で焼成し、第１ゲート絶縁層２として、膜厚１μｍの有機ゲート絶縁層１２を形成した。有機ゲート絶縁層１２のパターンの面積は２００μｍ×２００μｍである。
次に、ＲＦマグネトロンスパッタ装置を用いて、膜厚５０ｎｍのＳｉＯｘを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ドライエッチング、レジスト剥離を行い、第２ゲート絶縁層３として、無機ゲート絶縁層１３を形成した。無機ゲート絶縁層１３のパターン面積は５０μｍ×８０μｍであり、有機ゲート絶縁層１２のパターン面積の１０％である。
次に、ＤＣマグネトロンスパッタ装置を用いて、膜厚４０ｎｍのＩｎＧａＺｎＯを、室温成膜した。成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝１００ＳＣＣＭ、Ｏ２＝１ＳＣＣＭ、成膜圧力は１．０Ｐａとした。次に、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、無機ゲート絶縁層１３上に、無機半導体層１４を形成した。無機半導体層１４のパターン面積は６０μｍ
×１００μｍである。
×１００μｍである。
最後に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ソース電極１５とドレイン電極１６を形成し、薄膜トランジスタ１０５を得た。作製した薄膜トランジスタ１０５のチャネル長は１０μｍ、チャネル幅は５０μｍである。
ゲート電圧を±２０Ｖとして、半導体パラメータアナライザを用いて薄膜トランジスタ１０５のＴｒａｎｓｆｅｒ特性を測定した結果、薄膜トランジスタ１０５の移動度は、１０．７ｃｍ２／Ｖｓ、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は約６桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ１０５を直径１ｍｍの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ１０５の移動度は１０．８ｃｍ２／Ｖｓ、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は約６桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ１０３の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
（比較例１）
比較例１について説明する。図７に、比較例１に係る、薄膜トランジスタ１０６の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
比較例１について説明する。図７に、比較例１に係る、薄膜トランジスタ１０６の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
次に、スピンコーターを用いて、感光性のシクロオレフィンポリマーを、フォトリソグラフィー法を用いてパターニング後、１８０℃で焼成し、第１ゲート絶縁層２として、膜厚１μｍの有機ゲート絶縁層１２を形成した。有機ゲート絶縁層１２のパターンの面積は２００μｍ×２００μｍである。
次に、ＤＣマグネトロンスパッタ装置を用いて、膜厚４０ｎｍのＩｎＧａＺｎＯを、室温成膜した。成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝１００ＳＣＣＭ、Ｏ２＝１ＳＣＣＭ、成膜圧力は１．０Ｐａとした。次に、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、有機ゲート絶縁層１２上に、無機半導体層１４を形成した。無機半導体層１４のパターン面積は５０μｍ×８０μｍである。
最後に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ソース電極１５とドレイン電極１６を形成し、薄膜トランジスタ１０６を得た。作製した薄膜トランジスタ１０６のチャネル長は１０μｍ、チャネル幅は５０μｍである。
ゲート電圧を±２０Ｖとして、半導体パラメータアナライザを用いて薄膜トランジスタ１０６のＴｒａｎｓｆｅｒ特性を測定した結果、オフ特性が観察されず、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は１桁未満であり、良好なトランジスタ特性が得られなかった。
（比較例２）
比較例２について説明する。図４に、比較例２に係る、薄膜トランジスタ１０７の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
比較例２について説明する。図４に、比較例２に係る、薄膜トランジスタ１０７の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
次に、スピンコーターを用いて、感光性のシクロオレフィンポリマーを、フォトリソグラフィー法を用いてパターニング後、１８０℃で焼成し、第１ゲート絶縁層２として、膜厚１μｍの有機ゲート絶縁層１２を形成した。有機ゲート絶縁層１２のパターンの面積は２００μｍ×２００μｍである。
次に、ＲＦマグネトロンスパッタ装置を用いて、膜厚７０ｎｍのＳｉＯｘを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ドライエッチング、レジスト剥離を行い、第２ゲート絶縁層３として、無機ゲート絶縁層１３を形成した。無機ゲート絶縁層１３のパターン面積は５０μｍ×８０μｍであり、有機ゲート絶縁層１２のパターン面積の１０％である。
次に、ＤＣマグネトロンスパッタ装置を用いて、膜厚４０ｎｍのＩｎＧａＺｎＯを、室温成膜した。成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝１００ＳＣＣＭ、Ｏ２＝１ＳＣＣＭ、成膜圧力は１．０Ｐａとした。次に、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、無機ゲート絶縁層１３上に、無機半導体層１４を形成した。無機半導体層１４のパターン面積は５０μｍ×８０μｍである。
最後に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ソース電極１５とドレイン電極１６を形成し、薄膜トランジスタ１０５を得た。比較例２に係る薄膜トランジスタ１０７と実施例１に係る薄膜トランジスタ１０３との相違は、無機ゲート絶縁層１３の厚みである。作製した薄膜トランジスタ１０７のチャネル長は１０μｍ、チャネル幅は５０μｍである。
ゲート電圧を±２０Ｖとして、半導体パラメータアナライザを用いて薄膜トランジスタ１０７のＴｒａｎｓｆｅｒ特性を測定した結果、薄膜トランジスタ１０７の移動度は、１０．８ｃｍ２／Ｖｓ、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は６桁であった。
次に、作製した薄膜トランジスタ１０７を直径１ｍｍの金属棒に巻き付けて、１万回の動的屈曲試験を行った。動的屈曲試験を行った後の薄膜トランジスタ１０７の移動度は３．８ｃｍ２／Ｖｓ、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は約３桁であり、作製後と比較すると移動度とＯＮ／ＯＦＦ比の低下が確認された。試験後に光学顕微鏡にて薄膜トランジスタ１０７の表面観察を行ったところ、無機ゲート絶縁層１３にクラックの発生がわずかに認められた。
（比較例３）
比較例３について説明する。図８に、比較例３に係る、薄膜トランジスタ１０８の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した
。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
比較例３について説明する。図８に、比較例３に係る、薄膜トランジスタ１０８の断面構造を表す概略図を示す。絶縁基板１０として厚さ１２５μｍのポリエチレンナフタレート上に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを、室温成膜した
。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極１１を形成した。Ｍｏ成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝５０ＳＣＣＭ、成膜圧力は１．０Ｐａとした。
次に、スピンコーターを用いて、感光性のシクロオレフィンポリマーを、フォトリソグラフィー法を用いてパターニング後、１８０℃で焼成し、第１ゲート絶縁層２として、膜厚１μｍの有機ゲート絶縁層１２を形成した。有機ゲート絶縁層１２のパターンの面積は２００μｍ×２００μｍである。
次に、ＲＦマグネトロンスパッタ装置を用いて、膜厚５０ｎｍのＳｉＯｘを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ドライエッチング、レジスト剥離を行い、第２ゲート絶縁層３として、無機ゲート絶縁層１３を形成した。無機ゲート絶縁層１３のパターン面積は１００μｍ×８０μｍであり、有機ゲート絶縁層１２のパターン面積の２０％である。
次に、ＤＣマグネトロンスパッタ装置を用いて、膜厚４０ｎｍのＩｎＧａＺｎＯを、室温成膜した。成膜時の投入電力は１００Ｗ、ガス流量はＡｒ＝１００ＳＣＣＭ、Ｏ２＝１ＳＣＣＭ、成膜圧力は１．０Ｐａとした。次に、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、無機ゲート絶縁層１３上に、無機半導体層１４を形成した。無機半導体層１４のパターン面積は５０μｍ×８０μｍである。
最後に、ＤＣマグネトロンスパッタ装置を用いて、膜厚８０ｎｍのＭｏを室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ソース電極１５とドレイン電極１６を形成し、薄膜トランジスタ１０８を得た。作製した薄膜トランジスタ１０８のチャネル長は１０μｍ、チャネル幅は５０μｍである。
ゲート電圧を±２０Ｖとして、半導体パラメータアナライザを用いて薄膜トランジスタ１０８のＴｒａｎｓｆｅｒ特性を測定した結果、薄膜トランジスタ１０８の移動度は、１０．６ｃｍ２／Ｖｓ、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は約６桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ１０８を直径１ｍｍの金属棒に巻き付けて、静的屈曲試験を行った。静的屈曲試験を行った後の薄膜トランジスタ１０８はオン特性が観察されず、ソース電極１５とドレイン電極１６との間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は１桁未満であった。試験後に光学顕微鏡にて薄膜トランジスタ１０８の表面観察を行ったところ、無機ゲート絶縁層１３にクラックの発生が認められた。
表１に、実施例１、実施例２、実施例３、比較例１、比較例２、比較例３それぞれの要部寸法、測定結果を示す。
表１に示すように、実施例１～３では、静的屈曲試験の前後において良好なトランジスタ特性が得られ、かつ、クラックの発生がなかった。この結果から、ゲート絶縁層７を、フレキシブル性を有する有機ゲート絶縁層１２（第１領域）と、厚さ５０ｎｍ以下で有機ゲート絶縁層１２に対するパターン面積を１０％以下とした無機ゲート絶縁層１３（第２領域）とを有するように形成することにより、良好なトランジスタ特性とフレキシブル性とが両立する薄膜トランジスタが得られることを確認できた。
比較例１に係る薄膜トランジスタ１０６では、有機ゲート絶縁層１２上に無機ゲート絶
縁層１３を設けることなく、プラズマを利用した真空成膜装置（ＤＣマグネトロンスパッタ装置）を用いて無機半導体層１４を形成した。このため、絶縁膜／半導体界面にキャリアトラップが生成され、良好な界面状態を構築できず、良好なトランジスタ特性が得られなかった。
縁層１３を設けることなく、プラズマを利用した真空成膜装置（ＤＣマグネトロンスパッタ装置）を用いて無機半導体層１４を形成した。このため、絶縁膜／半導体界面にキャリアトラップが生成され、良好な界面状態を構築できず、良好なトランジスタ特性が得られなかった。
比較例２に係る薄膜トランジスタ１０７では、ゲート絶縁層７を、有機ゲート絶縁層１２と、無機ゲート絶縁層１３とで形成したものの、無機ゲート絶縁層１３の膜厚が５０ｎｍを超えている。このため、静的屈曲試験の前においては良好なトランジスタ特性が得られたものの、十分なフレキシブル性を確保できずに、静的屈曲試験の後においては無機ゲート絶縁層１３にクラックが発生して、良好なトランジスタ特性が得らなかった。
比較例３に係る薄膜トランジスタ１０８では、ゲート絶縁層７を、有機ゲート絶縁層１２と、無機ゲート絶縁層１３とで形成したものの、無機ゲート絶縁層１３の有機ゲート絶縁層１２に対するパターン面積が１０％を超えている。このため、静的屈曲試験の前においては良好なトランジスタ特性が得られたものの、十分なフレキシブル性を確保できずに、静的屈曲試験の後においては無機ゲート絶縁層１３にクラックが発生して、良好なトランジスタ特性が得らなかった。
以上、説明したように、本発明によれば、絶縁性の基板と、絶縁性の基板上に形成されたゲート電極と、ゲート電極上に形成された１層以上の膜で形成されるゲート絶縁層と、ゲート絶縁層上に形成された無機半導体層と、無機半導体層上に形成されたソース・ドレイン電極とを含み、ゲート絶縁層は、有機物を用いて形成され、半導体層と非接触であり、膜厚が２ｎｍ以上５０ｎｍ以下である第１領域と、無機物を用いて形成され、少なくとも一部が半導体層と接触し、パターン面積が第１領域のパターン面積の１０％以下である第２領域とを有する、良好な特性を有し、かつフレキシブル性の高い薄膜トランジスタを提供することができる。
本発明で作製した薄膜トランジスタは、電子ペーパー表示装置、液晶表示装置、有機エレクトロルミネッセンス表示装置などの表示装置や、圧電センサなどの各種センサに適用できる。特にフレキシブル性を活かしたフレキシブルデバイスへの適用が期待される。
１００～１０８ 薄膜トランジスタ
０ 絶縁基板
１ ゲート電極
２ 第１ゲート絶縁層
３ 第２ゲート絶縁層
４ 無機半導体層
５ ソース電極
６ ドレイン電極
７ ゲート絶縁層
１０ 絶縁基板
１１ ゲート電極
１２ 有機（第１）ゲート絶縁層
１３ 無機（第２）ゲート絶縁層
１４ 無機半導体層
１５ ソース電極
１６ ドレイン電極
０ 絶縁基板
１ ゲート電極
２ 第１ゲート絶縁層
３ 第２ゲート絶縁層
４ 無機半導体層
５ ソース電極
６ ドレイン電極
７ ゲート絶縁層
１０ 絶縁基板
１１ ゲート電極
１２ 有機（第１）ゲート絶縁層
１３ 無機（第２）ゲート絶縁層
１４ 無機半導体層
１５ ソース電極
１６ ドレイン電極
Claims (5)
- 絶縁性の基板と、
前記絶縁性の基板上に形成されたゲート電極と、
前記ゲート電極上に形成された１層以上の膜で形成されるゲート絶縁層と、
前記ゲート絶縁層上に形成された無機半導体層と、
前記無機半導体層上に形成されたソース・ドレイン電極とを含み、
前記ゲート絶縁層は、
有機物を用いて形成され、少なくとも一部が前記無機半導体層と非接触である第１領域と、
無機物を用いて形成され、前記無機半導体層と接触し、パターン面積が前記第１領域のパターン面積の１０％以下である第２領域とを有し、
直径１ｍｍの金属棒を用いた静的屈曲試験後に、前記第２領域の表面にクラックがないことを特徴とする、薄膜トランジスタ。 - 前記ゲート絶縁層は、前記第１領域である第１ゲート絶縁層と、前記第２領域である第２ゲート絶縁層との積層構造である、請求項１に記載の薄膜トランジスタ。
- 前記第１ゲート絶縁層が感光性樹脂を含む、請求項２に記載の薄膜トランジスタ。
- 前記第１ゲート絶縁層がポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、シクロオレフィンポリマーのいずれかを含むことを特徴とする
、請求項２または３に記載の薄膜トランジスタ。 - 前記第２ゲート絶縁層が酸化シリコン、窒化シリコン、シリコンオキシナイトライドのいずれかを含む、請求項２乃至４のいずれかに記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021164592A JP7392701B2 (ja) | 2019-11-07 | 2021-10-06 | 薄膜トランジスタ |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019202467A JP6958603B2 (ja) | 2019-11-07 | 2019-11-07 | 薄膜トランジスタ |
| JP2021164592A JP7392701B2 (ja) | 2019-11-07 | 2021-10-06 | 薄膜トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019202467A Division JP6958603B2 (ja) | 2019-11-07 | 2019-11-07 | 薄膜トランジスタ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2022000928A JP2022000928A (ja) | 2022-01-04 |
| JP2022000928A5 JP2022000928A5 (ja) | 2022-06-02 |
| JP7392701B2 true JP7392701B2 (ja) | 2023-12-06 |
Family
ID=75898196
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019202467A Active JP6958603B2 (ja) | 2019-11-07 | 2019-11-07 | 薄膜トランジスタ |
| JP2021164592A Active JP7392701B2 (ja) | 2019-11-07 | 2021-10-06 | 薄膜トランジスタ |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019202467A Active JP6958603B2 (ja) | 2019-11-07 | 2019-11-07 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP6958603B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7369340B2 (ja) * | 2022-02-14 | 2023-10-26 | Ｔｏｐｐａｎホールディングス株式会社 | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176008A (ja) | 2010-02-23 | 2011-09-08 | Sony Corp | 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器 |
| JP2014032983A (ja) | 2012-08-01 | 2014-02-20 | Sony Corp | 半導体装置、表示装置および電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| KR102132412B1 (ko) * | 2013-10-17 | 2020-07-09 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 |
-
2019
- 2019-11-07 JP JP2019202467A patent/JP6958603B2/ja active Active
-
2021
- 2021-10-06 JP JP2021164592A patent/JP7392701B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176008A (ja) | 2010-02-23 | 2011-09-08 | Sony Corp | 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器 |
| JP2014032983A (ja) | 2012-08-01 | 2014-02-20 | Sony Corp | 半導体装置、表示装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022000928A (ja) | 2022-01-04 |
| JP6958603B2 (ja) | 2021-11-02 |
| JP2021077751A (ja) | 2021-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101891841B1 (ko) | 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치 | |
| EP2050141B1 (en) | System and method for manufacturing thin-film transistors | |
| US10665721B1 (en) | Manufacturing method of flexible TFT backplane and flexible TFT backplane | |
| WO2019041387A1 (zh) | 薄膜晶体管及其制作方法以及阵列基板 | |
| US20200303428A1 (en) | Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate | |
| JP5647860B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR20110072270A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US20170077271A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US11296232B2 (en) | Oxide semiconductor thin-film transistor and method of fabricating the same | |
| US20160380105A1 (en) | Oxide thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, and display device | |
| US20090127622A1 (en) | Transparent thin-film transistor and manufacturing method of the transistor | |
| EP3627543B1 (en) | Method for manufacturing tft substrate | |
| JP7392701B2 (ja) | 薄膜トランジスタ | |
| US20090213039A1 (en) | Display device | |
| KR20160137129A (ko) | 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법 | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
| US20150194530A1 (en) | Thin film transistor and method of manufacturing the same | |
| JP2011049297A (ja) | 薄膜トランジスタの製造方法 | |
| JP7115610B1 (ja) | 薄膜トランジスタ、および、薄膜トランジスタの製造方法 | |
| WO2022009823A1 (ja) | 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法 | |
| JP5617214B2 (ja) | 薄膜トランジスタ及びその製造方法並びに画像表示装置 | |
| JP5604938B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20210043553A (ko) | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 | |
| JP2022178162A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ | |
| US10153354B2 (en) | TFT substrate manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7392701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |