JP2022178162A - 薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ - Google Patents

薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ Download PDF

Info

Publication number
JP2022178162A
JP2022178162A JP2021084736A JP2021084736A JP2022178162A JP 2022178162 A JP2022178162 A JP 2022178162A JP 2021084736 A JP2021084736 A JP 2021084736A JP 2021084736 A JP2021084736 A JP 2021084736A JP 2022178162 A JP2022178162 A JP 2022178162A
Authority
JP
Japan
Prior art keywords
insulating layer
gate insulating
thin film
film transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021084736A
Other languages
English (en)
Inventor
ちひろ 今村
Chihiro Imamura
学 伊藤
Manabu Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2021084736A priority Critical patent/JP2022178162A/ja
Publication of JP2022178162A publication Critical patent/JP2022178162A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

Figure 2022178162000001
【課題】良好なトランジスタ特性を有し、かつフレキシブル性の高いボトムゲート型有機/無機ハイブリッド薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、絶縁性の基板と、絶縁性の基板上に形成されたゲート電極と、ゲート電極上に形成された1層以上の膜で形成されるゲート絶縁層と、ゲート絶縁層上に形成された無機半導体層と、無機半導体層上に形成されたソース・ドレイン電極とを含み、ゲート絶縁層は、有機物を用いて形成された第1ゲート絶縁層と、無機物を用いて形成された第2ゲート絶縁層を有し、第2ゲート絶縁層は第1ゲート絶縁層上の一部に形成され、第1ゲート絶縁層は無機半導体層と非接触であり、第2ゲート絶縁層は膜厚が2nm以上50nm以下であり、少なくとも一部が無機半導体層と接触する。
【選択図】図1

Description

本発明は、薄膜トランジスタ、薄膜トランジスタアレイに関する。
現在、フレキシブル基材上に、ディスプレイやセンサ等のデバイスを形成したフレキシブルデバイスの要求が高まっている。
一般的に、フレキシブル性を必要としないデバイスは、ガラス基板上に、アモルファスシリコンや酸化物半導体等の無機半導体を半導体層として形成した無機TFT(薄膜トランジスタ)により駆動されている。
無機TFTのゲート絶縁膜としては、一般的に、化学気相堆積法等で形成される酸化シリコン、窒化シリコン、シリコンオキシナイトライド等の無機絶縁膜が用いられ、電気的耐圧性を保つために、数百nm程度の膜厚で堆積されている。
しかし、上述の無機ゲート絶縁膜は柔軟性に劣るため、樹脂基板上に形成したアモルファスシリコンTFTを用いてフレキシブルデバイスを作製した場合、屈曲させて使用した際に、容易に割れが発生するという問題がある。
一方、有機半導体を半導体層とした有機TFTは、柔軟性に優れる有機絶縁膜をゲート絶縁層として用いることができるため、フレキシブル性に優れている。よってフレキシブルデバイスへの適用が期待されている。
しかし、有機TFTは、アモルファスシリコンTFTと比較し大気安定性や長期信頼性等に劣るという短所を有している。この短所は、主に有機半導体材料に由来する。
そこで、有機ゲート絶縁膜と、無機半導体を組み合わせた、有機/無機ハイブリッドTFTの作製技術が注目されている。非特許文献1では、有機絶縁膜と酸化物半導体を組み合わせたトップゲート型ハイブリッドTFTが報告されている。(非特許文献1)。
Mitsuru Nakata et al.、「Analysis of the Influence of Sputtering Damage to Polymer Gate Insulators in Amorphous InGaZnO4 Thin-Film Transistors」、Japanese Journal of Applied Physics、2012年3月29日発行、Volume 51、Number 4R、044105
TFTの構造としては、製造の簡便さから、ボトムゲート型が好ましいとされている。しかし、非特許文献1にも記載されているように、単純な構成ではボトムゲート型ハイブリッドTFTを実現するのは難しい。
実現が困難な理由は、有機ゲート絶縁膜上に、プラズマを利用した真空成膜装置を用いて無機半導体を成膜した場合に、有機ゲート絶縁膜の表面がプラズマに曝され、損傷することにより、絶縁膜/半導体界面にキャリアトラップが生成してしまい、良好な界面状態を構築できず、所望のTFT特性が得られないためである。
本発明は、以上の点を鑑み、有機/無機ハイブリッドTFTにおいて、ボトムゲート型構造であっても、良好な特性を有し、かつフレキシブル性の高い薄膜トランジスタを提供することを目的とする。
上記課題を解決するための薄膜トランジスタは、絶縁性の基板と、絶縁性の基板上に形成されたゲート電極と、ゲート電極上に形成された1層以上の膜で形成されるゲート絶縁層と、ゲート絶縁層上に形成された無機半導体層と、無機半導体層上に形成されたソース・ドレイン電極とを含み、ゲート絶縁層は、有機物を用いて形成された第1ゲート絶縁層と、無機物を用いて形成された第2ゲート絶縁層を有し、第2ゲート絶縁層は第1ゲート絶縁層上の一部に形成され、第1ゲート絶縁層は無機半導体層と非接触であり、第2ゲート絶縁層は膜厚が2nm以上50nm以下であり、少なくとも一部が無機半導体層と接触する。
また、前記第2ゲート絶縁層が形成された第2領域の面積は、前記第1ゲート絶縁層が形成された第1領域の面積の10%以下であってもよい。
また、第2ゲート絶縁層が珪素、アルミニウムより選択された酸化物、窒化物、酸化窒化物のいずれかを含んでもよい。
また、無機半導体層がインジウム、ガリウム、亜鉛及びスズの少なくとも一種を含む酸化物であってもよい。
本発明によれば、良好なトランジスタ特性を有し、かつフレキシブル性の高い、有機/無機ハイブリッドの薄膜トランジスタを提供することができる。
本発明の一実施形態に係る薄膜トランジスタの断面構造を表す概略図。 本発明の一実施形態に係る薄膜トランジスタの平面図。 本発明の一実施形態の変形例に係る薄膜トランジスタの断面構造を表す概略図。 本発明の一実施形態の変形例に係る薄膜トランジスタの平面図。 本発明の一実施形態に係るトランジスタアレイの1画素の平面図。 本発明の一実施形態に係るトランジスタアレイの1画素のA-A’間の断面構造を表す概略図。 本発明の一実施形態に係るトランジスタアレイの平面図。 本発明の実施例および比較例に係る薄膜トランジスタの断面構造を表す概略図。 本発明の実施例および比較例に係る薄膜トランジスタの平面図。 本発明の実施例2に係る薄膜トランジスタの断面構造を表す概略図。 本発明の実施例2に係る薄膜トランジスタの平面図。 本発明の実施例6に係る薄膜トランジスタの断面構造を表す概略図。 本発明の実施例6に係る薄膜トランジスタの平面図。 本発明の実施例7に係る薄膜トランジスタの断面構造を表す概略図。 本発明の実施例7に係る薄膜トランジスタの平面図。 本発明の比較例1に係る薄膜トランジスタの断面構造を表す概略図。 本発明の比較例1に係る薄膜トランジスタの平面図。 本発明の比較例3に係る薄膜トランジスタの断面構造を表す概略図。 本発明の比較例3に係る薄膜トランジスタの平面図。 本発明の一実施形態に係る画像表示装置の1画素の断面構造を表す概略図。 本発明の一実施形態に係る画像表示装置の1画素の平面図。 本発明の一実施形態に係る面状のセンサの1画素の断面構造を表す概略図。 本発明の一実施形態に係る面状のセンサの1画素の平面図。
以下、図面を参照し、薄膜トランジスタの一実施形態を説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
図1~図4に本実施形態に係る薄膜トランジスタ100、および薄膜トランジスタ100の変形例に係る薄膜トランジスタ101の断面構造と平面構造を表す概略図を示す。薄膜トランジスタ100、101はいずれも、絶縁基板0、絶縁基板0上に形成されたゲート電極1、少なくともゲート電極1上に形成された第1ゲート絶縁層2、第1ゲート絶縁層2上の一部に形成された第2ゲート絶縁層3、第2ゲート絶縁層3上に形成された無機半導体層4、無機半導体層4と第1ゲート絶縁層2ならびに第2ゲート絶縁層3の上に形成されたソース電極5およびドレイン電極6を備えたボトムゲート-トップコンタクト型の薄膜トランジスタである。ゲート絶縁層7は、有機物を用いて形成された第1ゲート絶縁層2と、無機物を用いて形成された第2ゲート絶縁層3を有し、第1ゲート絶縁層2は無機半導体層4と非接触であり、第2ゲート絶縁層3は、少なくとも一部が無機半導体層4と接触している。
薄膜トランジスタ100、101では、第1ゲート絶縁層2上の一部に設けられた第2ゲート絶縁層3の一例を示している。このとき、第2ゲート絶縁層3が形成された第2領域の面積と無機半導体層4が形成された領域の面積は、図3に示すように等しくても良く、また、図4に示すように、無機半導体層4が形成された領域に対し、第2ゲート絶縁層3の面積が大きくても構わない。また、本実施形態の薄膜トランジスタ100、101の構造は、図1~2に示す、ボトムゲート-トップコンタクト型に限らず、トップゲート-トップコンタクト型、トップゲート-ボトムコンタクト型、ボトムゲート-ボトムコンタクト型等でも良いが、この限りではない。
絶縁基板0に使用する材料としては、例えば、ポリイミド、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン(PES)、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を用いたフレキシブル基板を使用することができる。これらの材料は単独で使用することもでき、2種以上を積層した複合基板を使用することもできるが、これらに限定されるものではない。
絶縁基板0の厚みは、2μm以上100μm以下が好ましい。絶縁基板0は薄いほど、製造時のハンドリングが困難となるため、絶縁基板0の厚さは2μm以上が好ましい。また絶縁基板0の厚さが厚いほど、フレキシブル性は低下し、絶縁基板の材料コストが高くなるため、絶縁基板0の厚さは100μm以下が好ましい。製造時のハンドリング、フレキシブル性の保持、材料コストの3点を鑑みると、絶縁基板0の厚みは、15μm以上30μm以下であると、さらに好ましい。
ゲート電極1、ソース電極5、ドレイン電極6は、スパッタ法等の真空成膜装置により成膜したMo、Al、Ag、Cu等の金属膜、またはITO(酸化インジウム錫)、IZO(酸化インジウム亜鉛)等の金属酸化物膜を単層または積層した膜を、フォトリソグラフィー法等を用いてパターニングすることにより得ることができる。また、本発明のゲート電極1、ソース電極5、ドレイン電極6は、Ag、Cu、Au等の金属材料、ITO(酸化インジウム錫)、IZO(酸化インジウム亜鉛)等の金属酸化物材料、PEDOT(ポリエチレンジオキシチオフェン)等の有機導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、転写印刷、凸版印刷、インクジェット法等で塗布し、焼成することにより形成することもできるが、これらに限定されるものではない。
第1ゲート絶縁層2は有機物を用いて形成された層であって、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、シクロオレフィンポリマー等の高分子溶液を、スピンコート法やスリットダイコート法等を用いて塗布し、焼成することにより形成することができる。また、本発明の第1ゲート絶縁層2には、上述の材料に感光性を有する樹脂材料を添加し、フォトリソグラフィーによるパターニングを可能とした材料を用いると、パターニングが容易となるため、特に好ましい。
第1ゲート絶縁層2の膜厚は、0.2μm以上2.0μm以下であることが好ましい。薄膜トランジスタを駆動するためのゲート電圧の抑制を図る観点では、第1ゲート絶縁層2の厚さは、2.0μm以下であることが好ましい。電流漏れの抑制を図る観点では、第1ゲート絶縁層2の厚さは、0.2μm以上であることが好ましい。さらに、これらの効果を得る実効性を高めるとともに、第1ゲート絶縁層2の厚さの均一性を高め、かつ、第1ゲート絶縁層2の生産性の向上を図る観点では、第1ゲート絶縁層2の厚さは、さらに好ましくは、0.5μm以上1.0μm以下である。
第2ゲート絶縁層3は無機物を主体として形成された層であって、珪素、アルミニウム、タンタル、ハフニウム、ジルコニウム、イットリウム、ランタン、ユウロピウム、ニオブ、ストロンチウムのいずれかを含む酸化物または窒化物または酸化窒化物等があげられる。具体的な材料としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化タンタル等の無機材料等が挙げられるがこれらに限定されるものではない。この中でより工程の制御のしやすさ、原材料価格の安価さからより好適に酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウムが用いられる。またこれらが単層で使用されてもかまわないし、複数層積層されてもかまわない。
第2ゲート絶縁層3は、スパッタ、化学気相堆積装置等の真空成膜装置を用いて形成されることが好ましい。真空成膜装置を用いて形成された第2ゲート絶縁層3は、塗布により形成した場合よりも、高いプラズマ耐性を有する。このため、無機半導体層4を、プラズマを利用した真空成膜装置を用いて形成した場合でも、キャリアトラップの少ない、良好なゲート絶縁膜/半導体層界面を構築することが可能となり、高いトランジスタ特性を実現することができる。
なお、本実施形態において、第2ゲート絶縁層3の成膜時に、第1ゲート絶縁層2の表面が、プラズマダメージを受けることとなるが、薄膜トランジスタ100、101の動作領域として重要な無機半導体層4との界面(チャネル)は第2ゲート絶縁層3の表面となるため、第1ゲート絶縁層2の表面がプラズマダメージを受けている状態であっても、トランジスタ特性には影響しない。
第2ゲート絶縁層3の膜厚は2nm以上50nm以下であることが好ましい。膜厚が2nm未満では、連続的な膜が形成できず、島状の膜となり、良好なゲート絶縁膜/半導体層界面を構築することができないため好ましくない。また、膜厚が50nmを超えると、フレキシブル基板に成膜し、屈曲させた場合に、割れが発生しやすいため好ましくない。
第2ゲート絶縁層3が形成されている第2領域の面積は、第1ゲート絶縁層2が形成されている第1領域の面積の10%以下であることが好ましい。第2領域の面積が、第1領域の面積の10%を超えてしまうと、フレキシブル基板に成膜し、屈曲させた場合に、第2ゲート絶縁層3に割れが発生しやすくなり、トランジスタ特性を低下させてしまうため、好ましくない。第2ゲート絶縁層3は、第1ゲート絶縁層の上に存在すればよく、第2領域の面積が、第1領域の面積の0%より大きければよい。また、第2領域の面積が、第1領域の面積よりも小さければ小さいほど、フレキシブル性を高くなる。
第1領域と第2領域はそれぞれ1つの領域で形成されていてもよいし、第1領域が1つの領域で形成され、第2領域は複数の領域で形成されていてもよいし、第1領域と第2領域がそれぞれ複数の領域で形成されていてもよい。複数の領域で形成されている場合は、各々の領域の面積の合計を、第1領域の面積および第2領域の面積とする。
図5~7を用いて、具体的な第1領域と第2領域について説明を行う。図5および6は1画素中の薄膜トランジスタ103の平面図と断面図を示す。画素とは、トランジスタを用いて作成されるディスプレイやセンサの最少表示もしくは最少検知単位を示す。本実施形態では、図5において表記されている単位を1画素として定義している。図7は画素を複数個配列しアレイ化したTFT(Thin Film Transistor)アレイの平面図を示す。
図5における第1領域の面積とは、1画素中で第1ゲート絶縁層12が形成されている領域の面積を示す。第2領域の面積とは、1画素中で第2ゲート絶縁層13が形成されている領域の面積を示す。図5では、1画素中の1つのトランジスタが存在している例を示しているが、複数個トランジスタが存在していてもよい。複数個トランジスタが存在する場合は、第2ゲート絶縁層13が複数個所に形成されているため、第2領域の面積はそれぞれの第2ゲート絶縁層13が形成されている領域の合計の面積で示される。図5では、第1ゲート絶縁層12は1画素内全面に形成されている例を示しているが、第1ゲート絶縁層12は1画素内の一部に形成されていてもよい。
図7は、画素を6個(3×2)配列した例を示している。トランジスタをアレイ配列したTFT(Thin Film Transistor)アレイ上に表示体を形成すればディスプレイとして、またセンサ部材を形成すれば面状センサへの応用が可能となる。ディスプレイ表示体としては、液晶、有機エレクトロルミネッセンス、量子ドット、マイクロLED、電気泳動型電子全面板等が挙げられるがこれらに限定されない。またセンサ部材としては感圧部材、感温部材などが挙げられるがこれらに限定されない。
図7のようにアレイ化した場合は、各画素に形成されている第1ゲート絶縁層を合計した領域の面積を第1領域の面積とし、各画素に形成されている第2ゲート絶縁層を合計した領域の面積を第2領域の面積とする。アレイ化する場合、第1ゲート絶縁層は各1画素毎に分割されていてもよいし、複数画素毎に分割されていてもよいし、分割せず連続した層としてもよい。
無機半導体層4の材料は、インジウム、ガリウム、亜鉛およびスズの少なくとも一種を含む酸化物であることが好ましい。より具体的には、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化インジウム亜鉛、酸化インジウムガリウム、酸化インジウムガリウム亜鉛など公知の金属酸化物半導体材料を用いることができる。またこれらの金属酸化物に、アルミニウム、珪素、ハフニウム、タングステン、マグネシウム、ランタンなどを混合したものも用いることができる。また、無機半導体層4には、上記以外の金属酸化物半導体や非単結晶シリコン、二硫化モリブデン、窒化ガリウム、カドミウムテルライド、ガリウム砒素等の他の材料を用いても構わない。
無機半導体層4はスパッタ、CVD等の真空成膜装置を用いて形成されることが好ましい。真空成膜装置を用いて形成された上記の膜は、塗布型の無機膜よりも、高純度、高密度、均一な膜となるため、高移動度を有し、薄膜トランジスタ100、101に用いた場合に、高いトランジスタ特性を実現することができる。
以下、本実施形態に係る薄膜トランジスタの具体的な実施例及び比較例について説明する。なお、本実施形態は各実施例に限るものではない。
(実施例1)
実施例1について説明する。図8および9に、実施例1に係る、薄膜トランジスタ103の断面構造を表す概略図を示す。絶縁基板10として厚さ15μmのポリイミドフィルム上に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのAlNdを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極11を形成した。AlNd成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。
次に、第1ゲート絶縁層12として、1μmの厚さを有するアクリルポリマー膜を形成した。アクリルポリマー膜を形成する際には、まず、スピンコート法を用いて、有機高分子化合物であるアクリルポリマーを含むアクリルポリマー溶液を絶縁基板10およびゲート電極11の上面に塗布することによって塗布膜を形成した。次いで、塗布膜を焼成することによって、アクリルポリマー膜を得た。
<アクリルポリマー膜の成膜条件>
・基板回転速度 :800rpm/30秒
・焼成温度 :230℃
・焼成時間 :1時間
第1ゲート絶縁層12が形成されている第1領域の面積は200μm×200μmで形成した。
次に、プラズマCVD装置を用いて、膜厚50nmのSiOxを成膜した。
プラズマCVD装置を用いた酸化珪素膜の成膜条件を以下に示す。
<酸化珪素膜の成膜条件>
・反応ガス :シラン/一酸化二窒素
・反応ガス流量 :65sccm(シラン)、500sccm(一酸化二窒素)
・成膜圧力 :200Pa
・高周波電力 :500W
・高周波電力周波数 :13.56MHz
・基板温度 :200℃
・成膜時間 :120秒
成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ドライエッチング、レジスト剥離を行い、第2ゲート絶縁層13を形成した。第2ゲート絶縁層13が形成されている第2領域の面積は50μm×80μmであり、第1領域の面積の10%である。
次に、DCマグネトロンスパッタ装置を用いて、膜厚40nmのInGaZnOを、室温成膜した。成膜時の投入電力は100W、ガス流量はAr=100SCCM、O=1SCCM、成膜圧力は1.0Paとした。次に、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、第2ゲート絶縁層13上に、無機半導体層14を形成した。無機半導体層14の面積は50μm×80μmである。
最後に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのMoを室温成膜し、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ソース電極15とドレイン電極16を形成し、薄膜トランジスタ103を得た。作製した薄膜トランジスタ103のチャネル長は10μm、チャネル幅は50μmである。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ103のTransfer特性を測定した結果、薄膜トランジスタ103の移動度は、10.9cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ103を直径1mmの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ103の移動度は10.6cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ103の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
(実施例2)
実施例2について説明する。図10、11に示すように、無機半導体層14の面積を40μm×60μmとして形成した以外は、実施例1と同様の方法で作製した。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ104のTransfer特性を測定した結果、薄膜トランジスタ104の移動度は、10.8cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ104を直径1mmの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ104の移動度は10.7cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ104の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
(実施例3)
実施例3について説明する。図8、9に示すように、第2ゲート絶縁層12の成膜時間を72秒とし、膜厚を30nmとして形成した以外は、実施例1と同様の方法で作製した。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ103のTransfer特性を測定した結果、薄膜トランジスタ103の移動度は、11.0cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ103を直径1mmの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ103の移動度は11.0cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ103の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
(実施例4)
実施例4について説明する。第2ゲート絶縁層12の成膜時間を5秒とし、膜厚を2nmとして形成した以外は、実施例1と同様の方法で作製した。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ103のTransfer特性を測定した結果、薄膜トランジスタ103の移動度は、11.0cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ103を直径1mmの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ103の移動度は11.0cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ103の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
(実施例5)
実施例5について説明する。第1ゲート絶縁層12を形成する際のスピンコートの基板回転速度を2000rpm/30秒に変更し、膜厚を0.5μmとして形成した以外は、実施例1と同様の方法で作製した。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ107のTransfer特性を測定した結果、薄膜トランジスタ103の移動度は、11.0cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ103を直径1mmの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ103の移動度は10.9cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ103の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
(実施例6)
実施例6について説明する。図12、13に、実施例6に係る、薄膜トランジスタ108の断面構造を表す概略図を示す。薄膜トランジスタ108は、第2ゲート絶縁層13が形成された第2領域と無機半導体層14の面積を10μm×20μmとして形成した以外は、実施例1と同様の方法で作製した。第2ゲート絶縁層13が形成された第2領域は第1ゲート絶縁層12が形成された第1領域の5%である。作製した薄膜トランジスタ108のチャネル長は8μm、チャネル幅は10μmである。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ108のTransfer特性を測定した結果、薄膜トランジスタ108の移動度は、11.2cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ108を直径1mmの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ108の移動度は11.2cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ108の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
(実施例7)
実施例7について説明する。図14,15に、実施例7に係る、薄膜トランジスタ109の断面構造を表す概略図を示す。薄膜トランジスタ109は、第2ゲート絶縁層が形成された第2領域と無機半導体層14の面積を10μm×8μmとして形成した以外は、実施例1と同様の方法で作製した。第2ゲート絶縁層13が形成された第2領域は第1ゲート絶縁層12が形成された第1領域の5%である。作製した薄膜トランジスタ109のチャネル長は8μm、チャネル幅は8μmである。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ109のTransfer特性を測定した結果、薄膜トランジスタ109の移動度は、11.0cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ109を直径1mmの金属棒に巻き付けて、静的屈曲試験を行った後の薄膜トランジスタ109の移動度は10.0cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタ109の表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
(実施例8)
実施例8について説明する。図20、21に、実施例8に係る、画像表示装置の一画素の断面図と平面図を示す。絶縁基板10として厚さ15μmのポリイミド基板上に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのAlNdを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極11、ゲート配線21、キャパシタ配線26を形成した。AlNd成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。
次に、感光性アクリル樹脂をスピンコート法にて塗布し、フォトリソグラフィー法を用いてパターニングを行い、230℃で焼成し、厚さ1μmの第1ゲート絶縁層12を得た。
次に、プラズマCVD装置を用いて、膜厚50nmのSiOxを成膜した。
プラズマCVD装置を用いた酸化珪素膜の成膜条件を以下に示す。
<酸化珪素膜の成膜条件>
・反応ガス :シラン/一酸化二窒素
・反応ガス流量 :65sccm(シラン)、500sccm(一酸化二窒素)
・成膜圧力 :200Pa
・高周波電力 :500W
・高周波電力周波数 :13.56MHz
・基板温度 :200℃
・成膜時間 :120秒
成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ドライエッチング、レジスト剥離を行い、第2ゲート絶縁層13を形成した。
次に、DCマグネトロンスパッタ装置を用いて、膜厚40nmのInGaZnOを、室温成膜した。成膜時の投入電力は100W、ガス流量はAr=100SCCM、O2=1SCCM、成膜圧力は1.0Paとした。次に、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、第2ゲート絶縁層13上に、無機半導体層14を形成した。
次に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのAlNdを室温成膜した。AlNd成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ソース電極15、ソース配線22、ドレイン電極16を形成した。
次に、感光性アクリル樹脂溶液を塗布し、フォトリソグラフィー法によるパターニングを行い、220℃で焼成して、層間絶縁層23と層間絶縁層の開口部24を得た。層間絶縁層23の膜厚は3μmとした。
次に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのAlNdを、室温成膜した。
AlNd成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、上部電極25を形成し、薄膜トランジスタアレイ基板200を得た。作製した薄膜トランジスタアレイ基板200の画素サイズは100μm×100μm、画素数は480画素×640画素である。また、第2ゲート絶縁層が形成されている第2領域の面積は、第1領域の面積の10%である。
最後に作製した薄膜トランジスタアレイ基板200の、静的屈曲試験を行った後の薄膜トランジスタアレイの移動度は10.0cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタアレイの表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
さらに、薄膜トランジスタアレイ基板200と、対向電極32との間に電気泳動媒体31を挟んで画像表示装置300を作製し、駆動を行ったところ、屈曲前後で変わらず、再現よく良好な表示を行うことができた。
(実施例9)
実施例9について説明する。図21、22に、実施例9に係る、圧力センサの一画素の断面図と平面図を示す。絶縁基板10として厚さ15μmのポリイミド基板上に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのAlNdを、室温成膜した。AlNd成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極11、ゲート配線21を形成した。
次に、感光性アクリル樹脂をスピンコート法にて塗布し、フォトリソグラフィー法を用いてパターニングを行い、230℃で焼成し、厚さ0.7μmの第1ゲート絶縁層12を得た。
次に、プラズマCVD装置を用いて、膜厚50nmのSiOxを成膜した。
プラズマCVD装置を用いた酸化珪素膜の成膜条件を以下に示す。
<酸化珪素膜の成膜条件>
・反応ガス :シラン/一酸化二窒素
・反応ガス流量 :65sccm(シラン)、500sccm(一酸化二窒素)
・成膜圧力 :200Pa
・高周波電力 :500W
・高周波電力周波数 :13.56MHz
・基板温度 :200℃
・成膜時間 :120秒
成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ドライエッチング、レジスト剥離を行い、第2ゲート絶縁層13を形成した。
次に、DCマグネトロンスパッタ装置を用いて、膜厚40nmのInGaZnOを、室温成膜した。成膜時の投入電力は100W、ガス流量はAr=100SCCM、O2=1SCCM、成膜圧力は1.0Paとした。次に、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、第2ゲート絶縁層13上に、無機半導体層14を形成した。無機半導体層14の面積は10μm×20μmである。
次に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのAlNdを室温成膜した。AlNd成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ソース電極15、ソース配線22、ドレイン電極16を形成した。
次に、感光性アクリル樹脂溶液を塗布し、フォトリソグラフィー法によるパターニングを行い、220℃で焼成して、層間絶縁層23を得た。層間絶縁層23の膜厚は3μmとした。
次に、上部電極25となる、Ag粒子を添加した粘着剤を、スクリーン印刷法により形成し、薄膜トランジスタアレイ基板201を得た。上部電極25の膜厚は5μmとした。薄膜トランジスタアレイ基板201の画素サイズは200μm×200μm、画素数は10画素×10画素である。また、第2ゲート絶縁層が形成されている第2領域の面積は、第1領域の面積の2%である。
最後に作製した薄膜トランジスタアレイ基板200の、静的屈曲試験を行った後の薄膜トランジスタの移動度は10.0cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、作製後と同等の良好なトランジスタ特性を示した。試験後に光学顕微鏡にて薄膜トランジスタアレイの表面観察を行った結果、クラック等の発生は見られず、特に異常は認められなかった。
次に、感圧層41として、分極処理済のポリフッ化ビニリデントリフルオロエチレン共重合体(P(VDF)-TrFE)の膜厚20μmのフィルムを薄膜トランジスタ201に貼合わせた。最後に、Agペーストをスクリーン印刷法で印刷し、焼成して、膜厚30μmの対向電極42を形成し、圧力センサ301を作製した。
最後に作製した圧力センサの駆動を行ったところ、屈曲前後で変わらず、再現よく圧力-電気信号を取得することができた。
(比較例1)
比較例1について説明する。図16,17に、比較例1に係る、薄膜トランジスタ110の断面構造を表す概略図を示す。薄膜トランジスタ110は、第2ゲート絶縁層12形成工程を省いた以外は、実施例1と同様の方法で作製した。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ110のTransfer特性を測定した結果、オフ特性が観察されず、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は1桁未満であり、良好なトランジスタ特性が得られなかった。
(比較例2)
比較例2について説明する。図8、9に、比較例2に係る、薄膜トランジスタ103の断面構造を表す概略図を示す。薄膜トランジスタ103は、第2ゲート絶縁層13の成膜時間を168秒とし、膜厚を70nmとした以外は、実施例1と同様の方法で作製した。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ103のTransfer特性を測定した結果、薄膜トランジスタ103の移動度は、10.8cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は6桁であった。
次に、作製した薄膜トランジスタ103を直径1mmの金属棒に巻き付けて、1万回の動的屈曲試験を行った。動的屈曲試験を行った後の薄膜トランジスタ103の移動度は3.8cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約3桁であり、作製後と比較すると移動度とON/OFF比の低下が確認された。試験後に光学顕微鏡にて薄膜トランジスタ103の表面観察を行ったところ、第2ゲート絶縁層13にクラックの発生がわずかに認められた。
(比較例3)
比較例3について説明する。図18,19に、比較例3に係る、薄膜トランジスタ111の断面構造を表す概略図を示す。薄膜トランジスタ111は、第2ゲート絶縁層が形成された第2領域の面積を100μm×80μmとして形成した以外は、実施例1と同様の方法で作製した。第2ゲート絶縁層13が形成された第2領域は第1ゲート絶縁層12が形成された第1領域の20%である。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ111のTransfer特性を測定した結果、薄膜トランジスタ111の移動度は、10.6cm/Vs、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は約6桁であり、良好なトランジスタ特性を示した。
作製した薄膜トランジスタ111を直径1mmの金属棒に巻き付けて、静的屈曲試験を行った。静的屈曲試験を行った後の薄膜トランジスタ111はオン特性が観察されず、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は1桁未満であった。試験後に光学顕微鏡にて薄膜トランジスタ111の表面観察を行ったところ、第2ゲート絶縁層13にクラックの発生が認められた。
(比較例4)
比較例4について説明する。第2ゲート絶縁層の成膜時間を2.5秒とし、膜厚を1nmとした以外は、実施例1と同様の方法で作製した。
ゲート電圧を±20Vとして、半導体パラメータアナライザを用いて薄膜トランジスタ103のTransfer特性を測定した結果、オフ特性が観察されず、ソース電極15とドレイン電極16との間に10Vの電圧が印加されたときのON/OFF比は1桁であり、良好なトランジスタ特性が得られなかった。
表1に、実施例1、実施例2、実施例3、実施例4、実施例5、実施例6、実施例7、実施例8、実施例9、比較例1、比較例2、比較例3、比較例4のそれぞれの要部寸法、測定結果を示す。
表1に示すように、実施例1~9では、静的屈曲試験の前後において良好なトランジスタ特性が得られ、かつ、クラックの発生がなかった。この結果から、第2ゲート絶縁層の膜厚を2nm以上50nm以下とし、第2領域の面積が第1領域の面積の10%以下であると、良好なトランジスタ特性とフレキシブル性とが両立する薄膜トランジスタおよび薄膜トランジスタアレイが得られることを確認できた。
比較例1では、第1ゲート絶縁層12上に第2ゲート絶縁層13を設けることなく、プラズマを利用した真空成膜装置(DCマグネトロンスパッタ装置)を用いて無機半導体層14を形成した。このため、絶縁膜/半導体界面にキャリアトラップが生成され、良好な界面状態を構築できず、良好なトランジスタ特性が得られなかった。
比較例2では、第1ゲート絶縁層12の上に第2ゲート絶縁層13を形成したものの、第2ゲート絶縁層13の膜厚が50nmを超えている。このため、静的屈曲試験の前においては良好なトランジスタ特性が得られたものの、十分なフレキシブル性を確保できずに、静的屈曲試験の後においては第2ゲート絶縁層13にクラックが発生して、良好なトランジスタ特性が得らなかった。
比較例3では、第1ゲート絶縁層12の上に、第2ゲート絶縁層13を形成したものの、第2領域の面積が第1領域の面積の10%を超えている。このため、静的屈曲試験の前においては良好なトランジスタ特性が得られたものの、十分なフレキシブル性を確保できずに、静的屈曲試験の後においては第2ゲート絶縁層13にクラックが発生して、良好なトランジスタ特性が得らなかった。
比較例4では、第1ゲート絶縁層12の上に、第2ゲート絶縁層13を形成したものの、第2ゲート絶縁層13の膜厚が2nm以下であり、第1ゲート絶縁層12を第2ゲート絶縁層13が十分に覆うことができず、第2ゲート絶縁層12に対する無機半導体層14成膜時のプラズマダメージに起因する、絶縁膜/半導体界面にキャリアトラップが生成され、良好な界面状態を構築できなかったため、良好なトランジスタ特性が得られなかった。
Figure 2022178162000002
以上、説明したように、本発明によれば、絶縁性の基板と、絶縁性の基板上に形成されたゲート電極と、ゲート電極上に形成された1層以上の膜で形成されるゲート絶縁層と、ゲート絶縁層上に形成された無機半導体層と、無機半導体層上に形成されたソース・ドレイン電極とを含み、前記ゲート絶縁層は、有機物を用いて形成された第1ゲート絶縁層と、無機物を用いて形成された第2ゲート絶縁層とを有し、前記第2ゲート絶縁層は前記第1ゲート絶縁層上の一部に形成され、前記第1ゲート絶縁層は前記無機半導体と非接触であり、前記第2ゲート絶縁層は、膜厚が2nm以上50nm以下であり、少なくとも一部が前記無機半導体層と接触することにより、良好な特性を有し、かつフレキシブル性の高い薄膜トランジスタを提供することができる。
本発明で作製した薄膜トランジスタは、電子ペーパー表示装置、液晶表示装置、有機エレクトロルミネッセンス表示装置などの表示装置や、圧電センサなどの各種センサに適用できる。特にフレキシブル性を活かしたフレキシブルデバイスへの適用が期待される。
100、101、103、104、108~111 薄膜トランジスタ
0 絶縁基板
1 ゲート電極
2 第1ゲート絶縁層
3 第2ゲート絶縁層
4 無機半導体層
5 ソース電極
6 ドレイン電極
7 ゲート絶縁層
10 絶縁基板
11 ゲート電極
12 第1ゲート絶縁層
13 第2ゲート絶縁層
14 無機半導体層
15 ソース電極
16 ドレイン電極
21 ゲート配線
22 ソース配線
23 層間絶縁層
24 層間絶縁層開口部
25 上部電極
31 電気泳動媒体
32 対向電極
41 感圧層
42 対向電極

Claims (5)

  1. 絶縁性の基板と、前記絶縁性の基板上に形成されたゲート電極と、前記ゲート電極上に形成された1層以上の膜で形成されるゲート絶縁層と、前記ゲート絶縁層上に形成された無機半導体層と、前記無機半導体層上に形成されたソース・ドレイン電極とを含み、
    前記ゲート絶縁層は、
    有機物を用いて形成された第1ゲート絶縁層と、
    無機物を用いて形成された第2ゲート絶縁層とを有し、
    前記第2ゲート絶縁層は前記第1ゲート絶縁層上の一部に形成され、
    前記第1ゲート絶縁層は前記無機半導体と非接触であり、
    前記第2ゲート絶縁層は、膜厚が2nm以上50nm以下であり、少なくとも一部が前記無機半導体層と接触する、
    薄膜トランジスタ。
  2. 前記第2ゲート絶縁層が形成された第2領域の面積は、
    前記第1ゲート絶縁層が形成された第1領域の面積の10%以下である、請求項1に記載の薄膜トランジスタ。
  3. 前記第2ゲート絶縁層が珪素、アルミニウムより選択された酸化物、窒化物、酸化窒化物のいずれかを含む請求項2に記載の薄膜トランジスタ。
  4. 前記無機半導体層がインジウム、ガリウム、亜鉛、及びスズの少なくとも一種を含む酸化物である、請求項1乃至3のいずれかに記載の薄膜トランジスタ。
  5. 請求項1~4記載の薄膜トランジスタを用いた可撓性のあるディスプレイ及び面状のセンサ。
JP2021084736A 2021-05-19 2021-05-19 薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ Pending JP2022178162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021084736A JP2022178162A (ja) 2021-05-19 2021-05-19 薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021084736A JP2022178162A (ja) 2021-05-19 2021-05-19 薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ

Publications (1)

Publication Number Publication Date
JP2022178162A true JP2022178162A (ja) 2022-12-02

Family

ID=84239013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021084736A Pending JP2022178162A (ja) 2021-05-19 2021-05-19 薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ

Country Status (1)

Country Link
JP (1) JP2022178162A (ja)

Similar Documents

Publication Publication Date Title
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
US9570483B2 (en) Flat panel display device with oxide thin film transistor and method of fabricating the same
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
WO2019041387A1 (zh) 薄膜晶体管及其制作方法以及阵列基板
KR20110119963A (ko) 반도체 장치 및 그 제조 방법
CN108428666B (zh) 柔性tft背板的制作方法及柔性tft背板
US20200303428A1 (en) Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
JP6098515B2 (ja) 薄膜トランジスタ、および画像表示装置、並びに薄膜トランジスタの製造方法
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
JP2007298605A (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP6121149B2 (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
JP7392701B2 (ja) 薄膜トランジスタ
JP2011049297A (ja) 薄膜トランジスタの製造方法
JP2022178162A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ
JP5604938B2 (ja) 薄膜トランジスタ及びその製造方法
JP5617214B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
US9035364B2 (en) Active device and fabricating method thereof
JP6236792B2 (ja) 薄膜トランジスタとその製造方法及び画像表示装置
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
KR20050094509A (ko) 유기 박막 트랜지스터의 제조 방법
JP5577796B2 (ja) 薄膜トランジスタ及びその製造方法
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP2013207034A (ja) 薄膜トランジスタ、その製造方法及び画像表示装置
JP2012204398A (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20231227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240422