KR20050094509A - 유기 박막 트랜지스터의 제조 방법 - Google Patents

유기 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20050094509A
KR20050094509A KR1020040019639A KR20040019639A KR20050094509A KR 20050094509 A KR20050094509 A KR 20050094509A KR 1020040019639 A KR1020040019639 A KR 1020040019639A KR 20040019639 A KR20040019639 A KR 20040019639A KR 20050094509 A KR20050094509 A KR 20050094509A
Authority
KR
South Korea
Prior art keywords
active layer
organic
photoresist
layer
organic active
Prior art date
Application number
KR1020040019639A
Other languages
English (en)
Other versions
KR100592266B1 (ko
Inventor
서민철
양남철
김혜동
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040019639A priority Critical patent/KR100592266B1/ko
Publication of KR20050094509A publication Critical patent/KR20050094509A/ko
Application granted granted Critical
Publication of KR100592266B1 publication Critical patent/KR100592266B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 박막 트랜지스터의 제조 방법에 관한 것으로서, 게이트 전극이 형성된 절연 기판 상에 게이트 절연막을 도포하여 상기 게이트 전극을 절연하는 제 1 단계; 상기 게이트 절연막 상에서 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 전극 및 드레인 전극을 형성하는 제 2 단계; 기판의 전면적에 걸쳐 상기 유기 활성층의 재료가 자동 층상 단절이 가능한 충분한 두께 또는 충분한 각도를 가지도록 포토 레지스트 재료를 도포한 다음, 노광 및 현상에 의해 활성층을 형성하고자 하는 영역을 노출시켜 포토 레지스트층을 형성하는 제 3 단계; 및 상기 포토 레지스트층이 형성된 기판의 전면적에 걸쳐 유기 활성층의 재료를 증착시켜, 상기 소스 전극과 드레인 전극을 서로 연결하는 유기 활성층을 형성하는 제 4 단계를 포함하는 것을 특징으로 한다.

Description

유기 박막 트랜지스터의 제조 방법{Method of manufacturing organic thin film transistor}
본 발명은 유기 박막 트랜지스터, 그 제조 방법, 유기 전계 발광 표시장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 포토 레지스트를 이용하여 유기 활성층을 보다 정밀하게 패터닝할 수 있는 유기 박막 트랜지스터, 그 제조 방법, 유기 전계 발광 표시장치 및 그 제조 방법에 관한 것이다.
유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특성인 합성 방법의 다양성, 섬유나 필름 형태로 성형이 용이함, 유연성, 전도성, 저렴한 생산비 때문에 새로운 전기전자재료로서 기능성 전자소자 및 광소자 등 광범위한 분야에서 활발한 연구가 이루어지고 있다. 전도성 고분자를 이용한 소자 등에서, 유기물을 활성층으로 사용하는 유기 박막 트랜지스터(Organic Thin Film Transistor)에 관한 연구는 1980년 이후부터 시작되었으며, 최근에는 전세계에서 많은 연구가 진행중에 있다. 유기 박막 트랜지스터는 실리콘-박막 트랜지스터와 구조적으로는 거의 같은 형태를 가지지만 반도체 활성층 영역에 실리콘 대신에 유기물을 사용한다는 차이점이 있다. 유기 박막 트랜지스터는 제작 공정의 측면에서, 실리콘-박막 트랜지스터에 비하여 간단하고 비용이 저렴하며 충격에 의해 깨지지 않고 구부리거나 접을 수 있는 전자 회로 기판에 적합하다는 장점을 가지고 있다. 특히 넓은 면적 위에 소자를 제작할 필요가 있을 때, 낮은 공정 온도를 필요로 하는 경우와 구부려야 하는 제품에 대해 유용하다.
현재 유기 박막 트랜지스터는 전자 종이(electronic sheet), 능동형 유기 전계 발광표시장치(유기 EL)의 구동 소자, 스마트 카드, 상품 태그용 플라스틱 칩 등에 높은 활용도가 예상되므로 세계의 많은 기업체와 연구소 및 대학에서 연구되고 있다. 유기 박막 트랜지스터의 성능은 유기 활성층의 결정도, 기판과 유기 활성층 계면의 전하 특성, 소스/드레인 전극과 유기 활성층 계면의 캐리어 주입능력 등에 좌우된다.
도 1은 종래의 유기 박막 트랜지스터의 기본 구조를 나타낸 단면도이다. 게이트 전극(110)이 형성된 기판(100) 상에 게이트 절연막(120)이 도포되어 있고, 게이트 전극(110)을 중심으로 하여 소스 및 드레인 전극(130)이 배치되어 있으며, 소스 전극과 드레인 전극(130) 사이에는 유기 물질로 이루어진 유기 활성층(140)이 접속되어 있다. 그리고, 유기 박막 트랜지스터의 전면에 걸쳐 보호용 패시베이션막(150)이 도포되어 있다.
도 2는 유기 박막 트랜지스터의 동작 원리를 나타낸 개념도이다. 전체 구조는 실리콘을 기반으로 한 트랜지스터와 큰 차이가 없다. 게이트에 전압을 가할 때 반도체 활성층에 전기장(전계)이 걸리는 전계 효과 트랜지스터의 원리와 동일하다. 소자에 흐르는 전류는 소스와 드레인 사이에 전압을 인가하여 얻게 되며, 이때 소스는 접지되어 있어 전자나 정공의 공급처 역할을 하게 된다. 그 위에 표시된 층이 유기 반도체 층이다.
소자의 동작원리를 p-형 반도체를 중심으로 살펴보면, 우선 소스와 드레인, 게이트에 전압을 인가하지 않으면 유기물 반도체 내의 전하들은 모두 반도체 내에 고루 퍼져 있게 된다(도 2(a)).
이때, 소스와 드레인 사이에 전압을 인가하여 전류를 흘리면 낮은 전압 하에서는 전압에 비례하는 전류가 흐르게 된다. 여기에 만약 게이트에 양의 전압을 인가하면 이 인가된 전압에 의한 전기장에 의하여 양의 전하인 정공들은 모두 위로 밀려 올라가게 된다(도 2(b)). 따라서, 게이트 절연막에 가까운 부분에는 전도 전하가 없는 공핍층(depletion layer)이 생긴다. 이 때, 소스와 드레인간에 전압을 인가하면 전도 가능한 전하 운반자가 줄어들어 있기 때문에 게이트에 전압을 인가하지 않았을 때보다 더 적은 전류가 흐르게 된다.
반대로, 게이트에 음의 전압을 인가하면 이 인가된 전압에 의한 전기장의 효과로 유기물과 게이트 절연막 사이에 양의 전하가 유도되고, 게이트 절연막과 가까운 부분에 전하의 양이 많이 축적되어 축적층(accumulation layer)이 생긴다(도 2(c)). 이 때, 소스와 드레인간에 전압을 인가하면 전도 가능한 전하 운반자가 증가해 있기 때문에 게이트에 전압을 인가하지 않았을 때보다 더 많은 전류가 흐르게 된다.
그러므로, 소스와 드레인 사이에 전압을 인가한 상태에서, 게이트에 양의 전압과 음의 전압을 교대로 인가하여 주면 소스와 드레인 사이에 흐르는 전류의 양을 제어할 수 있다. 이 전류량의 비를 점멸비(On/Off ratio)라 하며, 점별비가 클수록 우수한 유기 박막 트랜지스터가 된다.
한편, 유기 박막 트랜지스터의 반도체 활성층 재료로서 여러 소재가 개발되어 왔다. 유기 박막 트랜지스터는 전하 이동도가 낮은 것이 단점으로 지적되어 왔는데, 1995년에 필립스(Philips)의 브라운 등(Brown et al.)에 의하여, 펜타센(Pentacene) 박막으로 제조한 전계 효과 트랜지스터가 개발된 이후, 1997년 펜실바니아 주립대의 잭슨 등(Jackson et al.)은 결정화를 용이하게 하여 전하 이동도 1.5 cm2/Vs, 점멸률은 약 108에 이르는 트랜지스터를 개발함으로써 비정질 실리콘(a-Si:H) 전계효과 트랜지스터의 특성에 준하는 성능을 가지게 하였다. 펜타센은 벤젠 고리 다섯개가 결합된 구조를 가진 물질로서, 박막 트랜지스터에서 요구되는 성능을 실현시키는데 가장 유용한 물질로 고려되고 있다.
그런데, 상기 펜타센을 증착하는 방법으로는 미세 금속 마스크(Fine Metal Mask)를 이용하거나, 에치 마스크(Etch mask) 및 산소 플라즈마를 이용함으로써 건식 기상 증착을 하는 방법이 이용될 수 있다. 그러나. 상기 두가지 방법은 포토프로세스에 비하여 패터닝의 정밀성에 뒤떨어진다. 정밀하지 못한 패터닝은 소스 전극과 드레인 전극 사이에서 누설 전류가 발생할 가능성을 높이는 문제점을 야기한다. 포토프로세스를 이용하는 패터닝의 경우 종래의 일반적인 공정을 그대로 이용하는 것은 유기 활성층인 펜타센이 포토 레지스트의 현상 및 에칭시에 열화되므로 종래의 포토프로세스를 그대로 적용하기 곤란하다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 소스 전극과 드레인 전극간의 누설 전류가 발생하지 않도록 미세 패터닝이 구현된 유기 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 포토 레지스트를 이용함으로써 유기 활성층의 미세 패터닝이 가능한 유기 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 포토 레지스트를 이용한 유기 박막 트랜지스터를 구비함으로써 마스크의 사용 개수를 저감시킨 유기 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.
본 발명은 상기 목적을 달성하기 위하여 창안된 것으로서, 본 발명은 게이트 전극이 형성된 절연 기판 상에 게이트 절연막을 도포하여 상기 게이트 전극을 절연하는 제 1 단계;
상기 게이트 절연막 상에서 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 전극 및 드레인 전극을 형성하는 제 2 단계;
기판의 전면적에 걸쳐 상기 유기 활성층의 재료가 자동 층상 단절이 가능한 충분한 두께 또는 충분한 각도를 가지도록 포토 레지스트 재료를 도포한 다음, 노광 및 현상에 의해 활성층을 형성하고자 하는 영역을 노출시켜 포토 레지스트층을 형성하는 제 3 단계; 및
상기 포토 레지스트층이 형성된 기판의 전면적에 걸쳐 유기 활성층의 재료를 증착시켜, 상기 소스 전극과 드레인 전극을 서로 연결하는 유기 활성층을 형성하는 제 4 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법을 제공한다.
본 발명의 다른 특징에 따르면, 상기 제 3 단계에서, 상기 포토 레지스트 재료는 그 위에 유기 활성층의 재료를 증착할 때 상기 유기 활성층의 재료가 자동 층상 단절이 가능한 충분한 두께 또는 충분한 각도를 가지도록 도포되는 것을 특징으로 한다.
본 발명의 다른 특징에 따르면, 상기 제 3 단계에서, 상기 포토 레지스트 재료는 적어도 2000Å 이상의 두께를 가지도록 도포되는 것을 특징으로 한다.
본 발명의 다른 특징에 따르면, 상기 제 3 단계에서, 상기 포토 레지스트 재료에, 수직방향을 기준으로 0도 내지 45도 중 어느 한 각도로 패터닝이 이루어지는 것을 특징으로 한다.
본 발명의 다른 특징에 따르면, 상기 포토 레지스트 재료는 네가형 포토 레지스트 재료이며, 상기 노광은 상기 유기 활성층을 형성하고자 하는 폭을 초과한 부분을 향하여 이루어지는 것을 특징으로 한다.
본 발명의 다른 특징에 따르면, 상기 포토 레지스트 재료는 유기 재료인 것을 특징으로 한다.
본 발명의 다른 특징에 따르면, 상기 포토 레지스트층과 상기 유기 활성층 상에, 상기 포토 레지스트층과 상기 유기 활성층 사이의 빈공간을 메우는 패시베이션막을 증착시키는 제 5 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따르면, 상기 패시베이션막은 파릴렌(Parylene)으로 증착되는 것을 특징으로 한다.
상기와 같은 유기 박막 트랜지스터의 제조 방법에 의하면, 다음과 같은 구조의 유기 박막 트랜지스터를 가진다.
본 발명에 따른 유기 박막 트랜지스터는, 기판 상에 형성된 것으로, 유기 활성층에 전계를 인가하고자는 위치에 배치된 게이트 전극, 상기 게이트 전극이 형성된 기판의 전면적을 덮어 상기 게이트 전극을 절연시키는 게이트 절연막, 상기 게이트 절연막 상에서 상기 게이트 전극에 대칭되도록 배치된 소스 및 드레인 전극, 및 상기 소스 전극과 상기 드레인 전극과의 사이에 연결된 유기 활성층을 포함하는 유기 박막 트랜지스터에 있어서,
상기 유기 활성층에 대응되는 영역을 제외한 기판의 전면적에 걸쳐 도포된 포토 레지스트층을 구비하고,
상기 포토 레지스트층은 상기 유기 활성층의 양단에서, 상기 유기 활성층의 재료를 도포할 때 상기 유기 활성층의 재료가 자동 층상 단절 가능한 충분한 두께 또는 충분한 각도를 가진다.
그리고, 상기 포토 레지스트는 상기 활성층의 양단에서, 적어도 2000Å 이상의 두께를 가질 수 있다.
또한, 상기 포토 레지스트는 상기 활성층의 양단에서, 수직방향을 기준으로 0도 내지 45도 중 어느 한 각도를 가질 수 있다.
그리고, 상기 포토 레지스트는 유기 재료로 이루어질 수 있다.
또한, 상기 포토 레지스트층과 상기 유기 활성층 상에, 상기 포토 레지스트층과 상기 유기 활성층 사이의 빈공간을 메우는 패시베이션막을 더 구비할 수 있다.
그리고, 상기 패시베이션막은 파릴렌(Parylene)으로 이루어지는 것이 바람직하다.
이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 단면도이고, 도 4는 그 제조 방법을 각 공정별로 나타낸 단면도이다.
도 3을 참조하면, 유기 박막 트랜지스터는 실리콘, 플라스틱, 유리 또는 절연막이 형성된 금속호일 등으로 이루어진 절연 기판(200) 상에 게이트 전극(210)을 구비하고 있다. 통상적으로 절연 기판(200)의 표면상에는 버퍼층이 코팅되어 있으나, 버퍼층은 반드시 필요한 것은 아니고 기판(200)의 평탄화를 위한 것으로서, SiO2, SiNx 또는 이들의 다층막으로 형성할 수 있다. 버퍼층은 PECVD법, APCVD법, LPCVD법, ECR법, RF sputter법 등에 의해 증착될 수 있으며, 대략 3000Å 정도로 증착 가능하다. 이하에서는 버퍼층을 생략하고 설명한다.
절연 기판(200) 상에 형성되는 게이트 전극(210)용 재료는, Mo, MoW, Al, Al-Nd, Cr, Al/Cu, Au/Ti, Au/Cr 등의 도전성 금속막이 사용된다. 게이트 전극(210)을 형성하는 물질에는 반드시 이에 한정되지 않으며, 도전성 폴리머 등 다양한 도전성 물질이 게이트 전극(210)으로 사용될 수 있다. 게이트 전극(210)이 형성되는 영역은 유기 활성층(255)의 채널 영역에 대응된다.
게이트 전극(210)을 형성하기 위하여 게이트 전극 증착용 진공 챔버 안에 게이트 전극을 정의하는 새도우 마스크를 씌운 기판을 넣고, 금속 보트에 게이트 전극용 금속을 넣는다. 진공 챔버 안의 진공도는 5×10-4 Torr 이하가 되도록 한다. 바람직하게는 5×10-7 Torr 정도의 진공도가 적합하다. 초당 3~5Å의 증착 속도로 증착시켜 도 4a와 같이 게이트 전극을 형성한다. 알루미늄 게이트 전극의 경우 약 1700Å 두께로 형성할 수 있다.
이어서, 도 4b와 같이, 상기 기판(200) 및 상기 게이트 전극(210)의 위에, 게이트 절연막(220)을 형성한다. 게이트 절연막(220)에 이용되는 재료로서는 실리콘 산화막을 사용할 수 있다. 문턱 전압을 줄이기 위하여는 유전율이 큰 유전체, 예를 들어, SiNx 및 Al2O3의 범용적인 절연막과 BaxSr 1-x TiO3 BST(Barium Trontium Titanate)를 대표로 하여, HfO2, ZrO2, Ta2O5, Y2 O3, TiO2와 강유전성의 절연체 계열과, PbZrxTi1-x O3(PZT), Bi4Ti3O12 , BaMgF4, SrBi2(Ta1-x Nbx)2O9 , Ba(Zr1-xTix)O3(BZT), BaTiO3, SrTiO3, Bi4Ti3O12 등을 사용할 수도 있다.
다음으로 도 4c와 같이, 상기 게이트 절연막(220) 상에 소스 및 드레인 전극(230)이 형성된다. 소스 전극 및 드레인 전극(230)을 형성하기 위하여는, 기판(200)에 소스/드레인 전극용 새도우 마스크를 씌우고, 일함수가 높은 금속 재료를 진공 증착하여 박막 트랜지스터의 소스/드레인 전극(230)을 형성한다. 일함수가 높은 금속 재료로서는 금(Au)를 사용하는 것이 적합하다. 진공 증착 챔버내의 진공도를 5×10-4 Torr 이하, 바람직하게는 5×10-7 Torr 정도가 되게 한다. 초당 3~5Å의 증착 속도로 증착시켜 약 1500Å 두께로 소스/드레인 전극(230)을 형성한다.
상기 소스 및 드레인 전극(230) 사이에는 도 3에 도시된 바와 같이 유기 활성층(255)이 구비된다. 그러나, 본 발명에 의한 유기 박막 트랜지스터를 제조하기 위하여는 포토 레지스트층(240)을 먼저 형성해 두어야 한다.
포토 레지스트층(240)은 형성하기 위하여, 유기 활성층(255)에 대응하는 영역을 제외하고, 소스 및 드레인 전극(230) 및 게이트 절연막(220)을 가지는 기판(200)의 전면적에 걸쳐서, 포토 레지스트 재료가 도포된다. 포토 레지스트 재료는 유기 재료를 사용할 수 있다.
상기 포토 레지스트층(240)은 유기 활성층(255)의 양단에서, 상기 유기 활성층의 재료를 도포할 때 유기 활성층의 재료가 자동 층상 단절이 가능한 충분한 두께 또는 충분한 각도를 가지도록 증착된다. 이것은 도 3에서와 같이, 포토 레지스트층(240) 위에 증착되는 유기 활성층 재료(250)와, 채널을 이루는 유기 활성층(255) 사이를 물리적으로 독립시키기 위한 것이다.
유기 활성층 재료(250)의 증착시에 유기 활성층(255)과의 물리적 독립을 위하여는, 통상적으로 유기 활성층(255)이 1000Å 내외로 증착되므로, 자동 층상 단절이 원활히 이루어 질 수 있도록 포토 레지스트의 두께는 2000Å 이상 되는 것이 바람직하지만, 반드시 이에 한정되는 것은 아니다.
또한, 포토 레지스트층(240) 위에 증착되는 유기 활성층 재료(250)로부터 채널을 이루는 유기 활성층(255)이 용이하게 독립될 수 있도록, 포토 레지스트층(240)은 그 단부에서 적절한 각도를 가지는 것이 바람직하다. 예를 들어, 도 4d에 도시된 바와 같이, 수직방향을 기준으로 0도 내지 45도 중 어느 한 각도를 가질 수 있다.
포토 레지스트층(240)의 단부가 각도를 가지기 위하여는 포토 레지스트 재료에 대한 노광 및 현상에 유의해야 한다. 예를 들어, 도 4d와 같이, 네가형(Nega-type) 포토 레지스트 재료가 도포된 경우, 유기 활성층(255)을 형성하고자 하는 폭을 초과한 부분을 향하여 노광 및 현상이 이루어질 수 있다. 반대로, 포지(Posi-type) 포토 레지스트 재료를 도포하고, 유기 활성층(255)을 형성하고자 하는 폭의 부분을 향하여 노광 및 현상이 이루어질 수도 있으나, 이 경우 빛의 간섭 및 반사 현상으로 인해 미세 패터닝이 곤란할 수 있으므로, 네가형 포토 레지스트 재료를 사용하는 것이 더욱 바람직하다.
이어서, 도 4e와 같이, 기판(200)의 전면적에 걸쳐서 유기 활성층 재료를 증착시킨다. 이로써, 포토 레지스트층(240)의 위에는 유기 활성층 재료(250)가 도포되고, 소스 전극과 드레인 전극(230) 사이에는 유기 활성층(255)이 형성된다.
유기 활성층(255)을 형성하기 위하여는, 진공 증착법, 바람직하게는 열 증발법으로 형성한다. 유기 활성층(255)은 테트라센(tetracene), 펜타센(pentacene), 올리고 티오펜(oligo-thiophene) 등과 같은 유기 반도체 물질을 사용하여 형성한다. 진공 증착 챔버내의 진공도를 5×10-4 Torr 이하, 바람직하게는 5×10-7 Torr 정도 되도록 하여 초당 0.5Å의 증착 속도로 증착시켜, 약 1000Å 두께로 형성한다.
마지막으로, 포토 레지스트층(240)과 유기 활성층(255) 상에 패시베이션막(260)을 증착시킴으로써 도 3과 같이, 유기 박막 트랜지스터 패키지를 완성한다. 본 발명에 의한 유기 박막 트랜지스터에서, 패시베이션막(260)은 소자를 보호하기 위한 보호막으로서의 역할 외에, 포토 레지스트층(240)과 유기 활성층(255) 사이의 빈공간을 메우는 역할을 겸한다.
특히, 포토 레지스트층(240)과 유기 활성층(255) 사이의 빈공간을 메우는데 가장 적합한 재료로서는 파릴렌(Parylene)을 사용하는 것이 바람직하다. 특히, 파릴렌은 증착에 있어서 미세한 구멍이 전혀 없게 증착될 수 있기 때문이다.
파릴렌은 폴리 파라질리렌(poly(para-xylylene))의 약어로서, 화학기상증착(CCVD) 공정에 의해 증착될 경우 코팅하고자 하는 모재의 형상에 관계없이 미세 핀-홀 및 크랙에도 균일하게 코팅되는 특성을 가지고 있다. 따라서, 도 4e와 같이 등방성 에칭이 아니고 수직 방향으로 소정의 각도를 가진 크랙 형태의 벽을 가진 포토 레지스트층(240)에 대해서도 그 내부에 침투하여 증착될 수 있다.
그외에도, 파릴렌은 5㎛의 두께에서 1000V 이상의 직류전압에 대한 절연성을 가질 정도로 우수한 절연성을 가지고, 수중 24시간 경과 후 0.1% 이하의 흡습성을 가지는 방수성을 보유하며, 산화 작용에 대한 뛰어난 내식성 및 내화학성을 가지고 있다.
한편, 상기 구조에 따라 제조된 유기 박막 트랜지스터는 유기 전계 발광 표시장치(organic electro-luminescent display device)의 소자로서 유용하게 사용될 수 있으며, 상기 제조 방법에 따라 제조된 유기 박막 트랜지스터는 유기 전계 발광 표시장치의 제조 방법에 있어서 미세 패터닝 및 용이한 비아홀 형성, 마스크 사용 개수 저감 등의 장점을 가질 수 있다.
상기한 바와 같이 이루어진 본 발명에 의하면, 다음과 같은 효과를 얻을 수 있다.
본 발명에 따른 유기 박막 트랜지스터의 제조 방법에 의하면 소스 전극과 드레인 전극간의 누설 전류가 발생하지 않도록 미세 패터닝이 구현될 수 있으며, 유기 박막 트랜지스터의 유기 활성층 형성에 미리 패터닝된 포토 레지스트를 이용함으로써 미세 패터닝이 구현되는 동시에, 상기 포토 레지스트가 제거되지 않고 그대로 남아 있도록 함으로써 마스크의 사용 개수가 저감된다.
위에서 설명한 바와 같이, 본 발명을 가장 바람직한 실시예를 기준으로 설명하였으나, 상기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐이며, 본 발명의 내용이 그에 한정되는 것이 아니다. 본 발명의 구성에 대한 일부 구성요소의 부가,삭감,변경,수정 등이 있더라도 첨부된 특허청구범위에 의하여 정의되는 본 발명의 기술적 사상에 속하는 한, 본 발명의 범위에 해당된다.
예를 들어, 실시예들에 대한 설명 및 도면에서 유기 활성층의 위치는 소스 및 드레인 전극의 상부 또는 측부에 배치되는 것으로 표현되었으나, 유기 활성층의 일부가 소스 및 드레인 전극의 측면으로 연장될 수도 있는 것과 같이, 기타 구성요소의 위치 변이는 본 발명의 요지를 벗어나지 않는 한 당업자가 용이하게 설계 변경할 수 있는 정도의 것이며 본 발명의 균등 범위에 속하는 것으로 이해하여야 한다.
도 1은 종래의 유기 박막 트랜지스터의 기본 구조를 나타낸 단면도이다.
도 2는 유기 박막 트랜지스터의 동작 원리를 나타낸 개념도이다.
도 3은 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 구조를 나타낸 단면도이다.
도 4a는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 제조 방법을 나타내는 단면도이다.
도 4b는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 제조 방법을 나타내는 단면도이다.
도 4c는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 제조 방법을 나타내는 단면도이다.
도 4d는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 제조 방법을 나타내는 단면도이다.
도 4e는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 제조 방법을 나타내는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 20: 유기 박막 트랜지스터
100, 200: 기판
110, 210: 게이트 전극
120, 220: 게이트 절연막
130, 230: 소스 및 드레인 전극
240: 포토 레지스트층
250: 유기 활성층 재료
255: 유기 활성층
260: 패시베이션막

Claims (4)

  1. 게이트 전극이 형성된 절연 기판 상에 게이트 절연막을 도포하여 상기 게이트 전극을 절연하는 제 1 단계;
    상기 게이트 절연막 상에서 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 전극 및 드레인 전극을 형성하는 제 2 단계;
    기판의 전면적에 걸쳐 상기 유기 활성층의 재료가 자동 층상 단절이 가능한 충분한 두께 또는 충분한 각도를 가지도록 포토 레지스트 재료를 도포한 다음, 노광 및 현상에 의해 활성층을 형성하고자 하는 영역을 노출시켜 포토 레지스트층을 형성하는 제 3 단계; 및
    상기 포토 레지스트층이 형성된 기판의 전면적에 걸쳐 유기 활성층의 재료를 증착시켜, 상기 소스 전극과 드레인 전극을 서로 연결하는 유기 활성층을 형성하는 제 4 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 3 단계에서,
    상기 포토 레지스트 재료는 적어도 2000Å 이상의 두께를 가지도록 도포되고,
    상기 포토 레지스트 재료에, 수직방향을 기준으로 0도 내지 45도 중 어느 한 각도로 패터닝이 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  3. 제 1 항에 있어서,
    상기 포토 레지스트 재료는 네가형 포토 레지스트 재료이며, 상기 노광은 상기 유기 활성층을 형성하고자 하는 폭을 초과한 부분을 향하여 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  4. 제 1 항에 있어서,
    상기 포토 레지스트층과 상기 유기 활성층 상에, 파릴렌(Parylene)으로 상기 포토 레지스트층과 상기 유기 활성층 사이의 빈공간을 메우는 패시베이션막을 증착시키는 제 5 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
KR1020040019639A 2004-03-23 2004-03-23 유기 박막 트랜지스터의 제조 방법 KR100592266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040019639A KR100592266B1 (ko) 2004-03-23 2004-03-23 유기 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040019639A KR100592266B1 (ko) 2004-03-23 2004-03-23 유기 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050094509A true KR20050094509A (ko) 2005-09-28
KR100592266B1 KR100592266B1 (ko) 2006-06-22

Family

ID=37275238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019639A KR100592266B1 (ko) 2004-03-23 2004-03-23 유기 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR100592266B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811606B1 (ko) * 2007-02-13 2008-03-11 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법
US7915074B2 (en) 2006-04-26 2011-03-29 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101319944B1 (ko) * 2007-03-29 2013-10-21 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판의 제조 방법
CN107978631A (zh) * 2017-12-27 2018-05-01 上海大学 一种薄膜晶体管膜层、制造方法和装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915074B2 (en) 2006-04-26 2011-03-29 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100811606B1 (ko) * 2007-02-13 2008-03-11 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법
KR101319944B1 (ko) * 2007-03-29 2013-10-21 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판의 제조 방법
CN107978631A (zh) * 2017-12-27 2018-05-01 上海大学 一种薄膜晶体管膜层、制造方法和装置
CN107978631B (zh) * 2017-12-27 2024-04-30 上海大学 一种薄膜晶体管膜层、制造方法和装置

Also Published As

Publication number Publication date
KR100592266B1 (ko) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100615216B1 (ko) 유기 억셉터막을 구비한 유기 박막 트랜지스터
JP5054885B2 (ja) 多層構造のゲート絶縁膜を含んだ有機薄膜トランジスタ
KR100399283B1 (ko) 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법.
KR100508545B1 (ko) 수직 구조의 반도체 박막 트랜지스터
TWI390727B (zh) A bipolar organic thin film transistor and its manufacturing method
CN107408510B (zh) 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
US7368336B2 (en) Organic insulator, organic thin film transistor array panel including organic insulator, and manufacturing method therefor
KR100388272B1 (ko) 티알에스 소자
KR100889020B1 (ko) 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터
KR100592266B1 (ko) 유기 박막 트랜지스터의 제조 방법
JP2007053147A (ja) 有機半導体装置及びその製造方法
JP2010141141A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
US7622323B2 (en) Method for increasing mobility of an organic thin film transistor by application of an electric field
KR101435474B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
KR101482551B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법
JP2022178162A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ
KR20070070693A (ko) 고효율 유기 박막 트랜지스터 및 그 제조 방법
KR20080096146A (ko) 박막트랜지스터 및 이의 제조 방법
KR20130050418A (ko) Ｄｌｃ층이 형성된 유기 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee