JP2021077751A - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP2021077751A JP2021077751A JP2019202467A JP2019202467A JP2021077751A JP 2021077751 A JP2021077751 A JP 2021077751A JP 2019202467 A JP2019202467 A JP 2019202467A JP 2019202467 A JP2019202467 A JP 2019202467A JP 2021077751 A JP2021077751 A JP 2021077751A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating layer
- thin film
- film transistor
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
実施例1について説明する。図4に、実施例1に係る、薄膜トランジスタ103の断面構造を表す概略図を示す。絶縁基板10として厚さ125μmのポリエチレンナフタレート上に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのMoを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極11を形成した。Mo成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。
実施例2について説明する。図5に、実施例2に係る、薄膜トランジスタ104の断面構造を表す概略図を示す。絶縁基板10として厚さ125μmのポリエチレンナフタレート上に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのMoを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極11を形成した。Mo成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。
実施例3について説明する。図6に、実施例3に係る、薄膜トランジスタ105の断面構造を表す概略図を示す。絶縁基板10として厚さ125μmのポリエチレンナフタレート上に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのMoを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極11を形成した。Mo成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。
比較例1について説明する。図7に、比較例1に係る、薄膜トランジスタ106の断面構造を表す概略図を示す。絶縁基板10として厚さ125μmのポリエチレンナフタレート上に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのMoを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極11を形成した。Mo成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。
比較例2について説明する。図4に、比較例2に係る、薄膜トランジスタ107の断面構造を表す概略図を示す。絶縁基板10として厚さ125μmのポリエチレンナフタレート上に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのMoを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極11を形成した。Mo成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。
比較例3について説明する。図8に、比較例3に係る、薄膜トランジスタ108の断面構造を表す概略図を示す。絶縁基板10として厚さ125μmのポリエチレンナフタレート上に、DCマグネトロンスパッタ装置を用いて、膜厚80nmのMoを、室温成膜した。成膜後、フォトリソグラフィー法を用いてレジストパターンを形成した後に、ウェットエッチング、レジスト剥離を行い、ゲート電極11を形成した。Mo成膜時の投入電力は100W、ガス流量はAr=50SCCM、成膜圧力は1.0Paとした。
0 絶縁基板
1 ゲート電極
2 第1ゲート絶縁層
3 第2ゲート絶縁層
4 無機半導体層
5 ソース電極
6 ドレイン電極
7 ゲート絶縁層
10 絶縁基板
11 ゲート電極
12 有機(第1)ゲート絶縁層
13 無機(第2)ゲート絶縁層
14 無機半導体層
15 ソース電極
16 ドレイン電極
Claims (5)
- 絶縁性の基板と、前記絶縁性の基板上に形成されたゲート電極と、前記ゲート電極上に形成された1層以上の膜で形成されるゲート絶縁層と、前記ゲート絶縁層上に形成された無機半導体層と、前記無機半導体層上に形成されたソース・ドレイン電極とを含み、
前記ゲート絶縁層は、
有機物を用いて形成され、前記無機半導体層と非接触であり、膜厚が2nm以上50nm以下である第1領域と、
無機物を用いて形成され、少なくとも一部が前記無機半導体層と接触し、パターン面積が前記第1領域のパターン面積の10%以下である第2領域とを有する、
薄膜トランジスタ。 - 前記ゲート絶縁層は、前記第1領域である第1ゲート絶縁層と、前記第2領域である第2ゲート絶縁層との積層構造である、請求項1に記載の薄膜トランジスタ。
- 前記第1ゲート絶縁層が感光性樹脂を含む、請求項2に記載の薄膜トランジスタ。
- 前記第2ゲート絶縁層が酸化シリコン、窒化シリコン、シリコンオキシナイトライドのいずれかを含む、請求項2または3に記載の薄膜トランジスタ。
- 前記無機半導体層がインジウム、ガリウム、および亜鉛の少なくとも一種を含む酸化物である、請求項1乃至4のいずれかに記載の薄膜トランジスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019202467A JP6958603B2 (ja) | 2019-11-07 | 2019-11-07 | 薄膜トランジスタ |
JP2021164592A JP7392701B2 (ja) | 2019-11-07 | 2021-10-06 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019202467A JP6958603B2 (ja) | 2019-11-07 | 2019-11-07 | 薄膜トランジスタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021164592A Division JP7392701B2 (ja) | 2019-11-07 | 2021-10-06 | 薄膜トランジスタ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021077751A true JP2021077751A (ja) | 2021-05-20 |
JP2021077751A5 JP2021077751A5 (ja) | 2021-08-05 |
JP6958603B2 JP6958603B2 (ja) | 2021-11-02 |
Family
ID=75898196
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019202467A Active JP6958603B2 (ja) | 2019-11-07 | 2019-11-07 | 薄膜トランジスタ |
JP2021164592A Active JP7392701B2 (ja) | 2019-11-07 | 2021-10-06 | 薄膜トランジスタ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021164592A Active JP7392701B2 (ja) | 2019-11-07 | 2021-10-06 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6958603B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023153509A1 (ja) * | 2022-02-14 | 2023-08-17 | 凸版印刷株式会社 | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
JP2011176008A (ja) * | 2010-02-23 | 2011-09-08 | Sony Corp | 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器 |
JP2014032983A (ja) * | 2012-08-01 | 2014-02-20 | Sony Corp | 半導体装置、表示装置および電子機器 |
KR20150044747A (ko) * | 2013-10-17 | 2015-04-27 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 |
-
2019
- 2019-11-07 JP JP2019202467A patent/JP6958603B2/ja active Active
-
2021
- 2021-10-06 JP JP2021164592A patent/JP7392701B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
JP2011176008A (ja) * | 2010-02-23 | 2011-09-08 | Sony Corp | 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器 |
JP2014032983A (ja) * | 2012-08-01 | 2014-02-20 | Sony Corp | 半導体装置、表示装置および電子機器 |
KR20150044747A (ko) * | 2013-10-17 | 2015-04-27 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023153509A1 (ja) * | 2022-02-14 | 2023-08-17 | 凸版印刷株式会社 | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
JP7369340B2 (ja) | 2022-02-14 | 2023-10-26 | Toppanホールディングス株式会社 | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022000928A (ja) | 2022-01-04 |
JP7392701B2 (ja) | 2023-12-06 |
JP6958603B2 (ja) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10665721B1 (en) | Manufacturing method of flexible TFT backplane and flexible TFT backplane | |
JP5339792B2 (ja) | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 | |
US20200303428A1 (en) | Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate | |
WO2019041387A1 (zh) | 薄膜晶体管及其制作方法以及阵列基板 | |
JP5647860B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
US20170323930A1 (en) | Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circui | |
KR20110072270A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
US11296232B2 (en) | Oxide semiconductor thin-film transistor and method of fabricating the same | |
US20220140114A1 (en) | Method for manufacturing oxide semiconductor thin film transistor | |
Wang et al. | Low power flexible organic thin film transistors with amorphous Ba0. 7Sr0. 3TiO3 gate dielectric grown by pulsed laser deposition at low temperature | |
CN104347813B (zh) | 晶体管、制造晶体管的方法和包括晶体管的电子装置 | |
JP7392701B2 (ja) | 薄膜トランジスタ | |
TWI664734B (zh) | 製造薄膜電晶體的方法 | |
EP3627543B1 (en) | Method for manufacturing tft substrate | |
JP5478963B2 (ja) | 電子素子及び電子素子の製造方法 | |
KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
KR20110088390A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JP2011049297A (ja) | 薄膜トランジスタの製造方法 | |
US11374129B2 (en) | Oxide semiconductor thin film transistor and method of fabricating the same | |
US10153354B2 (en) | TFT substrate manufacturing method | |
KR20160137129A (ko) | 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법 | |
JP2022178162A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ、それを用いた画面表示装置および面状センサ | |
KR102190085B1 (ko) | 산화물 반도체 박막 트랜지스터 및 그 제조방법 | |
JP7115610B1 (ja) | 薄膜トランジスタ、および、薄膜トランジスタの製造方法 | |
WO2022009823A1 (ja) | 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210621 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6958603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |