CN106920847A - 一种顶栅石墨烯场效应晶体管及其制备方法 - Google Patents

一种顶栅石墨烯场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN106920847A
CN106920847A CN201710129827.6A CN201710129827A CN106920847A CN 106920847 A CN106920847 A CN 106920847A CN 201710129827 A CN201710129827 A CN 201710129827A CN 106920847 A CN106920847 A CN 106920847A
Authority
CN
China
Prior art keywords
graphene
channel layers
sio
sample
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710129827.6A
Other languages
English (en)
Inventor
宋爱民
杨乐陶
王汉斌
张锡健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN201710129827.6A priority Critical patent/CN106920847A/zh
Publication of CN106920847A publication Critical patent/CN106920847A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种顶栅石墨烯场效应晶体管及其制备方法,包括衬底、氧化硅层、石墨烯沟道层、源极、漏极、栅极,衬底上依次外延生长有氧化硅层、石墨烯沟道层,石墨烯沟道层的两端上设有源极、漏极,源极、漏极之间的石墨烯沟道层上设有一层SiO薄膜,SiO薄膜上设有栅极。本发明中选用绝缘性能良好、介电常数高、蒸发温度低的SiO薄膜作为蒸发材料,SiO薄膜同时作为牺牲层和栅介质层,SiO薄膜作为牺牲层避免了石墨烯沟道层与光刻胶的接触,避免了光刻胶引起的器件性能降低;SiO薄膜作为栅介质层,制备方法简单,对石墨烯沟道层的损伤小,引入的缺陷少,对提高器件性能非常有利。

Description

一种顶栅石墨烯场效应晶体管及其制备方法
技术领域
本发明涉及一种顶栅石墨烯场效应晶体管及其制备方法,尤其涉及一种采用一氧化硅作为牺牲层和栅介质层制备顶栅结构石墨烯场效应晶体管及其制备方法,属于半导体器件制造领域。
背景技术
石墨烯作为一种新型的二维材料,自2004年第一次被发现后便引起了各领域科研工作者的广泛关注。这种只由一层碳原子构成的二维平面晶体具有很多优良的性质,比如:极高的载流子迁移率和饱和漂移速度、亚微米级的弹道输运、优良的机械性能和热导率,以及良好的光学性能等。随着硅基集成电路的尺寸逐步逼近摩尔定律的极限,石墨烯有望取代硅成为下一代集成电路材料。而且由于极高的载流子迁移率,石墨烯很适合应用于射频器件。石墨烯场效应晶体管(GFET)是实现基于石墨烯的射频器件、传感器和集成电路的基本器件结构。
栅介质层是顶栅石墨烯场效应晶体管(GFET)的重要组成部分,如何低损伤地在石墨烯上覆盖一层均匀的介质层一直是努力追求的目标。常用的沉积薄膜的技术如溅射、电子束蒸发、原子层沉积等,用于沉积石墨烯场效应晶体管(GFET)的介质层各有各的缺点。溅射是用氩等离子体轰击靶材,使靶材材料沉积到样品表面。由于靶材材料带有一定动量沉积到样品上,因此能够制备比较致密的薄膜。但这种方法对于脆弱的二维材料石墨烯来说是有一定破坏性的,会引入很多缺陷[Jin Z,Su Y,Chen J,et al.Study of AlNdielectric film on graphene by Raman microscopy.Applied Physics Letters,2009,95(23):233110]。最早的顶栅石墨烯场效应晶体管(GFET)是用电子束蒸发的SiO2作为介质层的,然而沉积介质层后GFET的迁移率下降了很多[Lemme M C,Echtermeyer T J,Baus M,et al.Mobility in graphene double gate field effect transistors.Solid-StateElectronics,2008,52(4):514-518],说明电子束蒸发也不适合用于制备顶栅GFET的介质层。原子层沉积适用于制备超薄氧化物介质层,而且损伤较低,制备的薄膜质量较高。但石墨烯表面比较惰性,原子层沉积的薄膜在石墨烯上倾向于岛状成长,不连续成膜。常用的解决办法是在原子层沉积之前对石墨烯表面进行化学处理[Lin Y-M,Jenkins K A,Valdes-Garcia A,et al.Operation of Graphene Transistors at GigahertzFrequencies.Nano Letters,2009,9(1):422-426]或引入缓冲层[Farmer D B,Chiu H-Y,Lin Y-M,et al.Utilization of a Buffered Dielectric to Achieve High Field-Effect Carrier Mobility in Graphene Transistors.Nano Letters,2009,9(12):4474-4478]。然而这些方法既增加了工艺复杂度,也引入了额外的散射中心。
综上,石墨烯场效应晶体管(GFET)的现有制备技术中通常存在两个问题:(1)光刻胶直接接触石墨烯,包括光刻胶残胶在内的化学元素引起石墨烯器件性能退化;(2)栅介质层的制备方法会引起石墨烯损伤(溅射法)或引入杂质成分(原子层沉积法)等。
在石墨烯场效应晶体管(GFET)的制备过程中,石墨烯表面很容易残留光刻胶。Allen Hsu等通过引入铝作为牺牲层[Hsu A,Wang H,Kim K K,et al.Impact of GrapheneInterface Quality on Contact Resistance and RF Device Performance.IEEEElectron Device Letters,2011,32(8):1008-1010],避免了石墨烯与光刻胶的接触,提高了GFET的性能。
发明内容
针对现有技术的不足,本发明提供了一种顶栅石墨烯场效应晶体管;
本发明还提供了一种采用一氧化硅作为牺牲层和栅介质层制备顶栅结构石墨烯场效应晶体管的方法;
本发明通过热蒸发在石墨烯上沉积SiO薄膜同时作为牺牲层和栅介质层,制作顶栅石墨烯场效应晶体管(GFET)。SiO作为牺牲层避免了石墨烯与光刻胶的接触,避免了光刻胶引起的器件性能降低;热蒸发SiO作为栅介质层的方法简单,对石墨烯的损伤小,引入的缺陷少,对提高器件性能非常有利。
本发明的技术方案为:
一种顶栅石墨烯场效应晶体管,包括衬底、氧化硅层、石墨烯沟道层、源极、漏极、栅极,所述衬底上依次外延生长有所述氧化硅层、石墨烯沟道层,所述石墨烯沟道层的两端上设有源极、漏极,所述源极、漏极之间的所述石墨烯沟道层上设有一层SiO薄膜,所述SiO薄膜上设有栅极。
本发明中,选用绝缘性能良好、介电常数高、蒸发温度低的SiO薄膜作为蒸发材料,SiO薄膜同时作为牺牲层和栅介质层,SiO薄膜作为牺牲层避免了石墨烯沟道层与光刻胶的接触,避免了光刻胶引起的器件性能降低;SiO薄膜作为栅介质层,制备方法简单,对石墨烯沟道层的损伤小,引入的缺陷少,对提高器件性能非常有利。
根据本发明优选的,所述SiO薄膜的介电常数不小于5,击穿场强不小于5MV/cm。
根据本发明优选的,所述SiO薄膜的厚度为20-50nm。
厚度太小的SiO薄膜容易漏电,击穿场强小,容易被击穿;厚度太大的SiO薄膜,栅极调控能力降低。
进一步优选的,所述SiO薄膜的厚度为25-35nm。
特别优选的,所述SiO薄膜的厚度为30nm。
一种采用一氧化硅作为牺牲层和栅介质层制备顶栅石墨烯场效应晶体管的方法,包括步骤如下:
(1)提供衬底,在所述衬底上依次外延生长氧化硅层、石墨烯沟道层,形成样品;
(2)在步骤(1)形成的样品上通过热蒸发方法沉积一层SiO薄膜,作为牺牲层和介质层;
(3)在石墨烯沟道层的两端上形成源极和漏极;
(4)在源极和漏极之间的所述石墨烯沟道层上形成栅极。
根据本发明优选的,所述步骤(2),在样品上沉积一层SiO薄膜,包括步骤如下:
将步骤(1)形成的样品放入热蒸发仪器(HHV Auto 306)的腔内,将腔内真空度抽到小于10-5Torr,调节电流将蒸发速率控制在在样品表面沉积一层厚度为20-50nm的SiO。蒸发过程中没有主动加热样品。
本发明采用简单的、低损伤的热蒸发方法制备顶栅GFET的介质层,选用绝缘性能良好、介电常数高、蒸发温度低的SiO薄膜作为蒸发材料,克服了电子束蒸发、溅射等物理方法对石墨烯沟道层损伤大的缺点,而且此方法比原子层沉积方法简单,不需要对石墨烯表面进行预先处理。该方法适用于制备二维材料晶体管的顶栅介质层。
根据本发明优选的,在所述步骤(2)之前对样品进行清洗。
根据本发明优选的,将样品放置在超声清洗仪(KQ-100DE型数控超声波清洗器)中进行清洗,步骤包括:
调整超声清洗仪的功率为30-60W,依次在丙酮、乙醇中超声清洗3-10min,用氮气吹干。
根据本发明优选的,所述步骤(3),在石墨烯沟道层的两端上形成源极和漏极,包括步骤如下:
A、在步骤(2)形成的SiO薄膜涂光刻胶;
B、定义源极区域与漏极区域,采用光刻工艺,将源极区域与漏极区域上的光刻胶去掉,露出SiO薄膜;
C、湿法腐蚀掉源极区域与漏极区域处的SiO薄膜:将步骤B形成的样品浸入氢氟酸缓冲液中10-20s,刻蚀掉源极区域与漏极区域处的SiO薄膜,并用去离子水清洗1-3min,清洗完毕后用氮气吹干;
D、制作源极、漏极:在步骤C形成的源极区域与漏极区域处的石墨烯沟道层上,通过电子束蒸发依次蒸发3-7nmTi、40-60nmAu,Ti的蒸发速率为Au的蒸发速率为
E、将步骤D得到的样品放到丙酮中浸泡去除光刻胶,再将样品取出后继续用丙酮和乙醇冲洗,冲洗后用氮气吹干。
根据本发明优选的,所述步骤(4),在源极和漏极之间的所述石墨烯沟道层上形成栅极,包括步骤如下:
F、制作石墨烯沟道层区域:采用光刻工艺,将石墨烯沟道层区域保护起来,将样品放入ICP干法刻蚀系统中,设定工艺条件为:氩气流量30-50sccm,三氟甲烷流量5-20sccm,ICP功率50-150W,HF功率3-7W,用等离子体刻蚀2-5min,将石墨烯沟道层区域以外的SiO薄膜都刻蚀掉;
G、定义栅极区域:采用光刻工艺,将栅极区域的光刻胶去掉,露出SiO薄膜;
H、蒸发栅极并剥离:在栅极区域处SiO薄膜上,通过电子束依次蒸发3-7nmTi、40-60nmAu,Ti的蒸发速率是Au的蒸发速率是
I、将步骤H得到的样品放到丙酮中浸泡去除光刻胶,再将样品取出后继续用丙酮和乙醇冲洗,冲洗后用氮气吹干。
本发明的有益效果为:
1、本发明采用简单的、低损伤的热蒸发方法制备顶栅GFET的介质层,选用绝缘性能良好、介电常数高、蒸发温度低的SiO作为蒸发材料,克服了电子束蒸发、溅射等物理方法对石墨烯损伤大的缺点,而且此方法比原子层沉积方法简单,不需要对石墨烯表面进行预先处理。该方法适用于制备二维材料晶体管的顶栅介质层。
2、本发明采用SiO作为牺牲层,避免了石墨烯与光刻胶的接触,降低了金属与石墨烯之间的接触电阻,同时避免了光刻胶残胶对沟道的掺杂和散射作用。
3、本发明中,SiO同时作为牺牲层和介质层,一次制备实习了两个功能,工艺流程大大简化。
附图说明
图1为实施例1顶栅石墨烯场效应晶体管的结构示意图;
图2为实施例1顶栅石墨烯场效应晶体管电学测试连接图;
图3为本发明采用一氧化硅作为牺牲层和栅介质层制备顶栅石墨烯场效应晶体管的方法的流程示意图;
图4为实施例1顶栅石墨烯场效应晶体管电学测试结果的输出特性曲线示意图;
图5为实施例1顶栅石墨烯场效应晶体管电学测试结果的转移特性曲线及对应的跨导曲线示意图;
图6(a)为采用现有的溅射法在石墨烯上沉积AlN介质层前后,拉曼谱中的G峰FWHM值与石墨烯层数的函数图谱示意图;
图6(b)为采用现有的溅射法在石墨烯上沉积AlN介质层前后,整个拉曼谱中的G峰与2D峰强度的比值,与石墨烯层数的关系曲线示意图。
图7为采用现有的采用电子束蒸发法制备20nm厚SiO2介质层前后,石墨烯的FET输出特性示意图;
图8为采用本发明所述方法在石墨烯沟道层表面热蒸发SiO介质层一系列示意图。
1、衬底,2、氧化硅层,3、石墨烯沟道层,4、SiO薄膜,5、源极,6、漏极,7、栅极。
具体实施方式
下面结合说明书附图和实施例对本发明作进一步限定,但不限于此。
实施例1
一种顶栅石墨烯场效应晶体管,如图1所示,包括衬底1、氧化硅层2、石墨烯沟道层3、源极5、漏极6、栅极7,衬底1上依次外延生长有氧化硅层2、石墨烯沟道层3,石墨烯沟道层3的两端上设有源极5、漏极6,源极5、漏极6之间的石墨烯沟道层3上设有一层SiO薄膜4,SiO薄膜4上设有栅极7。SiO薄膜4的厚度为20nm。SiO薄膜4的介电常数不小于5,击穿场强不小于5MV/cm。
选用绝缘性能良好、介电常数高、蒸发温度低的SiO薄膜4作为蒸发材料,SiO薄膜4同时作为牺牲层和栅介质层,SiO薄膜4作为牺牲层避免了石墨烯沟道层3与光刻胶的接触,避免了光刻胶引起的器件性能降低;SiO薄膜4作为栅介质层,制备方法简单,对石墨烯沟道层3的损伤小,引入的缺陷少,对提高器件性能非常有利。
衬底1为硅衬底、石英衬底、SiC衬底或者Al2O3衬底;
源极5、漏极6、栅极7的材质是Ti、Al、Au、Pt、Pd或Cr。
如图2所示,将本实施例1顶栅石墨烯场效应晶体管的源极5接地,背栅(衬底1)不加电压,顶栅(栅极7)加电压,漏极6加电压。
背栅电压VBG=0V,顶栅(栅极7)加电压VTG分别为-2V、0V、2V、4V、6V情况下顶栅石墨烯场效应晶体管电学测试结果的输出特性曲线如图4所示;图4中,横坐标VDS为漏极6电压,纵坐标IDS为漏极6电流。
图4中,每条输出特性曲线都经过原点且呈直线,说明石墨烯沟道层3与金属之间形成了欧姆接触。当顶栅电压VTG变化时,每条输出特性曲线之间彼此分开,说明石墨烯沟道层3可被顶栅有效调控。
本实施例顶栅石墨烯场效应晶体管电学测试结果的转移特性曲线及对应的跨导曲线如图5所示,图5中,横坐标VGS为栅极7电压,左侧纵坐标IDS为漏极6电流,右侧纵坐标gm为器件的跨导,图5中实线为漏极6电压VDS=0.1V时,漏极6电流IDS随栅极7电压VGS的变化曲线,曲线的最低点(器件的狄拉克电压VDirac)约为3.75V,低于此电压,石墨烯沟道层3中是空穴导电,高于此电压,石墨烯沟道层3中是电子导电。图5中另一条曲线为漏极6电压VDS=0.1V时,器件的跨导gm随栅极7电压VGS的变化曲线。
实施例2
根据实施例1所述的一种顶栅石墨烯场效应晶体管,其区别在于,SiO薄膜4的厚度为50nm。
实施例3
根据实施例1所述的一种顶栅石墨烯场效应晶体管,其区别在于,SiO薄膜4的厚度为25nm。
实施例4
根据实施例1所述的一种顶栅石墨烯场效应晶体管,其区别在于,SiO薄膜4的厚度为35nm。
实施例5
根据实施例1所述的一种顶栅石墨烯场效应晶体管,其区别在于,SiO薄膜4的厚度为30nm。
厚度太小的SiO薄膜4容易漏电,击穿场强小,容易被击穿;厚度太大的SiO薄膜4,栅极7调控能力降低。
实施例6
实施例1-5任一所述的顶栅石墨烯场效应晶体管的制备方法,包括步骤如下:
(1)提供衬底1,在衬底1上依次外延生长氧化硅层2、石墨烯沟道层3,形成样品;采用现有的热氧化的方法生长氧化硅层2,采用现有的CVD法、SiC热解法或机械剥离法生长石墨烯沟道层3,形成样品;如图3中的(a)所示;
(2)在步骤(1)形成的样品上通过热蒸发方法沉积一层SiO薄膜4,作为牺牲层和介质层;如图3中的(b)所示;
步骤(2)的详细过程为:将样品放置在超声清洗仪中进行清洗,调整超声清洗仪(KQ-100DE型数控超声波清洗器)的功率为40W,依次在丙酮、乙醇中超声清洗5min,用氮气吹干。将样品放入热蒸发仪器(HHV Auto 306)的腔内,将腔内真空度抽到10-6Torr左右,调节电流将蒸发速率控制在在样品表面沉积一层SiO薄膜4。蒸发过程中没有主动加热样品。
现有的溅射法是用氩等离子体轰击靶材,使靶材材料沉积到样品表面。由于靶材材料带有一定动量沉积到样品上,因此能够制备比较致密的薄膜。但这种方法对于脆弱的二维材料石墨烯来说是有一定破坏性的,会引入很多缺陷。图6(a)中,横坐标表示石墨烯层数,纵坐标表示G峰的FWHM值;图6(b)中,横坐标表示石墨烯层数,纵坐标表示整个拉曼谱中的G峰与2D峰强度的比值;由图6(a)、图6(b)可知,采用现有的溅射法在石墨烯上沉积AlN介质层,通过拉曼测试发现,溅射使单层石墨烯拉曼谱中的G峰半高宽增大,说明对石墨烯损伤很大。
图7中,在底栅Vbg=0V情况下,顶栅SiO2介质层和无SiO2介质层石墨烯的FET输出特性如图7所示,现有的采用电子束蒸发法制备20nm厚SiO2介质层,伏安特性测试显示对石墨烯器件的电学特性影响巨大,石墨烯场效应晶体管(GFET)的迁移率下降了很多。
图8中,图(a)为转移到SiO2/Si衬底上的六角石墨烯的光学显微镜照片。图(b)为未覆盖SiO的石墨烯样品的G/D峰强度比值的拉曼图谱;图(b)中的白箭头是指线缺陷,这是由于在生长或转移过程中的机械压力所致。图(c)为覆盖SiO的石墨烯样品的G/D峰强度比值的拉曼图谱。拉曼图谱是相同石墨烯区域在覆盖SiO前后的测试结果。图(d)是图(b)、图(c)中用有色三角形标记的点的拉曼图谱;D峰在这个比例下很难看到。图(e)是图(d)中D峰位置的(约1350cm-1)局部放大拉曼图谱;只有线3表现出微小的D峰。图(d)、图(e)中,正倾斜的基线是由于SiO薄膜的荧光性所致。
由图8可得,在石墨烯表面热蒸发SiO介质层,通过拉曼maping扫描,结果发现热蒸发SiO对石墨烯影响很小。通过拉曼光谱的分析,表明用热蒸发向石墨烯表面蒸发一层一氧化硅(SiO)不会在石墨烯中引入缺陷。
图6(a)、图6(b)、图7,与图8对比可知,采用简单的、低损伤的热蒸发方法制备顶栅GFET的介质层,选用绝缘性能良好、介电常数高、蒸发温度低的SiO薄膜4作为蒸发材料,克服了电子束蒸发、溅射等物理方法对石墨烯沟道层4损伤大的缺点,而且此方法比原子层沉积方法简单,不需要对石墨烯沟道层3表面进行预先处理。该方法适用于制备二维材料晶体管的顶栅介质层。
(3)在石墨烯沟道层3的两端上形成源极5和漏极6;步骤(3)的详细过程为:
A、在步骤(2)形成的SiO薄膜4涂光刻胶;
B、定义源极5区域与漏极6区域,采用光刻工艺,即:匀胶(AZ 5214E)、烘胶、光刻、显影等工艺,将源极5区域与漏极6区域上的光刻胶去掉,露出SiO薄膜4;如图3中的(c)所示;
C、湿法腐蚀掉源极5区域与漏极6区域处的SiO薄膜4:将步骤B形成的样品浸入氢氟酸缓冲液中17s,刻蚀掉源极5区域与漏极6区域处的SiO薄膜4,并用大量去离子水清洗1-3min,清洗完毕后用氮气吹干;如图3中的(d)所示;
D、制作源极5、漏极6:通过电子束蒸发镀膜仪HHV Auto 500,在步骤C形成的源极5区域与漏极6区域处的石墨烯沟道层3上,通过电子束蒸发依次蒸发5nmTi、50nmAu,Ti的蒸发速率为Au的蒸发速率为
E、蒸发好金属的衬底1放到丙酮中浸泡12h去除光刻胶,用一次性滴管吸取丙酮轻轻地将多余的金属冲起来并吸走。再将样品取出后继续用丙酮和乙醇冲洗,冲洗后用氮气吹干。如图3中的(e)所示;
(4)在源极5和漏极6之间的石墨烯沟道层3上形成栅极7。步骤(4)的详细过程为:
F、制作石墨烯沟道层3区域:采用光刻工艺,即:匀胶(AZ 5214E)、烘胶、光刻、显影等工艺,将石墨烯沟道层3区域保护起来,将样品放入ICP干法刻蚀系统PlasmaPro100Cobra ICP-RIE中,设定工艺条件为:氩气流量40sccm,三氟甲烷流量10sccm,ICP功率100W,HF功率5W,用等离子体刻蚀3min,将石墨烯沟道层3区域以外的SiO薄膜都刻蚀掉;如图3中的(f)所示;
G、定义栅极7区域:采用光刻工艺,即:匀胶(AZ 5214E)、烘胶、光刻、显影等工艺,将栅极7区域的光刻胶去掉,露出SiO薄膜4;如图3中的(g)所示;
H、蒸发栅极7并剥离:通过电子束蒸发镀膜仪HHV Auto 500,在栅极7区域处SiO薄膜4上,通过电子束依次蒸发5nmTi、50nmAu,Ti的蒸发速率是Au的蒸发速率是
I、蒸发好金属的衬底1放到丙酮中浸泡12h去除光刻胶,用一次性滴管吸取丙酮轻轻地将多余的金属冲起来并吸走。再将样品取出后继续用丙酮和乙醇冲洗,冲洗后用氮气吹干。如图3中的(h)所示。

Claims (10)

1.一种顶栅石墨烯场效应晶体管,包括衬底、氧化硅层、石墨烯沟道层、源极、漏极、栅极,所述衬底上依次外延生长有所述氧化硅层、石墨烯沟道层,所述石墨烯沟道层的两端上设有源极、漏极,其特征在于,所述源极、漏极之间的所述石墨烯沟道层上设有一层SiO薄膜,所述SiO薄膜上设有栅极。
2.根据权利要求1所述的一种顶栅石墨烯场效应晶体管,其特征在于,所述SiO薄膜的介电常数不小于5,击穿场强不小于5MV/cm。
3.根据权利要求1所述的一种顶栅石墨烯场效应晶体管,其特征在于,所述SiO薄膜的厚度为20-50nm。
4.根据权利要求1所述的一种顶栅石墨烯场效应晶体管,其特征在于,所述SiO薄膜的厚度为25-35nm;
进一步优选的,所述SiO薄膜的厚度为30nm。
5.权利要求1-4任一所述的顶栅石墨烯场效应晶体管的制备方法,其特征在于,包括步骤如下:
(1)提供衬底,在所述衬底上依次外延生长氧化硅层、石墨烯沟道层,形成样品;
(2)在步骤(1)形成的样品上通过热蒸发方法沉积一层SiO薄膜,作为牺牲层和介质层;
(3)在石墨烯沟道层的两端上形成源极和漏极;
(4)在源极和漏极之间的所述石墨烯沟道层上形成栅极。
6.根据权利要求5所述的顶栅石墨烯场效应晶体管的制备方法,其特征在于,所述步骤(3),在石墨烯沟道层的两端上形成源极和漏极,包括步骤如下:
A、在步骤(2)形成的SiO薄膜涂光刻胶;
B、定义源极区域与漏极区域,采用光刻工艺,将源极区域与漏极区域上的光刻胶去掉,露出SiO薄膜;
C、湿法腐蚀掉源极区域与漏极区域处的SiO薄膜:将步骤B形成的样品浸入氢氟酸缓冲液中10-20s,刻蚀掉源极区域与漏极区域处的SiO薄膜,并用去离子水清洗1-3min,清洗完毕后用氮气吹干;
D、制作源极、漏极:在步骤C形成的源极区域与漏极区域处的石墨烯沟道层上,通过电子束蒸发依次蒸发3-7nmTi、40-60nmAu,Ti的蒸发速率为Au的蒸发速率为
E、将步骤D得到的样品放到丙酮中浸泡去除光刻胶,再将样品取出后继续用丙酮和乙醇冲洗,冲洗后用氮气吹干。
7.根据权利要求5所述的顶栅石墨烯场效应晶体管的制备方法,其特征在于,所述步骤(2),在样品上沉积一层SiO薄膜,包括步骤如下:
将步骤(1)形成的样品放入热蒸发仪器的腔内,将腔内真空度抽到小于10-5Torr,调节电流将蒸发速率控制在在样品表面沉积一层厚度为20-50nm的SiO薄膜。
8.根据权利要求7所述的顶栅石墨烯场效应晶体管的制备方法,其特征在于,在所述步骤(2)之前对样品进行清洗。
9.根据权利要求8所述的顶栅石墨烯场效应晶体管的制备方法,其特征在于,将样品放置在超声清洗仪中进行清洗,步骤包括:
调整超声清洗仪的功率为30-60W,依次在丙酮、乙醇中超声清洗3-10min,用氮气吹干。
10.根据权利要求5-9任一所述的顶栅石墨烯场效应晶体管的制备方法,其特征在于,所述步骤(4),在源极和漏极之间的所述石墨烯沟道层上形成栅极,包括步骤如下:
F、制作石墨烯沟道层区域:采用光刻工艺,将石墨烯沟道层区域保护起来,将样品放入ICP干法刻蚀系统中,设定工艺条件为:氩气流量30-50sccm,三氟甲烷流量5-20sccm,ICP功率50-150W,HF功率3-7W,用等离子体刻蚀2-5min,将石墨烯沟道层区域以外的SiO薄膜都刻蚀掉;
G、定义栅极区域:采用光刻工艺,将栅极区域的光刻胶去掉,露出SiO薄膜;
H、蒸发栅极并剥离:在栅极区域处SiO薄膜上,通过电子束依次蒸发3-7nmTi、40-60nmAu,Ti的蒸发速率是Au的蒸发速率是
I、将步骤H得到的样品放到丙酮中浸泡去除光刻胶,再将样品取出后继续用丙酮和乙醇冲洗,冲洗后用氮气吹干。
CN201710129827.6A 2017-03-06 2017-03-06 一种顶栅石墨烯场效应晶体管及其制备方法 Withdrawn CN106920847A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710129827.6A CN106920847A (zh) 2017-03-06 2017-03-06 一种顶栅石墨烯场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710129827.6A CN106920847A (zh) 2017-03-06 2017-03-06 一种顶栅石墨烯场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN106920847A true CN106920847A (zh) 2017-07-04

Family

ID=59460707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710129827.6A Withdrawn CN106920847A (zh) 2017-03-06 2017-03-06 一种顶栅石墨烯场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106920847A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389792A (zh) * 2018-05-10 2018-08-10 山东大学 一种高电子迁移率晶体管栅介质的制备方法
CN113148989A (zh) * 2021-04-16 2021-07-23 山东大学 一种半导体石墨烯纳米带及其制备方法与应用
CN114864708A (zh) * 2022-05-06 2022-08-05 北京交通大学 多栅极石墨烯场效应晶体管型光电传感器及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102430401A (zh) * 2011-09-20 2012-05-02 上海大学 纳米ZnO/石墨烯光催化剂及其制备方法
KR101571351B1 (ko) * 2015-02-05 2015-11-24 부산대학교 산학협력단 실리콘-그래핀 이종접합 태양전지의 제조방법 및 이에 의하여 제조된 실리콘-그래핀 이종접합 태양전지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102430401A (zh) * 2011-09-20 2012-05-02 上海大学 纳米ZnO/石墨烯光催化剂及其制备方法
KR101571351B1 (ko) * 2015-02-05 2015-11-24 부산대학교 산학협력단 실리콘-그래핀 이종접합 태양전지의 제조방법 및 이에 의하여 제조된 실리콘-그래핀 이종접합 태양전지

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨乐陶: "石墨烯场效应晶体管的制备及性能研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389792A (zh) * 2018-05-10 2018-08-10 山东大学 一种高电子迁移率晶体管栅介质的制备方法
CN113148989A (zh) * 2021-04-16 2021-07-23 山东大学 一种半导体石墨烯纳米带及其制备方法与应用
CN113148989B (zh) * 2021-04-16 2022-05-17 山东大学 一种半导体石墨烯纳米带及其制备方法与应用
CN114864708A (zh) * 2022-05-06 2022-08-05 北京交通大学 多栅极石墨烯场效应晶体管型光电传感器及制备方法

Similar Documents

Publication Publication Date Title
Balci et al. Rapid thermal annealing of graphene-metal contact
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN109727846B (zh) 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
CN102931057B (zh) 一种基于栅介质结构的石墨烯场效应器件及其制备方法
CN104992974A (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN106920847A (zh) 一种顶栅石墨烯场效应晶体管及其制备方法
CN111739799B (zh) 一种硅基氮化镓微波器件及制备方法
CN114171392B (zh) 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法
CN108666359A (zh) 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法
Jung et al. Reduction of water-molecule-induced current-voltage hysteresis in graphene field effect transistor with semi-dry transfer using flexible supporter
Buyukbas-Ulusan et al. Electrical characterization of silicon nitride interlayer-based MIS diode
Jung et al. High-performance graphene field-effect transistors with extremely small access length using self-aligned source and drain technique
CN108550624A (zh) 一种高散热性能双栅氧化镓场效应薄膜晶体管及其制备方法
CN109887836B (zh) n型掺杂单晶金刚石场板结构的场效应晶体管的制备方法
Zhang et al. Band structure and electronic characteristics of cubic La2O3 gate dielectrics epitaxially grown on InP substrates
CN110034192A (zh) 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
CN110164976A (zh) 应变型氧化镓mosfet器件结构及制备方法
CN111430244B (zh) 氮化镓二硫化钼混合尺度pn结的制备方法
WO2019218907A1 (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
CN106783997A (zh) 一种高迁移率晶体管及其制备方法
CN109768081A (zh) n型掺杂金刚石场板结构的场效应晶体管
CN113555497B (zh) 一种高迁移率的SiC基石墨烯器件及其制备方法
Wang et al. Electrical characteristics and density of states of thin-film transistors based on sol-gel derived ZnO channel layers with different annealing temperatures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170704