CN110085672A - 一种tfet器件 - Google Patents

一种tfet器件 Download PDF

Info

Publication number
CN110085672A
CN110085672A CN201910317881.2A CN201910317881A CN110085672A CN 110085672 A CN110085672 A CN 110085672A CN 201910317881 A CN201910317881 A CN 201910317881A CN 110085672 A CN110085672 A CN 110085672A
Authority
CN
China
Prior art keywords
drain electrode
layer
gate dielectric
dielectric layer
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910317881.2A
Other languages
English (en)
Inventor
胡建平
张鹏烽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201910317881.2A priority Critical patent/CN110085672A/zh
Publication of CN110085672A publication Critical patent/CN110085672A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种TFET器件，包括衬底、晶化层、漏极、源极和栅极，晶化层设置在衬底的上端面上，晶化层的下端面与衬底的上端面固定连接，漏极设置在晶化层的上端面上，漏极的下端面与晶化层的上端面固定连接，漏极上设置有一个长方体形状的安装槽，源极嵌入安装槽内，源极被漏极三面包围，漏极和源极的三个重合面形成三个隧穿面，栅极设置在漏极表面，优点是在保证栅极、漏极和源极各自独立功能的基础上，极大的增加了隧穿面积，从而增大了导通电流，在保证具有较小的尺寸基础上，导通电流较大，且亚阈效应小，可以有效地解决短沟效应。

Description

一种TFET器件
技术领域
本发明涉及一种集成电路技术，尤其是涉及一种TFET器件。
背景技术
随着集成电路技术的飞速发展，传统的MOSFET器件已经不能很好的满足集成电路的设计需求。为了应对集成电路小型化、功耗和性能等要求不断提升的现实问题，寻求一种可以代替MOSFET器件，满足集成电路设计需求的新型器件迫在眉睫。TFET(tunnelingfield effect transistor，隧穿场效应晶体管)器件不同的电流注入机制使它成为了最有希望代替MOSFET器件应用于集成电路设计的器件。
在TFET器件的研究中，导通电流、关断电流和亚阈值摆幅是三个必要的性能指标。由于TFET器件的不同对称能态之间的载流子隧穿会导致大隧穿电阻，因而TFET器件的导通电流会远低于MOSFET器件，难以满足集成电路大驱动电流的使用需求。故此，导通电流为TFET器件最重要的设计指标之一，如何得到更大的导通电流是研究TFET的重大目标之一。
TFET器件的导通电流取决于其隧穿面积和隧穿概率两个因素。目前常规的提高导通电流的方式主要是增大隧穿面积。公开号为CN207542249U的中国专利中介绍了一种传统的TFET器件的结构，其结构如图1所示。该TFET器件包括衬底、设置在衬底上的晶化层、本征区、栅极、漏极和源极，源极、本征区和漏极按照从左到右的顺序依次设置在在晶化层上，源极的右端面与本征区的左端面重合，本征区的右端面与漏极的左端面重合，栅极包括上下层叠的山及材料层和栅极介质层，栅极介质层设置在本征区的上端面上。该TFET器件中，当漏极接入电源时，源极和与本征区的重合面作为隧穿面，该TFET器件具有一个隧穿面，即使采用具有低直接带隙的材料(如SiGe和InAs等)进行设计，其导通电流也比较小,故此，当要满足集成电路大驱动电流的使用需求时，需要增加其尺寸来增加隧穿面的面积，由此该TFET器件的尺寸会较大，导致集成电路尺寸的增加。
发明内容
本发明所要解决的技术问题是提供一种在保证具有较小的尺寸基础上，导通电流较大的TFET器件。
本发明解决上述技术问题所采用的技术方案为：一种TFET器件，包括衬底、晶化层、漏极、源极和栅极，所述的晶化层设置在所述的衬底的上端面上，所述的晶化层的下端面与所述的衬底的上端面固定连接，所述的漏极设置在所述的晶化层的上端面上，所述的漏极的下端面与所述的晶化层的上端面固定连接，所述的漏极上设置有一个长方体形状的安装槽，所述的安装槽从所述的漏极的左端面开始向右延伸，所述的安装槽沿左右方向的长度小于所述的漏极沿左右方向的长度，所述的安装槽沿上下方向的高度等于所述的漏极沿上下方向的高度，所述的安装槽沿前后方向的长度小于所述的漏极沿前后方向的长度，所述的安装槽沿左右方向的中心线与所述的漏极沿左右方向的中心线所在直线重合，所述的源极设置在所述的安装槽内，且所述的源极的左端面与所述的漏极的左端面位于同一平面，所述的源极的上端面与所述的漏极的上端面位于同一平面，所述的源极的下端面与所述的漏极的下端面位于同一平面，所述的源极沿左右方向的长度等于所述的安装槽沿左右方向的长度，所述的源极沿前后方向的长度等于所述的漏极沿前后方向的长度；所述的栅极包括两个相同的栅介质层和两个相同的栅极材料层，所述的栅介质层和所述的栅极材料层均为长方体形状，将两个所述的栅介质层分别称为第一栅介质层和第二栅介质层，将两个所述的栅极材料层分别称为第一栅极材料层和第二栅极材料层，所述的第一栅介质层设置在所述的漏极的前侧，且所述的第一栅介质层的后端面与所述的漏极的前端面贴合连接，所述的第一栅极材料层设置在所述的第一栅介质层的前侧，且所述的第一栅极材料层的后端面与所述的第一栅介质层的前端面贴合连接，所述的第二栅介质层设置在所述的漏极的后侧，且所述的第二栅介质层的前端面与所述的漏极的后端面贴合连接，所述的第二栅极材料层设置在所述的第二栅介质层的前侧，且所述的第二栅极材料层的后端面与所述的第二栅介质层的前端面贴合连接。
所述的衬底的材料为N型单晶硅，N型单晶硅的掺杂浓度为5*1018cm-3，所述的晶化层的材料为Ge，所述的晶化层通过采用激光再晶化工艺处理形成，所述晶化层的厚度为200—300nm，所述的源极的掺杂材料为InAs，掺杂浓度为1*1019cm-3；所述的漏极的掺杂材料为GaSb，掺杂浓度为1*1018cm-3。该结构中，通过材料的匹配实现N型TFET器件器件，使其具有较大的导通电流。
所述的衬底的材料为N型单晶硅，N型单晶硅的掺杂浓度为5*1018cm-3，所述的晶化层的材料为Ge，所述的晶化层通过采用激光再晶化工艺处理形成，所述晶化层的厚度为200—300nm，所述的源极的掺杂材料为AlInAsSb，掺杂浓度为1*1019cm-3；所述的漏极的掺杂材料为GaAsSb，掺杂浓度为1*1018cm-3。该结构中，通过材料的匹配实现P型TFET器件器件，使其具有较大的导通电流。
所述的衬底沿左右方向的长度等于所述的晶化层沿左右方向的长度，所述的衬底沿前后方向的长度等于所述的晶化层沿前后方向的长度，所述的漏极沿左右方向的长度等于所述的衬底沿左右方向的长度，所述的漏极沿前后方向的长度小于所述的衬底沿前后方向的长度，所述的第一栅介质层、所述的第二栅介质层、所述的第一栅极材料层和所述的第二栅极材料层沿左右方向的长度均相等且小于所述的漏极沿左右方向的长度，所述的第一栅介质层沿前后方向的长度等于所述的第二栅介质层沿前后方向的长度，所述的第一栅极材料层沿前后方向的长度等于所述的第二栅极材料层沿前后方向的长度，所述的第一栅介质层、所述的第二栅介质层、所述的第一栅极材料层和所述的第二栅极材料层沿上下方向的高度均等于所述的漏极沿上下方向的高度，所述的第一栅介质层的上端面、所述的第二栅介质层的上端面、所述的第一栅极材料层的上端面、所述的第二栅极材料层的上端面和所述的漏极的上端面位于同一平面，所述的第一栅极材料层的前端面、所述的晶化层的前端面与所述的衬底的前端面位于同一平面，所述的第二栅极材料层的后端面、所述的晶化层的后端面与所述的衬底的后端面位于同一平面，所述的衬底的左端面、所述的晶化层的左端面和所述的漏极的左端面位于同一平面，所述的衬底的右端面、所述的晶化层的右端面和所述的漏极的右端面位于同一平面，所述的第一栅介质层的左端面、所述的第二栅介质层的左端面、所述的第一栅极材料层的左端面和所述的第二栅极材料层的左端面位于同一平面，所述的第一栅介质层的右端面、所述的第二栅介质层的右端面、所述的第一栅极材料层的右端面和所述的第二栅极材料层的右端面位于同一平面，所述的第一栅介质层的左端面所在平面到所述的漏极的左端面所在平面之间的距离等于所述的第一栅介质层的右端面所在平面到所述的漏极的右端面所在平面之间的距离。该结构中，各部件尺寸的配合，使TFET器件在具有较大的导通电流的基础上，漏电流较小。
与现有技术相比，本发明的优点在于通过在漏极上设置有一个长方体形状的安装槽，安装槽从漏极的左端面开始向右延伸，安装槽沿左右方向的长度小于漏极沿左右方向的长度，安装槽沿上下方向的高度等于漏极沿上下方向的高度，安装槽沿前后方向的长度小于漏极沿前后方向的长度，安装槽沿左右方向的中心线与漏极沿左右方向的中心线所在直线重合，源极设置在安装槽内，且源极的左端面与漏极的左端面位于同一平面，源极的上端面与漏极的上端面位于同一平面，源极的下端面与漏极的下端面位于同一平面，源极沿左右方向的长度等于安装槽沿左右方向的长度，源极沿前后方向的长度等于漏极沿前后方向的长度，栅极包括两个相同的栅介质层和两个相同的栅极材料层，栅介质层和栅极材料层均为长方体形状，将两个栅介质层分别称为第一栅介质层和第二栅介质层，将两个栅极材料层分别称为第一栅极材料层和第二栅极材料层，第一栅介质层设置在漏极的前侧，且第一栅介质层的后端面与漏极的前端面贴合连接，第一栅极材料层设置在第一栅介质层的前侧，且第一栅极材料层的后端面与第一栅介质层的前端面贴合连接，第二栅介质层设置在漏极的后侧，且第二栅介质层的前端面与漏极的后端面贴合连接，第二栅极材料层设置在第二栅介质层的前侧，且第二栅极材料层的后端面与第二栅介质层的前端面贴合连接，由此实现双栅型TFET器件，本发明的TFET器件中，源极被漏极三面包围，漏极和源极的三个重合面形成三个隧穿面，且栅极设置在漏极表面，两个隧穿面的主导载流子隧穿发生在与栅极场一致的方向上，一个隧穿面的主导载流子隧穿发生在与栅极场垂直的方向上，在保证栅极、漏极和源极各自独立功能的基础上，极大的增加了隧穿面积，从而增大了导通电流，在保证具有较小的尺寸基础上，导通电流较大，且亚阈效应小，可以有效地解决短沟效应。
附图说明
图1为现有的TFET器件的立体图；
图2为本发明的TFET器件的立体图；
图3为本发明的TFET器件的主视图；
图4为本发明的TFET器件的侧视图；
图5为本发明实施例一的TFET器件(N型TFET器件)与传统的N型TFET器件的导通电流的仿真曲线对比图；
图6为本发明实施例二的TFET器件(P型TFET器件)与传统的P型TFET器件的导通电流的仿真曲线对比图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图2-图4所示，一种TFET器件，包括衬底1、晶化层2、漏极3、源极4和栅极，晶化层2设置在衬底1的上端面上，晶化层2的下端面与衬底1的上端面固定连接，漏极3设置在晶化层2的上端面上，漏极3的下端面与晶化层2的上端面固定连接，漏极3上设置有一个长方体形状的安装槽，安装槽从漏极3的左端面开始向右延伸，安装槽沿左右方向的长度小于漏极3沿左右方向的长度，安装槽沿上下方向的高度等于漏极3沿上下方向的高度，安装槽沿前后方向的长度小于漏极3沿前后方向的长度，安装槽沿左右方向的中心线与漏极3沿左右方向的中心线所在直线重合，源极4设置在安装槽内，且源极4的左端面与漏极3的左端面位于同一平面，源极4的上端面与漏极3的上端面位于同一平面，源极4的下端面与漏极3的下端面位于同一平面，源极4沿左右方向的长度等于安装槽沿左右方向的长度，源极4沿前后方向的长度等于漏极3沿前后方向的长度；栅极包括两个相同的栅介质层和两个相同的栅极材料层，栅介质层和栅极材料层均为长方体形状，将两个栅介质层分别称为第一栅介质层5和第二栅介质层6，将两个栅极材料层分别称为第一栅极材料层7和第二栅极材料层8，第一栅介质层5设置在漏极3的前侧，且第一栅介质层5的后端面与漏极3的前端面贴合连接，第一栅极材料层7设置在第一栅介质层5的前侧，且第一栅极材料层7的后端面与第一栅介质层5的前端面贴合连接，第二栅介质层6设置在漏极3的后侧，且第二栅介质层6的前端面与漏极3的后端面贴合连接，第二栅极材料层8设置在第二栅介质层6的前侧，且第二栅极材料层8的后端面与第二栅介质层6的前端面贴合连接。
本实施例中，衬底1的材料为N型单晶硅，N型单晶硅的掺杂浓度为5*1018cm-3，晶化层2的材料为Ge，晶化层2通过采用激光再晶化工艺处理形成，所述晶化层2的厚度为200—300nm，源极4的掺杂材料为InAs，掺杂浓度为1*1019cm-3；漏极3的掺杂材料为GaSb，掺杂浓度为1*1018cm-3。
本实施例中，衬底1沿左右方向的长度等于晶化层2沿左右方向的长度，衬底1沿前后方向的长度等于晶化层2沿前后方向的长度，漏极3沿左右方向的长度等于衬底1沿左右方向的长度，漏极3沿前后方向的长度小于衬底1沿前后方向的长度，第一栅介质层5、第二栅介质层6、第一栅极材料层7和第二栅极材料层8沿左右方向的长度均相等且小于漏极3沿左右方向的长度，第一栅介质层5沿前后方向的长度等于第二栅介质层6沿前后方向的长度，第一栅极材料层7沿前后方向的长度等于第二栅极材料层8沿前后方向的长度，第一栅介质层5、第二栅介质层6、第一栅极材料层7和第二栅极材料层8沿上下方向的高度均等于漏极3沿上下方向的高度，第一栅介质层5的上端面、第二栅介质层6的上端面、第一栅极材料层7的上端面、第二栅极材料层8的上端面和漏极3的上端面位于同一平面，第一栅极材料层7的前端面、晶化层2的前端面与衬底1的前端面位于同一平面，第二栅极材料层8的后端面、晶化层2的后端面与衬底1的后端面位于同一平面，衬底1的左端面、晶化层2的左端面和漏极3的左端面位于同一平面，衬底1的右端面、晶化层2的右端面和漏极3的右端面位于同一平面，第一栅介质层5的左端面、第二栅介质层6的左端面、第一栅极材料层7的左端面和第二栅极材料层8的左端面位于同一平面，第一栅介质层5的右端面、第二栅介质层6的右端面、第一栅极材料层7的右端面和第二栅极材料层8的右端面位于同一平面，第一栅介质层5的左端面所在平面到漏极3的左端面所在平面之间的距离等于第一栅介质层5的右端面所在平面到漏极3的右端面所在平面之间的距离。
实施例二：如图2-图4所示，一种TFET器件，包括衬底1、晶化层2、漏极3、源极4和栅极，晶化层2设置在衬底1的上端面上，晶化层2的下端面与衬底1的上端面固定连接，漏极3设置在晶化层2的上端面上，漏极3的下端面与晶化层2的上端面固定连接，漏极3上设置有一个长方体形状的安装槽，安装槽从漏极3的左端面开始向右延伸，安装槽沿左右方向的长度小于漏极3沿左右方向的长度，安装槽沿上下方向的高度等于漏极3沿上下方向的高度，安装槽沿前后方向的长度小于漏极3沿前后方向的长度，安装槽沿左右方向的中心线与漏极3沿左右方向的中心线所在直线重合，源极4设置在安装槽内，且源极4的左端面与漏极3的左端面位于同一平面，源极4的上端面与漏极3的上端面位于同一平面，源极4的下端面与漏极3的下端面位于同一平面，源极4沿左右方向的长度等于安装槽沿左右方向的长度，源极4沿前后方向的长度等于漏极3沿前后方向的长度；栅极包括两个相同的栅介质层和两个相同的栅极材料层，栅介质层和栅极材料层均为长方体形状，将两个栅介质层分别称为第一栅介质层5和第二栅介质层6，将两个栅极材料层分别称为第一栅极材料层7和第二栅极材料层8，第一栅介质层5设置在漏极3的前侧，且第一栅介质层5的后端面与漏极3的前端面贴合连接，第一栅极材料层7设置在第一栅介质层5的前侧，且第一栅极材料层7的后端面与第一栅介质层5的前端面贴合连接，第二栅介质层6设置在漏极3的后侧，且第二栅介质层6的前端面与漏极3的后端面贴合连接，第二栅极材料层8设置在第二栅介质层6的前侧，且第二栅极材料层8的后端面与第二栅介质层6的前端面贴合连接。
本实施例中，衬底1的材料为N型单晶硅，N型单晶硅的掺杂浓度为5*1018cm-3，晶化层2的材料为Ge，晶化层2通过采用激光再晶化工艺处理形成，所述晶化层2的厚度为200—300nm，源极4的掺杂材料为AlInAsSb，掺杂浓度为1*1019cm-3；漏极3的掺杂材料为GaAsSb，掺杂浓度为1*1018cm-3。
本实施例中，衬底1沿左右方向的长度等于晶化层2沿左右方向的长度，衬底1沿前后方向的长度等于晶化层2沿前后方向的长度，漏极3沿左右方向的长度等于衬底1沿左右方向的长度，漏极3沿前后方向的长度小于衬底1沿前后方向的长度，第一栅介质层5、第二栅介质层6、第一栅极材料层7和第二栅极材料层8沿左右方向的长度均相等且小于漏极3沿左右方向的长度，第一栅介质层5沿前后方向的长度等于第二栅介质层6沿前后方向的长度，第一栅极材料层7沿前后方向的长度等于第二栅极材料层8沿前后方向的长度，第一栅介质层5、第二栅介质层6、第一栅极材料层7和第二栅极材料层8沿上下方向的高度均等于漏极3沿上下方向的高度，第一栅介质层5的上端面、第二栅介质层6的上端面、第一栅极材料层7的上端面、第二栅极材料层8的上端面和漏极3的上端面位于同一平面，第一栅极材料层7的前端面、晶化层2的前端面与衬底1的前端面位于同一平面，第二栅极材料层8的后端面、晶化层2的后端面与衬底1的后端面位于同一平面，衬底1的左端面、晶化层2的左端面和漏极3的左端面位于同一平面，衬底1的右端面、晶化层2的右端面和漏极3的右端面位于同一平面，第一栅介质层5的左端面、第二栅介质层6的左端面、第一栅极材料层7的左端面和第二栅极材料层8的左端面位于同一平面，第一栅介质层5的右端面、第二栅介质层6的右端面、第一栅极材料层7的右端面和第二栅极材料层8的右端面位于同一平面，第一栅介质层5的左端面所在平面到漏极3的左端面所在平面之间的距离等于第一栅介质层5的右端面所在平面到漏极3的右端面所在平面之间的距离。
为验证本发明的优益性，对本发明的TFET器件与传统的TFET器件在外部尺寸基本相同的情况下，对导通电流分别进行仿真，其中，本发明实施例一的TFET器件(N型TFET器件)与传统的N型TFET器件的导通电流的仿真曲线对比图如图5所示，本发明实施例二的TFET器件(P型TFET器件)与传统的P型TFET器件的导通电流的仿真曲线对比图如图6所示。分析图5可知：在相同的栅极电压下，本发明实施例一的TFET器件(N型TFET器件)与传统的N型TFET器件的导通电流有很大的差距，本发明的TFET器件的导通电流能达到0.292mA，但是传统结构的TFET器件的导通电流仅为0.0157mA。很明显，本发明的TFET器件的导通电流比传统结构TFET器件的导通电流大20倍，分析图6可知：在相同的栅极电压下，本发明实施例二的TFET器件(P型TFET器件)与传统的P型TFET器件的导通电流有很大的差距，本发明的TFET器件的导通电流能达到0.087mA，但是传统结构的TFET器件的导通电流是0.016mA。很明显，本发明的TFET器件的导通电流比传统结构的TFET器件的导通电流大6倍。由此可知，本发明的TFET器件相对于现有技术，在同等条件下，导通电流得到了显著地提高。

Claims (4)

1.一种TFET器件，包括衬底、晶化层、漏极、源极和栅极，所述的晶化层设置在所述的衬底的上端面上，所述的晶化层的下端面与所述的衬底的上端面固定连接，所述的漏极设置在所述的晶化层的上端面上，所述的漏极的下端面与所述的晶化层的上端面固定连接，其特征在于所述的漏极上设置有一个长方体形状的安装槽，所述的安装槽从所述的漏极的左端面开始向右延伸，所述的安装槽沿左右方向的长度小于所述的漏极沿左右方向的长度，所述的安装槽沿上下方向的高度等于所述的漏极沿上下方向的高度，所述的安装槽沿前后方向的长度小于所述的漏极沿前后方向的长度，所述的安装槽沿左右方向的中心线与所述的漏极沿左右方向的中心线所在直线重合，所述的源极设置在所述的安装槽内，且所述的源极的左端面与所述的漏极的左端面位于同一平面，所述的源极的上端面与所述的漏极的上端面位于同一平面，所述的源极的下端面与所述的漏极的下端面位于同一平面，所述的源极沿左右方向的长度等于所述的安装槽沿左右方向的长度，所述的源极沿前后方向的长度等于所述的漏极沿前后方向的长度；
所述的栅极包括两个相同的栅介质层和两个相同的栅极材料层，所述的栅介质层和所述的栅极材料层均为长方体形状，将两个所述的栅介质层分别称为第一栅介质层和第二栅介质层，将两个所述的栅极材料层分别称为第一栅极材料层和第二栅极材料层，所述的第一栅介质层设置在所述的漏极的前侧，且所述的第一栅介质层的后端面与所述的漏极的前端面贴合连接，所述的第一栅极材料层设置在所述的第一栅介质层的前侧，且所述的第一栅极材料层的后端面与所述的第一栅介质层的前端面贴合连接，所述的第二栅介质层设置在所述的漏极的后侧，且所述的第二栅介质层的前端面与所述的漏极的后端面贴合连接，所述的第二栅极材料层设置在所述的第二栅介质层的前侧，且所述的第二栅极材料层的后端面与所述的第二栅介质层的前端面贴合连接。
2.根据权利要求1所述的一种TFET器件，其特征在于所述的衬底的材料为N型单晶硅，N型单晶硅的掺杂浓度为5*1018cm-3，所述的晶化层的材料为Ge，所述的晶化层通过采用激光再晶化工艺处理形成，所述晶化层的厚度为200—300nm，所述的源极的掺杂材料为InAs，掺杂浓度为1*1019cm-3；所述的漏极的掺杂材料为GaSb，掺杂浓度为1*1018cm-3。
3.根据权利要求1所述的一种TFET器件，其特征在于所述的衬底的材料为N型单晶硅，N型单晶硅的掺杂浓度为5*1018cm-3，所述的晶化层的材料为Ge，所述的晶化层通过采用激光再晶化工艺处理形成，所述晶化层的厚度为200—300nm，所述的源极的掺杂材料为AlInAsSb，掺杂浓度为1*1019cm-3；所述的漏极的掺杂材料为GaAsSb，掺杂浓度为1*1018cm-3。
4.根据权利要求1-3中任一项所述的一种TFET器件，其特征在于所述的衬底沿左右方向的长度等于所述的晶化层沿左右方向的长度，所述的衬底沿前后方向的长度等于所述的晶化层沿前后方向的长度，所述的漏极沿左右方向的长度等于所述的衬底沿左右方向的长度，所述的漏极沿前后方向的长度小于所述的衬底沿前后方向的长度，所述的第一栅介质层、所述的第二栅介质层、所述的第一栅极材料层和所述的第二栅极材料层沿左右方向的长度均相等且小于所述的漏极沿左右方向的长度，所述的第一栅介质层沿前后方向的长度等于所述的第二栅介质层沿前后方向的长度，所述的第一栅极材料层沿前后方向的长度等于所述的第二栅极材料层沿前后方向的长度，所述的第一栅介质层、所述的第二栅介质层、所述的第一栅极材料层和所述的第二栅极材料层沿上下方向的高度均等于所述的漏极沿上下方向的高度，所述的第一栅介质层的上端面、所述的第二栅介质层的上端面、所述的第一栅极材料层的上端面、所述的第二栅极材料层的上端面和所述的漏极的上端面位于同一平面，所述的第一栅极材料层的前端面、所述的晶化层的前端面与所述的衬底的前端面位于同一平面，所述的第二栅极材料层的后端面、所述的晶化层的后端面与所述的衬底的后端面位于同一平面，所述的衬底的左端面、所述的晶化层的左端面和所述的漏极的左端面位于同一平面，所述的衬底的右端面、所述的晶化层的右端面和所述的漏极的右端面位于同一平面，所述的第一栅介质层的左端面、所述的第二栅介质层的左端面、所述的第一栅极材料层的左端面和所述的第二栅极材料层的左端面位于同一平面，所述的第一栅介质层的右端面、所述的第二栅介质层的右端面、所述的第一栅极材料层的右端面和所述的第二栅极材料层的右端面位于同一平面，所述的第一栅介质层的左端面所在平面到所述的漏极的左端面所在平面之间的距离等于所述的第一栅介质层的右端面所在平面到所述的漏极的右端面所在平面之间的距离。
CN201910317881.2A 2019-04-19 2019-04-19 一种tfet器件 Pending CN110085672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910317881.2A CN110085672A (zh) 2019-04-19 2019-04-19 一种tfet器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910317881.2A CN110085672A (zh) 2019-04-19 2019-04-19 一种tfet器件

Publications (1)

Publication Number Publication Date
CN110085672A true CN110085672A (zh) 2019-08-02

Family

ID=67415758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910317881.2A Pending CN110085672A (zh) 2019-04-19 2019-04-19 一种tfet器件

Country Status (1)

Country Link
CN (1) CN110085672A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544717A (zh) * 2019-08-08 2019-12-06 宁波大学 一种三独立栅FinFET器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140353593A1 (en) * 2013-05-30 2014-12-04 Imec Vzw Tunnel field effect transistor and method for making thereof
CN105870182A (zh) * 2016-04-20 2016-08-17 杭州电子科技大学 一种三明治结构双栅垂直隧穿场效应晶体管
WO2017088186A1 (zh) * 2015-11-27 2017-06-01 华为技术有限公司 隧穿场效应晶体管及其制造方法
CN107658338A (zh) * 2017-08-11 2018-02-02 西安科锐盛创新科技有限公司 P型tfet器件
WO2018038512A1 (ko) * 2016-08-22 2018-03-01 한양대학교 산학협력단 수직 터널링 전계효과 트랜지스터 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140353593A1 (en) * 2013-05-30 2014-12-04 Imec Vzw Tunnel field effect transistor and method for making thereof
WO2017088186A1 (zh) * 2015-11-27 2017-06-01 华为技术有限公司 隧穿场效应晶体管及其制造方法
CN105870182A (zh) * 2016-04-20 2016-08-17 杭州电子科技大学 一种三明治结构双栅垂直隧穿场效应晶体管
WO2018038512A1 (ko) * 2016-08-22 2018-03-01 한양대학교 산학협력단 수직 터널링 전계효과 트랜지스터 및 이의 제조방법
CN107658338A (zh) * 2017-08-11 2018-02-02 西安科锐盛创新科技有限公司 P型tfet器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544717A (zh) * 2019-08-08 2019-12-06 宁波大学 一种三独立栅FinFET器件
CN110544717B (zh) * 2019-08-08 2023-03-10 宁波大学 一种三独立栅FinFET器件

Similar Documents

Publication Publication Date Title
CN102456718B (zh) 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构
CN107293579B (zh) 一种具有低导通压降的超结igbt
CN109155338A (zh) 使用主体区扩展的碳化硅金属氧化物半导体（mos）装置单元中的电场屏蔽
CN105679816B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
WO2019157818A1 (zh) 一种具有含虚栅的复合栅结构的igbt芯片
CN109920854A (zh) Mosfet器件
CN103531611A (zh) 包括存储区和边缘区的超结半导体器件
CN102779847A (zh) 一种载流子存储的沟槽双极型晶体管
TW201427035A (zh) 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
CN105448961A (zh) 超结器件的终端保护结构
CN109119463A (zh) 一种横向沟槽型mosfet器件及其制备方法
CN109728084A (zh) 一种具有深槽电场屏蔽结构的平面栅igbt器件
CN109585540A (zh) 一种具有载流子存储层的平面栅igbt器件
CN109904220A (zh) 槽栅型碳化硅mosfet器件及制备方法
CN106575666A (zh) 超结金属氧化物半导体场效应晶体管
CN205881911U (zh) 一种沟槽型SiC MOSFET用原胞
CN110085672A (zh) 一种tfet器件
CN106887451A (zh) 超结器件及其制造方法
CN107359194B (zh) 一种消除高电场的器件
CN208422922U (zh) 一种优化开关速度的沟槽栅超结半导体器件
CN109755300A (zh) 一种沟槽igbt芯片
CN211455694U (zh) 一种平面vdmos器件
CN204668312U (zh) 沟槽栅型igbt器件
CN208271906U (zh) 功率半导体器件
CN202977424U (zh) 一种在igbt或者vdmos上形成的沟槽

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190802

RJ01 Rejection of invention patent application after publication