CN102956709B - 双材料栅纳米线隧穿场效应器件及其制造方法 - Google Patents
双材料栅纳米线隧穿场效应器件及其制造方法 Download PDFInfo
- Publication number
- CN102956709B CN102956709B CN201210451527.7A CN201210451527A CN102956709B CN 102956709 B CN102956709 B CN 102956709B CN 201210451527 A CN201210451527 A CN 201210451527A CN 102956709 B CN102956709 B CN 102956709B
- Authority
- CN
- China
- Prior art keywords
- drain region
- work function
- gate electrode
- source region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及双材料栅纳米线隧穿场效应器件及制造方法。该双材料栅纳米线隧穿场效应器件的中心为沟道，其两端分别设有源区、漏区，沟道外围依序覆设氧化物和栅电极。制造方法：在硅圆片上用圆形氮化硅硬掩模，SF6刻蚀出硅柱；高温氧化，HF水溶液腐蚀缩小硅柱尺寸达到直径6nm～30nm设定值，高温氧化形成设定厚度氧化层包围的硅柱；采用淀积与光刻技术完成双材料栅结构的制备；分别在120°~150°注入1×1020cm-2/10keV和5×1018cm-2/10keV的硼和磷，在900℃/10s~1100℃/10s退火制备源区和漏区；CMOS工艺完成金属电极制备；制成双材料栅纳米线隧穿场效应器件。
Description
技术领域
本发明涉及半导体集成电路应用器件领域，特别涉及一种双材料栅纳米线隧穿场效应器件及其制造方法。
背景技术
近年来，随着器件尺寸的不断缩小，传统金属氧化物半导体场效应器件遭遇短沟效应等瓶颈，进一步发展受到限制。为提高器件综合性能，研究人员提出了基于不同工作原理的多种新型器件，其中，隧穿场效应器件因其优秀的亚阈值特性和非常低的泄漏电流而备受关注。为更好发挥隧穿器件性能优势，隧穿机制被应用到不同器件结构上，配合新型器件结构所具有的特点进一步提高器件性能。环栅纳米线隧穿场效应器件便是其中之一。而对纳米线本身来说，尽管其具有优良的栅控能力，但随着沟道半径缩减，其泄漏电流等特性受到较大的影响。
CN03137771.8公开了一种双栅金属氧化物半导体晶体管及其制备方法,它的目的是提供一种自对准的电分离双栅金属氧化物半导体晶体管(MOS晶体管)。该技术方案:所述双栅MOS晶体管，包括硅衬底及其上的绝缘介质层、源/漏区、沟道区、栅介质层、栅电极；所述沟道区为所述绝缘介质层上一垂直于所述硅衬底的硅墙；所述沟道区左右两侧对称地依次纵向排列所述栅介质层、栅电极；分布在所述沟道区左右两侧的栅电极相互自对准且电分离。其不足之处是:该双栅MOS晶体管本质上并没有降低器件工作时的亚阈值斜率从而提高器件速度和降低静态功耗，而是通过应用动态和多阈值电压控制，对主栅和辅栅分别使用不同的偏置电压，且辅栅电压需根据电路处于工作状态还是闲置状态进行调整，因此需要对主栅和辅栅进行介质层分隔的工艺处理，这大大增加了该器件结构的复杂性，从而增加了器件的工艺成本。
发明内容
本发明的目的是提供一种低泄漏电流，高栅控能力，获得更低亚阈值斜率，有效抑制漏致势垒降低效应，从而改善器件在尺寸缩小过程中的性能恶化状况，提高器件综合性能的环栅纳米线隧穿场效应器件。本发明的另一目的是提供一种双材料栅纳米线隧穿场效应器件的制造方法。
本发明的技术解决方案是所述双材料栅纳米线隧穿场效应器件，包括源区、沟道、漏区和栅电极，其特殊之处在于：所述器件中心为沟道，沟道两端分别设有源区、漏区，沟道外围依序覆设氧化物和栅电极。
作为优选：所述栅电极由两种功函数不同的金属材料组成；临近源区栅电极的功函数为4.0eV，临近漏区栅电极的功函数为4.4eV；接近所述源区的栅电极材料功函数小于接近所述漏区的栅电极材料功函数。
作为优选：所述源区、漏区掺杂类型相反，均为减少寄生效应的重掺杂。
作为优选：所述沟道两端为不同材料的源区和漏区；所述沟道为低掺杂。
作为优选：所述沟道两端为相同材料的源区和漏区；其中：源区p型重掺杂硅材料，漏区n型掺杂硅材料，沟道n型轻掺杂硅材料。
作为优选：所述氧化物为氧化硅。
作为优选：在开态下，靠近源区端的栅电极功函数屏蔽了靠近漏区端的较大栅电极功函数对沟道导带和源区价带的能带重叠的影响，从而不影响隧穿概率和开态电流特性；在关态下，靠近漏区的较大栅电极功函数使得沟道能带向上弯曲形成一势垒，所述势垒减慢了关态非直接隧穿载流子流向漏区的平均速率，当靠近源端栅电极功函数4.0～4.6eV，靠近漏端栅电极功函数比源端栅电极功函数大0.4～0.6eV时，可同时避免漏区产生直接隧穿电流。
作为优选：所述源区的掺杂材料为硼重掺杂、掺杂浓度为1×1019～2×1020cm-3。
所述沟道的掺杂材料为N型或P型轻掺杂、掺杂浓度为1×1014～1×1017cm-3；或者沟道不掺杂；
所述漏区的掺杂材料为磷或砷重掺杂、掺杂浓度为1×1018～1×1020cm-3；
所述栅氧化层的材料选用二氧化硅或high-K材料；
所述栅氧化层的厚度为1.2nm～2nm；
在总栅长为定值时，靠近源区端栅长占全部栅长30%～50%；
靠近源端栅电极功函数4.0～4.4eV，靠近漏区端栅电极功函数比前者大0.4～0.6eV。
本发明的另一技术解决方案是所述双材料栅纳米线隧穿场效应器件的制造方法，其特殊之处在于，包括以下步骤：
⑴在硅圆片上用圆形氮化硅硬掩模，SF6刻蚀出硅柱；
⑵1000℃～1200℃氧化，与水体积比为1：25的HF水溶液腐蚀缩小硅柱尺寸达到直径6nm～30nm设定值，高温氧化形成设定厚度氧化层包围的硅柱；
⑶采用淀积与光刻技术完成双材料栅结构的制备，先淀积一层金属钨或钽或钼，然后光刻除去靠近漏区30%～50%长度的金属，再淀积金属钪或钛镍混合物，继而采用CMP技术除去靠近源区的金属钪或钛镍混合物，得到双材料金属栅；
⑷120°～150°注入1×1020cm-2/10keV的硼，并在900℃/10s～1100℃/10s退火制备源区；
⑸120°～150°注入5×1018cm-2/10keV的磷，并在900℃/10s～1100℃/10s制备漏区；
⑹标准CMOS工艺完成金属电极制备；
⑺制成双材料栅纳米线隧穿场效应器件。
与现有技术相比，本发明的优点是：
⑴双材料栅纳米线隧穿场效应器件的众多参数可调，通过适当的参数设置、调节，能够在几乎不损失开态电流的情况下有效降低关态泄漏电流，提高开关电流比。
⑵在开态电流几乎不受损失的同时，双材料栅的引入使得纳米线隧穿场效应器件关态电流变小，从而开关电流比增大，亚阈值斜率减小。同时由于屏蔽了漏极电压对器件的影响，漏致势垒降低效应明显减弱。因而进一步优化了纳米线隧穿场效应器件综合性能，推动了栅工程的发展。
⑶双材料栅使电势在栅接触处产生回落，该电势回落使器件电场分布在栅接触处产生负峰值，从而减小了沟道内载流子的平均移动速率，改善器件的关态电流等特性。
⑷分别改变靠近漏区端和靠近源区端栅材料的功函数，开态和关态下能带图均产生相应变化并对载流子的输运产生以下影响：关态时漏端栅材料功函数增大，将在沟道靠近漏端形成一个势垒，该势垒阻止了载流子（电子）流向漏区，有效降低泄漏电流，但是功函数进一步增大时，沟道价带将和漏区导带开始形成重叠，发生直接隧穿，漏电流反而增大，所以需要合理的设置；开态时靠近漏端栅材料功函数越大，能带重叠厚度越小，隧穿宽度越大，隧穿电流越小；关态时合理设置靠近源端的栅材料功函数可以避免源端发生隧穿；开态时源端栅材料功函数越小，源区价带与沟道导带就有越多重叠，使得隧穿概率增大，隧穿电流增大。通过仿真对比分析，在一定参数合理设置下进行能带分布的权衡，可以获得良好的器件综合性能。
⑸双材料栅结构中栅材料功函数差对器件漏致势垒降低效应和亚阈值斜率的影响：随着栅材料功函数差增大，漏致势垒降低效应明显减小。对漏致势垒降低效应的抑制作用来源于双材料栅结构中靠近漏端栅对漏极电压的屏蔽作用。双材料栅结构的亚阈值斜率也随着功函数差的变化而变化，其最小亚阈值斜率在50mV/Dec乃至40mV/Dec以下，且相比于单材料栅结构，亚阈值斜率明显降低，说明双材料栅结构有潜力在更进一步的技术应用和研究下得到优秀的栅控能力和良好的电路反应能力。
⑹双材料栅结构中栅材料功函数差对器件开关电流比和跨导的影响：随着栅材料功函数差在一定范围内增大，其开关电流比增大，同时保持良好跨导特性，最终在功函数差为0.4eV时获得最优配置。
附图说明
图1是本发明双材料栅纳米线隧穿场效应器件截面示意图。
图2是本发明双材料栅纳米线隧穿场效应器件和对应的单材料纳米线隧穿场效应器件的器件沟道区电势分布图。
图3是本发明改变双材料栅结构栅功函数值时的关态和开态能带分布图。
图4是本发明改变双材料栅功函数差对器件开态电流和关态电流的影响示意图。
图5是本发明改变双材料栅功函数差对器件亚阈值斜率和漏致势垒降低效应的影响示意图。
图6是本发明改变双材料栅功函数差对器件开关电流比和跨导的影响示意图。
具体实施方式
本发明下面将结合附图作进一步详述：
请参阅图1所示，在本实施例中，所述双材料栅纳米线隧穿场效应器件中心为沟道2，沟道2两端分别设有源区1、漏区3，沟道2外围依序覆设氧化硅6和栅电极4和栅电极5。
本实施例中，所述栅电极4和栅电极5由两种功函数不同的金属材料组成。接近所述源区1的栅电极4材料功函数小于接近所述漏区3的栅电极5材料功函数；临近源区栅电极4的功函数为4.0eV，临近漏区栅电极5的功函数为4.4eV。所述源区1、漏区3掺杂类型相反，均为减少寄生效应的重掺杂。
第一种实施方式中，所述沟道2两端为不同材料的源区1和漏区3；所述沟道2为低掺杂。
第二种实施方式中，所述沟道2两端为相同材料的源区1和漏区3；其中：源区1为p型重掺杂硅材料，漏区3为n型掺杂硅材料，沟道2为n型轻掺杂硅材料。
本实施例中，在开态下，靠近源区1端的栅电极4功函数屏蔽了靠近漏区3端的较大栅电极5功函数对沟道2导带和源区1价带的能带重叠的影响，从而不影响隧穿概率和开态电流特性；在关态下，靠近漏区3的较大栅电极5功函数使得沟道2能带向上弯曲形成一势垒，所述势垒减慢了关态非直接隧穿载流子流向漏区1的平均速率，适当的功函数选择可以同时避免漏区3产生直接隧穿电流。
本实施例中，所述源区1为P型掺杂、掺杂材料为硼。所述沟道2为轻掺杂，掺杂浓度为1×1015cm-3，掺杂材料选用磷；所述漏区3为N型掺杂，掺杂浓度5×1018cm-3，掺杂材料选用磷；所述栅氧化层6选用二氧化硅；所述栅氧化层6的厚度2nm。
本实施例中，在总栅长为定值40nm，靠近源区1端栅长为16nm，靠近漏区3端的栅长24nm。
本实施例中，靠近源区1端和靠近漏区3端的栅电极4和栅电极5的功函数分别为4.0eV和4.4eV。
所述双材料栅纳米线隧穿场效应器件的制造方法，包括以下步骤：
(1)在硅圆片上用圆形氮化硅硬掩模，SF6刻蚀出硅柱；
(2)1000℃～1200℃氧化，与水体积比为1：25的HF水溶液腐蚀缩小硅柱尺寸达到直径6nm～30nm设定值，高温氧化形成设定厚度氧化层包围的硅柱；
(3)采用淀积与光刻技术完成双材料栅结构的制备，先淀积一层金属钨或钽或钼，然后光刻除去靠近漏区30%～50%长度的金属，再淀积金属钪或钛镍混合物，继而采用CMP技术除去靠近源区的金属钪或钛镍混合物，得到双材料金属栅；
(4)120°~150°注入1×1020cm-2/10keV的硼，并在900℃/10s~1100℃/10s退火制备源区；
(5)120°~150°注入5×1018cm-2/10keV的磷，并在900℃/10s~1100℃/10s退火制备漏区；
(6)标准CMOS工艺完成金属电极制备；
(7)制成双材料栅纳米线隧穿场效应器件。
请参阅图2所示，双材料栅使电势在栅接触处产生回落，该电势回落使器件电场分布在栅接触处产生负峰值，从而减小了沟道内载流子的平均移动速率，改善器件的关态电流等特性。
请参阅图3所示，分别改变靠近漏端和靠近源端的栅材料的功函数，开态和关态下能带图均产生相应变化并对载流子的输运产生特定影响。从左上能带图可以看到，关态时漏端栅材料功函数增大，将在沟道靠近漏端形成一个势垒，该势垒阻止了载流子(电子)流向漏区，有效降低泄漏电流，但是功函数进一步增大时，沟道价带将和漏区导带开始形成重叠，发生直接隧穿，漏电流反而增大，所以需要合理的设置；从左下能带图可以看到，开态时靠近漏端栅材料功函数越大，能带重叠厚度越小，隧穿宽度越大，隧穿电流越小；从右上能带图可以看到，关态时合理设置靠近源端的栅材料功函数可以避免源端发生隧穿；从右下能带图可以看到，开态时源端栅材料功函数越小，源区价带与沟道导带就有越多重叠，使得隧穿概率增大，隧穿电流增大。通过仿真对比分析，在一定参数合理设置下进行能带分布的权衡，可以获得良好的器件综合性能。
请参阅图4所示，随着栅材料功函数差增大，开关电流分别发生相应的变化，如图所示可以得到功函数差为0.4eV的最优配置。
请参阅图5所示，随着栅材料功函数差增大，漏致势垒降低效应明显减小。对漏致势垒降低效应的抑制作用来源于双材料栅结构中靠近漏端栅对漏极电压的屏蔽作用。双材料栅结构的亚阈值斜率也随着功函数差的变化而变化，其最小亚阈值斜率在50mV/Dec乃至40mV/Dec以下，且相比于单材料栅结构，亚阈值斜率明显降低，说明双材料栅结构有潜力在更进一步的技术应用和研究下得到优秀的栅控能力和良好的电路反应能力。
请参阅图6所示，随着栅材料功函数差在一定范围内增大，其开关电流比增大，同时保持良好跨导特性，最终在功函数差为0.4eV时获得最优配置。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
Claims (3)
1.一种双材料栅纳米线隧穿场效应器件，包括源区、沟道、漏区和栅电极，所述器件中心为沟道，沟道两端分别设有源区、漏区；所述栅电极由两种功函数不同的金属材料组成；临近源区栅电极的功函数为4.0eV，临近漏区栅电极的功函数为4.4eV；接近所述源区的栅电极材料功函数小于接近所述漏区的栅电极材料功函数；所述源区、漏区掺杂类型相反，均为减少寄生效应的重掺杂；所述沟道两端为不同材料的源区和漏区；所述沟道为低掺杂；所述沟道两端为相同材料的源区和漏区；其中：源区p型重掺杂硅材料，漏区n型掺杂硅材料；
其特征在于：所述沟道外围依序覆设栅氧化层和栅电极，在开态下，靠近源区端的栅电极功函数屏蔽了靠近漏区端的较大栅电极功函数对沟道导带和源区价带的能带重叠的影响，从而不影响隧穿概率和开态电流特性；在关态下，靠近漏区的较大栅电极功函数使得沟道能带向上弯曲形成一势垒，所述势垒减慢了关态非直接隧穿载流子流向漏区的平均速率，当靠近源端栅电极功函数4.0～4.6eV，靠近漏端栅电极功函数比源端栅电极功函数大0.4～0.6eV时，可同时避免漏区产生直接隧穿电流。
2.根据权利要求1所述双材料栅纳米线隧穿场效应器件，其特征在于：所述源区的掺杂材料为硼重掺杂、掺杂浓度为1×1019～2×1020cm-3；
所述沟道的掺杂材料为N型或P型轻掺杂、掺杂浓度为1×1014～1×1017cm-3；或者沟道不掺杂；所述漏区的掺杂材料为磷或砷重掺杂、掺杂浓度为1×1018～1×1020cm-3；
所述栅氧化层的材料选用二氧化硅或high-K材料；
所述栅氧化层的厚度为1.2nm～2nm；
在总栅长为定值时，靠近源区端栅长占全部栅长30%～50%；
靠近源端栅电极功函数4.0～4.4eV，靠近漏区端栅电极功函数比前者大0.4～0.6eV。
3.一种制造权利要求1所述双材料栅纳米线隧穿场效应器件的方法，其特征在于，包括以下步骤：
⑴在硅圆片上用圆形氮化硅硬掩模，SF6刻蚀出硅柱；
⑵1000℃～1200℃氧化，与水体积比为1：25的HF水溶液腐蚀缩小硅柱尺寸达到直径6nm～30nm设定值，高温氧化形成设定厚度氧化层包围的硅柱；
⑶采用淀积与光刻技术完成双材料栅结构的制备，先淀积一层金属钨或钽或钼，然后光刻除去靠近漏区30%～50%长度的金属，再淀积金属钪或钛镍混合物，继而采用CMP技术除去靠近源区的金属钪或钛镍混合物，得到双材料金属栅；
⑷120°~150°注入1×1020cm-2/10keV的硼，并在900℃/10s~1100℃/10s退火制备源区；
⑸120°~150°注入5×1018cm-2/10keV的磷，并在900℃/10s~1100℃/10s退火制备漏区；
⑹标准CMOS工艺完成金属电极制备；
⑺制成双材料栅纳米线隧穿场效应器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210451527.7A CN102956709B (zh) | 2012-11-13 | 2012-11-13 | 双材料栅纳米线隧穿场效应器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210451527.7A CN102956709B (zh) | 2012-11-13 | 2012-11-13 | 双材料栅纳米线隧穿场效应器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102956709A CN102956709A (zh) | 2013-03-06 |
| CN102956709B true CN102956709B (zh) | 2016-01-20 |
Family
ID=47765247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210451527.7A Active CN102956709B (zh) | 2012-11-13 | 2012-11-13 | 双材料栅纳米线隧穿场效应器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102956709B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104077453A (zh) * | 2014-07-07 | 2014-10-01 | 北京大学深圳研究院 | 一种基于历史信息的半导体纳米器件快速仿真方法 |
| EP3185301A1 (en) * | 2015-12-22 | 2017-06-28 | IMEC vzw | Multi-gate tunnel field-effect transistor (tfet) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169900A (zh) * | 2011-03-01 | 2011-08-31 | 清华大学 | 基于异质栅极功函数的隧穿场效应晶体管及其形成方法 |
| CN102169901A (zh) * | 2011-03-01 | 2011-08-31 | 清华大学 | 具有异质栅极功函数的隧穿场效应晶体管及其形成方法 |
| CN102593180A (zh) * | 2012-03-14 | 2012-07-18 | 清华大学 | 具有异质栅介质的隧穿晶体管及其形成方法 |
| CN102610647A (zh) * | 2012-03-14 | 2012-07-25 | 清华大学 | 具有异质栅介质的隧穿晶体管及其形成方法 |
-
2012
- 2012-11-13 CN CN201210451527.7A patent/CN102956709B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169900A (zh) * | 2011-03-01 | 2011-08-31 | 清华大学 | 基于异质栅极功函数的隧穿场效应晶体管及其形成方法 |
| CN102169901A (zh) * | 2011-03-01 | 2011-08-31 | 清华大学 | 具有异质栅极功函数的隧穿场效应晶体管及其形成方法 |
| CN102593180A (zh) * | 2012-03-14 | 2012-07-18 | 清华大学 | 具有异质栅介质的隧穿晶体管及其形成方法 |
| CN102610647A (zh) * | 2012-03-14 | 2012-07-25 | 清华大学 | 具有异质栅介质的隧穿晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102956709A (zh) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8629428B2 (en) | Line-tunneling tunnel field-effect transistor (TFET) and manufacturing method | |
| CN101740621B (zh) | 具有金属源极的隧道场效应晶体管 | |
| CN108091698B (zh) | 场效应晶体管、制造场效应晶体管的方法及电子器件 | |
| KR20150016769A (ko) | 터널링 전계 효과 트렌지스터 및 그의 제조 방법 | |
| US9048310B2 (en) | Graphene switching device having tunable barrier | |
| US20160197145A1 (en) | Tunnelling field effect transistor | |
| CN102201450B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN107819027A (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| CN102623495A (zh) | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 | |
| CN105870182B (zh) | 一种三明治结构双栅垂直隧穿场效应晶体管 | |
| CN102956709B (zh) | 双材料栅纳米线隧穿场效应器件及其制造方法 | |
| KR20150085663A (ko) | 터널링 전계 효과 트랜지스터 | |
| CN102969359A (zh) | 独立栅控制的纳米线隧穿场效应器件及其制造方法 | |
| US8004023B2 (en) | Semiconductor device and method of fabricating the same | |
| Zhao et al. | Source/drain asymmetry in InGaAs vertical nanowire MOSFETs | |
| CN103187443B (zh) | 横向双扩散金属氧化物半导体场效应晶体管 | |
| CN107808905A (zh) | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN105355660A (zh) | 一种隧穿场效应晶体管及其制造方法 | |
| CN103137694B (zh) | 一种表面沟道场效应晶体管及其制造方法 | |
| CN106783986B (zh) | 一种硅基异质结遂穿场效应晶体管 | |
| CN108140672B (zh) | 一种隧穿场效应晶体管及其制作方法 | |
| CN106783967A (zh) | 一种硅基遂穿场效应晶体管结构 | |
| CN107785437A (zh) | 一种括号形栅控源漏阻变式双向开关晶体管及其制造方法 | |
| CN107731914A (zh) | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |