CN110828563B - 隧穿场效应晶体管及其形成方法 - Google Patents

隧穿场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN110828563B
CN110828563B CN201810914776.2A CN201810914776A CN110828563B CN 110828563 B CN110828563 B CN 110828563B CN 201810914776 A CN201810914776 A CN 201810914776A CN 110828563 B CN110828563 B CN 110828563B
Authority
CN
China
Prior art keywords
layer
forming
ions
region
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810914776.2A
Other languages
English (en)
Other versions
CN110828563A (zh
Inventor
刘金华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810914776.2A priority Critical patent/CN110828563B/zh
Publication of CN110828563A publication Critical patent/CN110828563A/zh
Application granted granted Critical
Publication of CN110828563B publication Critical patent/CN110828563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种隧穿场效晶体管及其形成方法，其中，形成方法包括：提供衬底，所述衬底包括基底、位于基底上的绝缘层和位于绝缘层上的半导体层，所述半导体层内具有源区、漏区以及位于源区和漏区之间的沟道区；去除所述半导体层的沟道区，在半导体层内形成侧壁暴露出所述源区和漏区的开口；对所述开口的源区侧壁进行第一离子注入；在所述第一离子注入之后，对所述开口的漏区侧壁表面和源区侧壁表面进行氧化处理，在所述漏区侧壁表面形成第一氧化层，在所述源区侧壁表面形成第二氧化层，所述第二氧化层厚度大于第一氧化层厚度；刻蚀所述第一氧化层和第二氧化层，直至暴露出开口的漏区侧壁表面，在源区侧壁表面形成隧穿介质层。所述方法形成的器件性能较好。

Description

隧穿场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种隧穿场效应晶体管及其形成方法。
背景技术
随着金属氧化物半导体场效应晶体管(MOSFET，Metal Oxide SemiconductorField Effect Transistor)特征尺寸不断减小，器件短沟道效应等负面影响日益加剧。传统MOSFET器件亚阈值摆幅由于受到KT/q的理论限制，已经接近60mV/dec的极限值而无法进一步减小。因此伴随着器件阈值电压降低，亚阈区泄漏电流却在不断地升高，器件的动态功耗也变得不可忽视，逐渐成为制约集成电路发展重要因素。
隧穿场效应晶体管(TFET,Tunneling Field Effect Transistor)作为一种新型低功耗器件，利用“带—带”隧穿的量子力学效应来驱动电流流过晶体管。由于其特殊的电流机制，理论上具有超低的亚阈值摆幅以及极低的关态电流，可以实现比CMOS(互补金属氧化物半导体)低100倍的超低功耗，是极具潜力取代MOSFET的新型大规模集成器件。
一种具有隧穿介质层的隧穿场效应晶体管(TD-TFET,tunnel dielectric-baseTFET)的亚阈值摆幅为55mV/dec，开关电流比可达到高于1x105，同时具有低于1x10-14A/um的关态电流，因此在超低功耗领域拥有巨大的潜力。
然而，现有技术形成的具有隧穿介质层的隧穿场效应晶体管源区质量不佳，从而形成的隧穿场效应晶体管的性能较差。
发明内容
本发明解决的技术问题是提供一种隧穿场效应晶体管及其形成方法，提高形成的隧穿场效应晶体管的性能。
为解决上述技术问题，本发明实施例提供一种隧穿场效应晶体管的形成方法，包括：提供衬底，所述衬底包括基底、位于基底上的绝缘层和位于绝缘层上的半导体层，所述半导体层内具有源区、漏区以及位于源区和漏区之间的沟道区；去除所述半导体层的沟道区，在半导体层内形成侧壁暴露出所述源区和漏区的开口；对所述开口的源区侧壁进行第一离子注入；在所述第一离子注入之后，对所述开口的漏区侧壁表面和源区侧壁表面进行氧化处理，在所述漏区侧壁表面形成第一氧化层，在所述源区侧壁表面形成第二氧化层，所述第二氧化层厚度大于第一氧化层厚度；刻蚀所述第一氧化层和第二氧化层，直至暴露出开口的漏区侧壁表面，在源区侧壁表面形成隧穿介质层；在形成隧穿介质层之后，在所述开口内形成沟道层；在所述沟道层上形成栅极结构。
可选的，在形成所述开口之前，在所述源区内掺杂第一离子；在形成所述开口之前，在所述漏区内掺杂第二离子，所述第二离子与第一离子的导电类型相反；在所述源区内掺杂第一离子，在所述漏区内掺杂第二离子的方法包括：在所述半导体层的沟道区上形成第一介质层；以所述第一介质层为掩膜，在所述源区内掺杂第一离子；以所述第一介质层为掩膜，在所述漏区内掺杂第二离子。
可选的，在所述源区内掺杂第一离子，在所述漏区内掺杂第二离子的方法还包括：在所述源区内掺杂第一离子之前，在第一介质层上和半导体层上形成第一图形层，所述第一图形层暴露出所述源区；以所述第一介质层和第一图形层为掩膜，在所述源区内掺杂第一离子；在所述源区内掺杂第一离子之后，去除所述第一图形层；在所述漏区内掺杂第二离子之前，在第一介质层上和半导体层上形成第二图形层，所述第二图形层暴露出所述漏区；以所述第一介质层和第二图形层为掩膜，在所述漏区内掺杂第二离子；在所述漏区内掺杂第二离子之后，去除所述第二图形层。
可选的，所述开口的形成方法包括：在半导体层上形成覆盖所述第一介质层侧壁的第二介质层，所述第二介质层暴露出所述第一介质层；在形成所述第二介质层之后，去除所述第一介质层；在去除所述第一介质层之后，以所述第二介质层为掩膜，刻蚀所述半导体层直至暴露出所述绝缘层表面，在所述半导体层内形成所述开口。
可选的，所述第二介质层的形成方法包括：在半导体层上和第一介质层上形成第二介质膜；平坦化所述第二介质膜直至暴露出所述第一介质层，形成所述第二介质层。
可选的，在形成所述开口之后，在所述源区内掺杂第一离子；在形成所述开口之后，在所述漏区内掺杂第二离子，所述第二离子与第一离子的导电类型相反；所述开口的形成方法包括：在所述半导体层表面形成第三介质层，所述第三介质层暴露出所述沟道区；以所述第三介质层为掩膜，刻蚀所述半导体层直至暴露出所述绝缘层表面，在所述半导体层内形成所述开口。
可选的，所述第一离子注入的离子包括氟离子；所述第一离子注入的离子注入能量为2kev～30kev，注入角度为10度～45度。。
可选的，所述隧穿介质层的材料包括氧化硅；所述隧穿介质层的厚度为：1纳米～20纳米。
可选的，所述沟道层的形成方法包括：在所述开口内形成填充满所述开口的外延膜，所述外延膜表面高于第二介质层或者第三介质层的表面；平坦化所述外延膜，直至暴露出第二介质层或者第三介质层的表面；平坦化所述外延膜之后，氧化部分外延膜，在开口内形成沟道层以及位于沟道层表面的第三氧化层；去除所述第三氧化层，直至暴露出沟道层顶部表面。
可选的，所述半导体层的材料包括单晶硅。
相应的，本发明还提供一种采用上述任一项方法形成的一种隧穿场效应晶体管。
本发明还提供一种隧穿场效应晶体管的形成方法，包括：提供衬底，所述衬底包括基底、位于基底上的绝缘层和位于绝缘层上的半导体层，所述半导体层内具有源区、漏区、沟道区和外围区，所述沟道区位于源区和漏区之间，所述外围区与源区相邻；去除所述半导体层的源区，在所述半导体层内形成侧壁暴露出所述沟道区和外围区的开口；对所述开口的沟道区侧壁进行第二离子注入；在所述第二离子注入之后，对所述开口的沟道区侧壁表面和外围区侧壁表面进行氧化处理，在所述外围区侧壁表面形成第四氧化层，在所述沟道区侧壁表面形成第五氧化层，所述第五氧化层厚度大于第四氧化层厚度；刻蚀所述第四氧化层和第五氧化层，直至暴露出开口的外围区侧壁表面，在沟道区侧壁表面形成隧穿介质层；在形成隧穿介质层之后，在所述开口内形成源区；在所述沟道区上形成栅极结构。
可选的，在形成所述开口之前，在所述漏区内掺杂第三离子；在形成所述开口之后，在所述源区内掺杂第四离子，所述第四离子与第三离子的导电类型相反；在所述漏区内掺杂第三离子的方法包括：在所述半导体层的沟道区上形成栅极结构；以所述栅极结构为掩膜，在所述漏区内掺杂第三离子。
可选的，在所述半导体层的沟道区上形成栅极结构之后，在所述漏区内掺杂第三离子之前，还包括：在栅极结构上和半导体层上形成第三图形层，所述第三图形层暴漏出所述漏区；以所述栅极结构和第三图形层为掩膜，在所述漏区内掺杂第三离子；在所述漏区内掺杂第三离子之后，去除所述第三图形层。
可选的，所述开口的形成方法包括：在所述栅极结构和半导体层上形成暴露出源区的第四图形层；以所述栅极结构和第四图形层为掩膜，刻蚀所述半导体层，直至暴露出绝缘层表面，在半导体层内形成所述开口。
可选的，所述半导体层的材料包括单晶硅。
可选的，所述第二离子注入的离子包括氟离子；所述第二离子注入的离子注入能量为2kev～30kev，注入角度为10度～45度。
可选的，所述隧穿介质层的材料包括氧化硅；所述隧穿介质层的厚度为1纳米～20纳米。
可选的，所述源区的形成方法包括：在所述开口内形成填充满所述开口的外延膜，所述外延膜表面高于第四图形层的表面；平坦化所述外延膜，直至暴露出第四图形层的表面；平坦化所述外延膜之后，氧化部分外延膜，在开口内形成源区以及位于源区表面的第六氧化层；去除所述第六氧化层，直至暴露出源区顶部表面。
相应的，本发明还提供一种采用上述任一项方法形成的一种隧穿场效应晶体管。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的隧穿场效应晶体管的形成方法中，通过所述第一离子注入，源区被掺入离子，而漏区未掺入离子。当进行氧化处理时，由于源区和漏区的掺杂情况不同，源区和漏区形成氧化层的速率不同。掺有离子的源区生长形成氧化层的速率大于未掺有离子的漏区，因此源区侧壁表面形成的第二氧化层的厚度大于漏区表面形成的第一氧化层的厚度。通过刻蚀工艺且控制刻蚀工艺时间，当完全去除漏区侧壁表面的第一氧化层时，源区侧壁表面仍具有一定厚度的氧化层，即在源区侧壁表面形成隧穿介质层。同时，所述隧穿介质层的形成方法工艺简单，且易于控制，从而大大降低制造成本，缩短了时间。
进一步，所述方法形成的具有隧穿介质层的隧穿场效应晶体管的源区和漏区的材料包括单晶硅，单晶硅材料晶格完整，原子排列规则，有利于形成电学性能较好的源区和漏区，且有利于后续在源漏区上形成质量较好的金属硅化物层，从而降低接触电阻，使形成的隧穿场效应晶体管性能较好。综上，所述方法能够形成具有隧穿介质层的隧穿场效应晶体管，且形成的隧穿场效应晶体管的性能较好。
本发明另一技术方案提供的隧穿场效应晶体管的形成方法中，通过所述第二离子注入，沟道区被掺入离子，而外围区掺入离子。当进行氧化处理时，由于沟道区和外围区的掺杂情况不同，沟道区和外围区形成氧化层的速率不同。掺有离子的沟道区生长形成氧化层的速率大于未掺有离子的外围区，因此沟道区侧壁表面形成的第五氧化层厚度大于漏区表面形成的第四氧化层厚度。通过进行刻蚀工艺且控制刻蚀工艺的时间，当完全去除外围区侧壁表面的第四氧化层时，沟道区侧壁表面仍具有一定宽度的氧化层，即在沟道区侧壁表面形成隧穿介质层。同时，所述隧穿介质层的形成方法工艺简单，且易于控制，从而大大降低制造成本，缩短了时间。
进一步，所述方法形成的具有隧穿介质层的隧穿场效应晶体管的源区和漏区的材料包括单晶硅，由于单晶硅材料晶格完整，原子排列规则，有利于形成电学性能较好的源区和漏区，且有利于后续在源漏区上形成质量较好的金属硅化物层，从而降低接触电阻，使形成的隧穿场效应晶体管性能较好。综上，所述方法能够形成具有隧穿介质层的隧穿场效应晶体管，且形成的隧穿场效应晶体管的性能较好。
附图说明
图1至图13是本发明一实施例中隧穿场效应晶体管形成过程的结构示意图；
图14至图23是本发明另一实施例中隧穿场效应晶体管形成过程的结构示意图。
具体实施方式
正如背景技术所述，隧穿场效应晶体管的性能较差。
一种隧穿场效应晶体管形成方法的实施例包括：提供衬底，所述衬底为绝缘体上硅，所述衬底上具有栅极结构和覆盖栅极结构侧壁的侧墙，所述栅极结构覆盖部分衬底表面；在所述栅极结构的两侧衬底内形成源区和漏区，所述漏区掺杂有硼离子；去除所述源区衬底的顶层硅层；快速退火处理，在源区形成隧穿介质层，所述隧穿介质层覆盖栅极结构下层的衬底侧壁；在源区形成多晶硅层，且在多晶硅层内掺杂砷离子。
然而，所述方法形成的具有隧穿介质层的隧穿场效应晶体管源区的材料为多晶硅，所述方法不易形成单晶硅材料的源区。由于多晶硅材料原子排列不规则，电学性能远远不如单晶硅，因此形成的具有隧穿介质层的隧穿场效应晶体管的性能较差。并且，后续工艺需要在源漏区上形成金属硅化物层，多晶硅材料不易与金属发生反应形成金属硅化物，从而不利于减小源漏区和后续形成的导电插塞之间的接触电阻，进而形成的具有隧穿介质层的隧穿场效应晶体管的性能较差。
为解决所述技术问题，本发明提供了一种隧穿场效应晶体管的形成方法，包括：对所述开口中一侧暴露的区域进行离子注入；在进行所述离子注入之后，对开口两侧暴露的区域进行氧化处理，开口两侧区域表面形成的氧化层厚度不同；刻蚀开口两侧区域表面氧化层，直至暴露出开口的一侧侧壁，则在开口另一侧侧壁表面形成隧穿介质层。所述方法形成的隧穿场效应晶体管的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图13是本发明一实施例中隧穿场效应晶体管形成过程的结构示意图。
请参考图1，提供绝缘体上硅衬底(图中未示出)，所述绝缘体上硅衬底包括基底101、位于基底上的绝缘层102和位于绝缘层上的半导体层103，所述半导体层103内包括源区III、漏区I以及位于源区III和漏区I之间的沟道区II。
所述绝缘体上硅衬底作为后续工艺的载体。在本实施例中，所述基底101的材料为硅，所述绝缘层102的材料为氧化硅，所述半导体层103的材料为单晶硅。在其他实施例中，所述基底和半导体层的材料可以为硅锗、碳化硅或锗等，绝缘层的材料可以为氮化硅、氮氧化硅、氮碳化硅等。
后续在半导体层103上形成隧穿场效应晶体管。
请参考图2，在所述半导体层103的沟道区II上形成第一介质层104。
所述第一介质层104定义出后续形成源漏区和位于半导体层内的开口的位置和尺寸。
所述第一介质层104的材料包括氧化硅或氮氧化硅。
所述第一介质层104的形成方法包括：在所述半导体层103表面沉积第一介质膜(图中未示出)；在所述第一介质膜表面形成第五图形层(图中未示出)，所述第五图形层定义出后续形成的第一介质层的位置和尺寸；以所述第五图形层为掩膜，刻蚀所述第一介质膜，形成第一介质层104。
以所述第五图形层为掩膜，刻蚀所述第一介质膜的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在其他实施例中，形成所述第一介质层之后，所述形成方法还包括：在所述半导体层上形成伪栅侧墙，所述伪栅侧墙覆盖第一介质层两侧侧壁。所述伪栅侧墙的材料包括氮化硅。所述伪栅侧墙能够防止更大剂量的源漏离子掺杂过于接近沟道以致发生源漏穿通。
请参考图3，在所述源区III内掺杂第一离子。
在所述源区III内掺杂第一离子的方法包括：在第一介质层104上和半导体层103上形成第一图形层105，所述第一图形层105暴露出所述源区III；以所述第一介质层104和第一图形层105为掩膜，在所述源区III内掺杂第一离子；在所述源区III内掺杂第一离子之后，去除所述第一图形层105。
请参考图4，在所述漏区I内掺杂第二离子。
在所述漏区I内掺杂第二离子的方法包括：在第一介质层104上和半导体层103上形成第二图形层106，所述第二图形层106暴露出所述漏区I；以所述第一介质层104和第二图形层106为掩膜，在所述漏区I内掺杂第二离子，；在所述漏区I内掺杂第二离子之后，去除所述第二图形层106。
在其他实施例中，在形成开口之后，在源区III内掺杂第一离子；在形成开口之后，在漏区I内掺杂第二离子，所述第二离子与第一离子的导电类型相反。
所述第一离子与第二离子的导电类型相反。在本实施例中，所述第一离子为N型离子，如：磷离子或者砷离子；所述第二离子为P型离子，如：硼离子。在其他实施例中，所述第一离子为P型离子；所述第二离子为N型离子。
在本实施例中，半导体层103材料为单晶硅，相应的，所述源区III和漏区I的材料为单晶硅。由于单晶硅材料晶格完整，原子排列规则，有利于形成电学性能较好的源区和漏区，且有利于后续工艺在源漏区上形成质量较好的金属硅化物层，从而降低接触电阻，使形成的隧穿场效应晶体管性能较好。
请参考图5，在所述半导体层103上形成覆盖所述第一介质层104侧壁的第二介质层107，所述第二介质层107暴露出所述第一介质层104。
所述第二介质层107作为后续在所述半导体层103内形成开口的掩膜。
保留所述第一介质层104用于后续在半导体层103内自对准形成开口。
所述第二介质层107的材料包括氮化硅。
所述第二介质层107的形成方法包括：在所述半导体103上和第一介质层104上形成第二介质膜(图中未示出)；平坦化所述第二介质膜，直至暴露出所述第一介质层104，形成所述第二介质层107。
形成所述第二介质膜的工艺包括：化学气相沉积工艺、物理气相沉积工艺。
平坦化所述第二介质膜的工艺包括：化学机械抛光工艺。
请参考图6，在形成所述第二介质层107之后，在所述半导体层103内形成所述开口108。
所述开口108的形成方法包括：在形成所述第二介质层107之后，去除所述第一介质层104；在去除所述第一介质层104之后，以所述第二介质层107为掩膜，刻蚀所述半导体层103，直至暴露出所述绝缘层102表面，在所述半导体层103内形成所述开口108，所述开口108侧壁暴露出源区III和漏区I。
去除所述第一介质层104的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，去除所述第一介质层104的工艺为各向同性的湿法刻蚀工艺。由于第一介质层104和第二介质层107的材料不同，所述刻蚀工艺能够选择性刻蚀去除第一介质层104，而对第二介质层107的损伤较小。
在其他实施例中，去除所述第一介质层的工艺为各向异性的干法刻蚀工艺。
以所述第二介质层为掩膜，刻蚀所述半导体层103直至暴露出所述绝缘层102表面的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀所述半导体层为各向异性的干法刻蚀工艺。
在其他实施例中，所述开口的形成方法包括：在所述半导体层表面形成第三介质层，所述第三介质层暴露出所述沟道区；以所述第三介质层为掩膜，刻蚀所述半导体层直至暴露出所述绝缘层表面，在所述半导体层内形成所述开口。
在本实施例中，在形成所述开口108之后，在所述开口108的源区III侧壁表面形成隧穿介质层。后续结合图7至图9对所述隧穿介质层的形成过程进行说明。
请参考图7，对所述开口108的源区III侧壁进行第一离子注入。
所述第一离子注入的离子包括氟离子。
所述第一离子注入的离子注入能量为2kev～30kev，注入角度为10度～45度。所述离子注入角度能够保证源区III侧壁充分掺杂离子，同时，对下层绝缘层102离子浓度产生较小影响。
通过对所述开口108的源区III侧壁进行第一离子注入，源区III侧壁掺杂了氟离子，而漏区I侧壁没有掺杂氟离子，所述氟离子有助于提高氧化形成氧化层的速率，从而在后续进行热氧化工艺形成氧化层时，源区III侧壁形成氧化层的速率大于漏区I侧壁形成氧化层的速率，从而源区III侧壁表面的氧化层厚度大于漏区I侧壁表面的氧化层厚度。所述厚度指沿半导体层方向上的尺寸。
请参考图8，在所述第一离子注入之后，对所述开口的源区III侧壁表面和漏区I侧壁表面进行氧化处理，在所述漏区I侧壁表面形成第一氧化层109，在所述源区III侧壁表面形成第二氧化层110，所述第二氧化层110厚度大于第一氧化层109厚度。
在本实施例中，在所述漏区I侧壁表面形成第一氧化层109，在所述源区III侧壁形成第二氧化层110的工艺为热氧化工艺。
由于源区III侧壁被掺入氟离子，而漏区I侧壁未掺入氟离子，源区III侧壁和漏区I侧壁的氟离子浓度情况不同。当热氧化工艺处理时，源区III侧壁形成氧化层的速率大于漏区132侧壁形成氧化层的速率，因此，源区III侧壁表面形成的第二氧化层110厚度大于漏区I侧壁表面形成的第一氧化层109厚度。
所述第一氧化层109的厚度为5纳米～100纳米。
所述第二氧化层的110厚度为5纳米～100纳米。
请参考图9，刻蚀所述第一氧化层109和第二氧化层110，直至暴露出开口108的漏区I侧壁表面，在源区III侧壁表面形成隧穿介质层111。
刻蚀所述第一氧化层109和第二氧化层110的工艺包括干法刻蚀工艺和湿法刻蚀工艺的一种或者两种组合。
在本实施例中，刻蚀所述第一氧化层109和第二氧化层110的工艺为各向异性的干法刻蚀工艺。所述刻蚀工艺对氧化层的刻蚀速率适中，从而避免了刻蚀速率太慢会加大制造工艺时间，刻蚀速率太快无法控制保留在源区III侧壁的氧化层的厚度的情况。
由于源区III侧壁表面的第二氧化层110厚度大于漏区I侧壁表面的第一氧化层109厚度，当刻蚀处理去除第一氧化层109和第二氧化层110直至暴露出开口108的漏区I侧壁表面时，源区III侧壁表面仍然保留一定厚度的氧化层，即在源区III侧壁表面形成了隧穿介质层111。
所述隧穿介质层111的厚度为1纳米～20纳米。
通过对源区III进行第一离子注入，使源区III侧壁和漏区I侧壁的离子掺杂情况不同，所述离子注入方法易于操作且容易控制。通过热氧化处理，使源区III侧壁形成的第二氧化层110厚度和漏区I侧壁形成的第一氧化层109厚度不同，所述热氧化工艺易于操作且容易控制。刻蚀工艺去除氧化层时，当完全去除漏区I侧壁表面的第一氧化层，仍能够在源区III侧壁表面保留一定宽度的氧化层，即在源区III侧壁形成隧穿介质层111。综上，所述形成隧穿介质层的方法简单，且易于控制，从而大大降低制造成本，缩短了时间。
在本实施例中，后续在形成隧穿介质层111之后，在所述开口108内形成沟道层。后续结合图10至图13对所述沟道层的形成过程进行说明。
请参考图10，在所述开口108内形成外延层112，所述外延层112表面与第二介质层107表面齐平。
所述外延层112的形成方法包括：在所述开108口内形成填充满所述开口的外延膜(图中未示出)，且所述外延膜表面高于第二介质层107的表面；平坦化所述外延膜，直至暴露出第二介质层107的表面，形成所述外延层112。
形成所述外延膜的工艺包括气相外延工艺或者分子束外延工艺。
由于漏区I侧壁呈暴露状态，则漏区I侧壁可以作为种子层，进行外延生长形成外延膜。在本实施例中，所述半导体层103的材料为单晶硅，相应的，外延膜的材料为单晶硅。
平坦化所述外延膜的工艺包括：化学机械抛光工艺。
请参考图11，氧化部分外延层112，在开口108(图9中所示)内形成沟道层113以及位于沟道层113表面的第三氧化层114。
第三氧化层114的材料为氧化硅，而沟道层113的材料为单晶硅，有利于后续进行选择性刻蚀工艺。
所述氧化部分外延层112的工艺为热氧化工艺。
通过所述热氧化工艺处理，部分外延层被氧化从而形成第三氧化层114。
请参考图12，去除所述第三氧化层114，直至暴露出沟道层113顶部表面，在半导体层103内形成沟道层13。
去除所述第三氧化层114的工艺包括干法刻蚀工艺和湿法刻蚀工艺的一种或者两种的组合。
在本实施例中，所述刻蚀工艺为湿法刻蚀工艺。由于沟道层113和第三氧化层114的材料不同，所述湿法刻蚀工艺对沟道层113和第三氧化层114有较大的刻蚀速率比，刻蚀去除第三氧化层114的速率大于刻蚀去除沟道层113的速率，从而能够在完全去除沟道层113上的第三氧化层114的情况下，对沟道层113损伤较少，从而在半导体层103内形成沟道层113。同时，所述方法形成的沟道层113的缺陷少，界面态较好，且沟道层113表面光滑，有利于后续在沟道层113表面上形成质量较好的栅极，从而能够使形成的隧穿场效应晶体管的性能较好。
在其它实施例中，形成沟道层的方法包括：在形成所述外延层之后，直接刻蚀去除部分外延层，在所述半导体层内形成沟道层。
请参考图13，在所述沟道层113上形成栅极结构115。
所述栅极结构115的形成方法包括：在所述沟道区113上的第二介质层107内形成栅介质层(图中未示出)；在栅介质层上形成栅极膜(图中未示出)，所述栅极膜表面高于第二介质层的表面；去除部分栅极膜和第二介质层，在沟道区113上形成栅介质层和位于栅介质层上的栅极层。
所述栅介质层的材料包括氧化层。所述栅极膜的材料包括多晶硅，相应的，所述栅极层的材料包括多晶硅。
在本实施例中，所述栅介质层两侧还具有部分第二介质层，所述第二介质层位于源区和漏区表面，所述栅极结构包括栅介质层、第二介质层和位于栅介质层和第二介质层上的栅极层。在其他实施例中，第二介质层被完全去除，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
在本实施例中，形成所述栅极结构115之后，所述形成方法还包括：在所述半导体层103上形成侧墙(图中未示出)，所述侧墙覆盖栅极结构两侧侧壁。
相应的，本发明实施例还提供一种采用上述方法所形成的隧穿场效应晶体管。
图14至图23是本发明另一实施例中隧穿场效应晶体管形成过程的结构示意图。
请参考图14，提供绝缘体上硅衬底(图中未示出)，所述绝缘体上硅衬底包括基底201、位于基底上的绝缘层202和位于绝缘层上的半导体层203，所述半导体层203内包括漏区IV、沟道区V、源区VI和外围区VII，所述沟道区V位于漏区IV和源区VI之间，所述外围区VII与源区VI相邻。
所述基底、绝缘层和半导体层的材料和上述实施例中相应结构的材料相同，不再详述。
请参考图15，在所述半导体层203的沟道区V上形成栅极结构204。
所述栅极结构204包括栅介质层和位于栅介质层上的栅电极层。
形成所述栅极结构204的方法参照上述实施例中形成栅极结构115的方法，不再详述。
请参考图16，形成所述栅极结构204之后，在后续形成开口之前，在所述漏区IV内掺杂第三离子。
所述漏区IV内掺杂第三离子的方法包括：在所述栅极结构204上和半导体层203上形成第三图形层205，所述第三图形层205暴露出所述漏区IV；以所述栅极结构204和第三图形层205为掩膜，在所述漏区IV内掺杂第三离子；在所述漏区IV内掺杂第三离子，去除所述第三图形层205。
在本实施例中，半导体层203的材料为单晶硅，相应的，漏区IV的材料为单晶硅。单晶硅材料晶格完整，原子排列规则，漏区IV电学性能较好，且有利于后续在漏区IV上形成质量较好的金属硅化物层，从而降低接触电阻，使形成的隧穿场效应晶体管性能较好。
所述第三离子的类型参照上述一实施例中的第二离子的类型，不再详述。
请参考图17，在所述漏区IV内掺杂第三离子之后，在所述栅极结构204和半导体层203上形成暴露出源区VI的第四图形层206。
所述第四图形层206的形成方法包括：在所述栅极结构204表面和半导体层203上形成光刻胶层(图中未示出)；对所述光刻胶层进行显影曝光，形成第四图形层206。
所述第四图形层206定义出后续形成的开口的位置和尺寸。
请参考图18，在所述半导体层203内形成开口207，所述开口207侧壁暴露出沟道区V和外围区VII。
形成所述开口207的方法包括：以所述栅极结构204和第四图形层206为掩膜，刻蚀所述半导体层203，去除所述半导体层203内的源区VI，直至暴露出绝缘层202表面，在半导体层203内形成开口207。
刻蚀所述半导体层203的工艺包括干法刻蚀工艺和湿法刻蚀工艺的一种或者两种组合。
在本实施例中，后续在形成所述开口207之后，在所述开口207的沟道区V侧壁表面形成隧穿介质层。后续结合图19至图21对所述隧穿介质层的形成过程进行说明。
请参考图19，对所述开口207的沟道区V侧壁进行第二离子注入。
所述第二离子注入的离子包括氟离子。
所述第二离子注入的离子注入能量为2kev～30kev，注入角度为10度～45度。所述离子注入角度能够保证沟道区V侧壁充分掺杂离子，同时，对下层绝缘层202离子浓度产生较小影响。
通过对所述开口207的沟道区V侧壁进行第二离子注入，沟道区V侧壁掺杂了氟离子，而外围区VII侧壁没有掺杂氟离子，在后续热氧化工艺形成氧化层时，氟离子有利于提高氧化形成氧化层的速率。
请参考图20，在所述第二离子注入之后，对所述开口207的沟道区V侧壁表面和外围区VII侧壁表面进行氧化处理，在所述外围区VII侧壁表面形成第四氧化层209，在所述沟道区208侧壁表面形成第五氧化层，所述第五氧化层208厚度大于第四氧化层209厚度。
由于沟道区V侧壁被掺入氟离子，而外围区VII侧壁未掺入氟离子，沟道区V侧壁和外围区VII侧壁的氟离子掺杂情况不同。当热氧化工艺处理时，由于氟离子有助于提高氧化形成氧化层的速率，沟道区V侧壁形成氧化层的速率大于外围区VII侧壁形成氧化层的速率，沟道区V侧壁表面形成的第五氧化层208厚度大于外围区VII侧壁表面形成的第四氧化层209厚度。所述厚度指沿半导体层方向上的尺寸。
所述第五氧化层208的厚度为5纳米～100纳米。
所述第四氧化层209的厚度为5纳米～100纳米。
请参考图21，刻蚀所述第四氧化层209和第五氧化层208，直至暴露出开口207的外围区VII侧壁表面，在沟道区V侧壁表面形成隧穿介质层210。
刻蚀所述第五氧化层208和第四氧化层209的工艺包括干法刻蚀工艺和湿法刻蚀工艺的一种或者两种组合。
由于沟道区V侧壁表面的第五氧化层208厚度大于外围区VII侧壁表面的第四氧化层209，当刻蚀处理去除第五氧化层208和第四氧化层209直至暴露出开口207的外围区VII侧壁表面时，沟道区V侧壁表面仍然保留一定厚度的氧化层，即在沟道区V侧壁表面形成了隧穿介质层210。
所述隧穿介质层210的厚度为1纳米～20纳米。
通过对沟道区V进行第二离子注入，使沟道区V侧壁和外围区VII侧壁的离子掺杂情况不同，所述离子注入方法易于操作且容易控制。通过热氧化处理，使沟道区V侧壁形成的第五氧化层208厚度和外围区VII侧壁形成的第四氧化层209厚度不同，所述热氧化工艺易于操作且容易控制。刻蚀工艺去除氧化层时，当完全去除外围区VII侧壁表面的第四氧化层，仍能够在沟道区V侧壁表面保留一定宽度的氧化层，即在沟道区V侧壁形成隧穿介质层210。综上，所述形成隧穿介质层的方法简单，且易于控制，从而大大降低制造成本，缩短了时间。
请参考图22，在形成隧穿介质层210之后，在所述开口207内形成源区211。
所述源区211的形成方法包括：在所述开口207(图21中所示)内形成填充满所述开口的外延膜(图中未示出)，且所述外延膜表面高于第四图形层206的表面；平坦化所述外延膜，直至暴露出第四图形层206的表面；平坦化所述外延膜之后，氧化部分外延膜，在开口内形成源区211以及位于源区表面的第六氧化层(图中未示出)；去除所述第六氧化层，直至暴露出源区211顶部表面。
在本实施例中，在形成所述开口之后，所述源区211的形成方法还包括：在所述源区211内掺杂第四离子。在所述源区211内掺杂第四离子的方法包括：在所述开口207内形成填充满所述开口的外延膜时原位掺杂第四离子。所述第四离子与第三离子的导电类型相反。
形成所述外延膜的工艺包括气相外延工艺或者分子束外延工艺。
由于外围区VII侧壁呈暴露状态，则外围区VII侧壁可以作为种子层，进行外延生长形成外延膜。在本实施例中，所述半导体层203的材料为单晶硅，相应的，所述外延膜的材料为单晶硅。
在本实施例中，所述外延膜的材料为单晶硅，相应的，后续形成的源区211的材料为单晶硅。单晶硅材料晶格完整，原子排列规则，有利于形成电学性能较好的源区，且有利于后续在源区上形成质量较好的金属硅化物层，从而降低接触电阻，使形成的隧穿场效应晶体管性能较好。
请参考图23，形成所述源区211之后，去除第四图形层206。
去除第四图形层206的方法包括干法刻蚀工艺和湿法刻蚀工艺的一种或者两种组合。
相应的，本发明实施例还提供一种采用上述方法所形成的隧穿场效应晶体管。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种隧穿场效应晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底、位于基底上的绝缘层和位于绝缘层上的半导体层，所述半导体层内具有源区、漏区以及位于源区和漏区之间的沟道区；
去除所述半导体层的沟道区，在半导体层内形成侧壁暴露出所述源区和漏区的开口；
对所述开口的源区侧壁进行第一离子注入；
在所述第一离子注入之后，对所述开口的漏区侧壁表面和源区侧壁表面进行氧化处理，在所述漏区侧壁表面形成第一氧化层，在所述源区侧壁表面形成第二氧化层，所述第二氧化层厚度大于第一氧化层厚度；
刻蚀所述第一氧化层和第二氧化层，直至暴露出开口的漏区侧壁表面，在源区侧壁表面形成隧穿介质层；
在形成隧穿介质层之后，在所述开口内形成沟道层；
在所述沟道层上形成栅极结构。
2.如权利要求1所述的隧穿场效应晶体管的形成方法，其特征在于，在形成所述开口之前，在所述源区内掺杂第一离子；在形成所述开口之前，在所述漏区内掺杂第二离子，所述第二离子与第一离子的导电类型相反；在所述源区内掺杂第一离子，在所述漏区内掺杂第二离子的方法包括：在所述半导体层的沟道区上形成第一介质层；以所述第一介质层为掩膜，在所述源区内掺杂第一离子；以所述第一介质层为掩膜，在所述漏区内掺杂第二离子。
3.如权利要求2所述的隧穿场效应晶体管的形成方法，其特征在于，在所述源区内掺杂第一离子，在所述漏区内掺杂第二离子的方法还包括：在所述源区内掺杂第一离子之前，在第一介质层上和半导体层上形成第一图形层，所述第一图形层暴露出所述源区；以所述第一介质层和第一图形层为掩膜，在所述源区内掺杂第一离子；在所述源区内掺杂第一离子之后，去除所述第一图形层；在所述漏区内掺杂第二离子之前，在第一介质层上和半导体层上形成第二图形层，所述第二图形层暴露出所述漏区；以所述第一介质层和第二图形层为掩膜，在所述漏区内掺杂第二离子；在所述漏区内掺杂第二离子之后，去除所述第二图形层。
4.如权利要求2所述的隧穿场效应晶体管的形成方法，其特征在于，所述开口的形成方法包括：在半导体层上形成覆盖所述第一介质层侧壁的第二介质层，所述第二介质层暴露出所述第一介质层；在形成所述第二介质层之后，去除所述第一介质层；在去除所述第一介质层之后，以所述第二介质层为掩膜，刻蚀所述半导体层直至暴露出所述绝缘层表面，在所述半导体层内形成所述开口。
5.如权利要求4所述的隧穿场效应晶体管的形成方法，其特征在于，所述第二介质层的形成方法包括：在半导体层上和第一介质层上形成第二介质膜；平坦化所述第二介质膜直至暴露出所述第一介质层，形成所述第二介质层。
6.如权利要求1所述的隧穿场效应晶体管的形成方法，其特征在于，在形成所述开口之后，在所述源区内掺杂第一离子；在形成所述开口之后，在所述漏区内掺杂第二离子，所述第二离子与第一离子的导电类型相反；所述开口的形成方法包括：在所述半导体层表面形成第三介质层，所述第三介质层暴露出所述沟道区；以所述第三介质层为掩膜，刻蚀所述半导体层直至暴露出所述绝缘层表面，在所述半导体层内形成所述开口。
7.如权利要求1所述的隧穿场效应晶体管的形成方法，其特征在于，所述第一离子注入的离子包括氟离子；所述第一离子注入的离子注入能量为2kev～30kev，注入角度为10度～45度。
8.如权利要求1所述的隧穿场效应晶体管的形成方法，其特征在于，所述隧穿介质层的材料包括氧化硅；所述隧穿介质层的厚度为：1纳米～20纳米。
9.如权利要求4或者6所述的隧穿场效应晶体管的形成方法，其特征在于，所述沟道层的形成方法包括：在所述开口内形成填充满所述开口的外延膜，所述外延膜表面高于第二介质层或者第三介质层的表面；平坦化所述外延膜，直至暴露出第二介质层或者第三介质层的表面；平坦化所述外延膜之后，氧化部分外延膜，在开口内形成沟道层以及位于沟道层表面的第三氧化层；去除所述第三氧化层，直至暴露出沟道层顶部表面。
10.如权利要求1所述的隧穿场效应晶体管的形成方法，其特征在于，所述半导体层的材料包括单晶硅。
11.一种采用如权利要求1至10任一项方法所形成的隧穿场效应晶体管。
12.一种隧穿场效应晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底、位于基底上的绝缘层和位于绝缘层上的半导体层，所述半导体层内具有源区、漏区、沟道区和外围区，所述沟道区位于源区和漏区之间，所述外围区与源区相邻；
去除所述半导体层的源区，在所述半导体层内形成侧壁暴露出所述沟道区和外围区的开口；
对所述开口的沟道区侧壁进行第二离子注入；
在所述第二离子注入之后，对所述开口的沟道区侧壁表面和外围区侧壁表面进行氧化处理，在所述外围区侧壁表面形成第四氧化层，在所述沟道区侧壁表面形成第五氧化层，所述第五氧化层厚度大于第四氧化层厚度；
刻蚀所述第四氧化层和第五氧化层，直至暴露出开口的外围区侧壁表面，在沟道区侧壁表面形成隧穿介质层；
在形成隧穿介质层之后，在所述开口内形成源区；
在所述沟道区上形成栅极结构。
13.如权利要求12所述的隧穿场效应晶体管的形成方法，其特征在于，在形成所述开口之前，在所述漏区内掺杂第三离子；在形成所述开口之后，在所述源区内掺杂第四离子，所述第四离子与第三离子的导电类型相反；在所述漏区内掺杂第三离子的方法包括：在所述半导体层的沟道区上形成栅极结构；以所述栅极结构为掩膜，在所述漏区内掺杂第三离子。
14.如权利要求13所述的隧穿场效应晶体管的形成方法，其特征在于，在所述半导体层的沟道区上形成栅极结构之后，在所述漏区内掺杂第三离子之前，还包括：在栅极结构上和半导体层上形成第三图形层，所述第三图形层暴漏出所述漏区；以所述栅极结构和第三图形层为掩膜，在所述漏区内掺杂第三离子；在所述漏区内掺杂第三离子之后，去除所述第三图形层。
15.如权利要求12所述的隧穿场效应晶体管的形成方法，其特征在于，所述开口的形成方法包括：在所述栅极结构和半导体层上形成暴露出源区的第四图形层；以所述栅极结构和第四图形层为掩膜，刻蚀所述半导体层，直至暴露出绝缘层表面，在半导体层内形成所述开口。
16.如权利要求12所述的隧穿场效应晶体管的形成方法，其特征在于，所述半导体层的材料包括单晶硅。
17.如权利要求12所述的隧穿场效应晶体管的形成方法，其特征在于，所述第二离子注入的离子包括氟离子；所述第二离子注入的离子注入能量为2kev～30kev，注入角度为10度～45度。
18.如权利要求12所述的隧穿场效应晶体管的形成方法，其特征在于，所述隧穿介质层的材料包括氧化硅；所述隧穿介质层的厚度为1纳米～20纳米。
19.如权利要求15所述的隧穿场效应晶体管的形成方法，其特征在于，所述源区的形成方法包括：在所述开口内形成填充满所述开口的外延膜，所述外延膜表面高于第四图形层的表面；平坦化所述外延膜，直至暴露出第四图形层的表面；平坦化所述外延膜之后，氧化部分外延膜，在开口内形成源区以及位于源区表面的第六氧化层；去除所述第六氧化层，直至暴露出源区顶部表面。
20.一种采用如权利要求12至19任一项方法所形成的隧穿场效应晶体管。
CN201810914776.2A 2018-08-13 2018-08-13 隧穿场效应晶体管及其形成方法 Active CN110828563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810914776.2A CN110828563B (zh) 2018-08-13 2018-08-13 隧穿场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810914776.2A CN110828563B (zh) 2018-08-13 2018-08-13 隧穿场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN110828563A CN110828563A (zh) 2020-02-21
CN110828563B true CN110828563B (zh) 2023-07-18

Family

ID=69546753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810914776.2A Active CN110828563B (zh) 2018-08-13 2018-08-13 隧穿场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN110828563B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564498A (zh) * 2020-05-13 2020-08-21 北京大学 一种隧穿晶体管的漏端负交叠区自对准制备方法
CN117832159A (zh) * 2022-09-28 2024-04-05 长鑫存储技术有限公司 一种半导体结构的制备方法以及半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146948A (en) * 1997-06-03 2000-11-14 Motorola Inc. Method for manufacturing a thin oxide for use in semiconductor integrated circuits
CN102169900A (zh) * 2011-03-01 2011-08-31 清华大学 基于异质栅极功函数的隧穿场效应晶体管及其形成方法
CN102738169A (zh) * 2011-04-13 2012-10-17 北京大学 一种快闪存储器及其制备方法
CN104733320A (zh) * 2013-12-24 2015-06-24 中芯国际集成电路制造(上海)有限公司 场效应晶体管及其制备方法
WO2018120170A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 隧穿场效应晶体管的制作方法及隧穿场效应晶体管
CN108389896A (zh) * 2018-01-22 2018-08-10 电子科技大学 一种有效抑制双极性电流的双栅隧穿场效应晶体管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146948A (en) * 1997-06-03 2000-11-14 Motorola Inc. Method for manufacturing a thin oxide for use in semiconductor integrated circuits
CN102169900A (zh) * 2011-03-01 2011-08-31 清华大学 基于异质栅极功函数的隧穿场效应晶体管及其形成方法
CN102738169A (zh) * 2011-04-13 2012-10-17 北京大学 一种快闪存储器及其制备方法
CN104733320A (zh) * 2013-12-24 2015-06-24 中芯国际集成电路制造(上海)有限公司 场效应晶体管及其制备方法
WO2018120170A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 隧穿场效应晶体管的制作方法及隧穿场效应晶体管
CN108389896A (zh) * 2018-01-22 2018-08-10 电子科技大学 一种有效抑制双极性电流的双栅隧穿场效应晶体管

Also Published As

Publication number Publication date
CN110828563A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
US20050124101A1 (en) Oxide/nitride stacked in finfet spacer process
CN108122976B (zh) 半导体结构及其形成方法、以及sram
TW201738943A (zh) 半導體結構及其製作方法
WO2016150335A1 (zh) 隧穿场效应晶体管及其制作方法
JPH07226513A (ja) Ｍｏｓトランジスタの製造方法
WO2014079218A1 (zh) 条形栅调制型隧穿场效应晶体管及其制备方法
CN104269439A (zh) 一种嵌入层异质结隧穿场效应晶体管及其制备方法
US10269944B2 (en) Fin semiconductor device and method of manufacture with source/drain regions having opposite conductivities
CN110828563B (zh) 隧穿场效应晶体管及其形成方法
CN107591436B (zh) 鳍式场效应管及其形成方法
CN110164767B (zh) 半导体器件及其形成方法
US7396727B2 (en) Transistor of semiconductor device and method for fabricating the same
CN111509029B (zh) 半导体器件及其形成方法
WO2021227448A1 (zh) 一种隧穿场效应晶体管的漏端负交叠区自对准制备方法
US8455309B2 (en) Method for manufacturing a semiconductor device
CN114256336A (zh) 一种半导体器件及其制造方法
CN110718463B (zh) 隧穿场效应晶体管及其形成方法
CN104465377B (zh) Pmos晶体管及其形成方法
US6097060A (en) Insulated gate semiconductor device
KR101208969B1 (ko) 일함수 차이를 이용한 확장된 채널을 갖는 단전자 트랜지스터 및 그 공정방법
CN112713088A (zh) 半导体结构及其形成方法
JP2002057118A (ja) 半導体装置とその製造方法
CN111697052B (zh) 半导体结构及其形成方法
CN113903805B (zh) 半导体结构及其形成方法
CN103367128A (zh) 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant