CN111697052B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN111697052B CN111697052B CN201910196146.0A CN201910196146A CN111697052B CN 111697052 B CN111697052 B CN 111697052B CN 201910196146 A CN201910196146 A CN 201910196146A CN 111697052 B CN111697052 B CN 111697052B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- forming
- source
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 43
- 150000002500 ions Chemical class 0.000 claims description 36
- -1 nitrogen ions Chemical class 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 13
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000005669 field effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000002035 prolonged effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，方法包括：提供衬底，衬底上具有第二鳍部层和第二鳍部层上的第一鳍部层；在衬底上形成伪栅极结构，伪栅极结构包括伪栅极层，伪栅极结构横跨第一鳍部层和第二鳍部层；在伪栅极结构两侧的第一鳍部层和第二鳍部层内形成源漏开口；在源漏开口底部形成第一侧墙，第一侧墙位于所述第二鳍部层的侧壁上；在源漏开口内形成源漏掺杂层；在衬底上和第一鳍部层上形成隔离层，且隔离层暴露出伪栅极结构；去除伪栅极层，在隔离层内形成初始栅开口；去除初始栅开口底部的第二鳍部层，在隔离层内及第一鳍部层和衬底之间形成栅极开口；在栅极开口内形成栅极结构，栅极结构包围第一鳍部层。形成的半导体结构提升了晶体管的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的发展，传统的平面式的金属-氧化物半导体场效应晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，GAA)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有第二鳍部层和位于第二鳍部层上的第一鳍部层；在所述衬底上形成伪栅极结构，所述伪栅极结构包括伪栅极层，所述伪栅极结构横跨所述第一鳍部层和第二鳍部层；在所述伪栅极结构两侧的第一鳍部层和第二鳍部层内形成源漏开口；在所述源漏开口底部形成第一侧墙，所述第一侧墙位于所述第二鳍部层的侧壁上；形成第一侧墙之后，在所述源漏区开口内形成源漏掺杂层；在所述衬底上和第一鳍部层上形成隔离层，且所述隔离层暴露出所述伪栅极结构；去除所述伪栅极层，在所述隔离层内形成初始栅极开口；去除所述初始栅开口底部的第二鳍部层，在隔离层内以及第一鳍部层和衬底之间形成栅极开口；在所述栅极开口内形成栅极结构，所述栅极结构包围所述第一鳍部层。
可选的，所述第一侧墙的形成方法包括：在所述源漏开口内沉积侧墙材料层，所述侧墙材料层覆盖所述源漏开口的侧壁和底部；回刻蚀所述侧墙材料层，直至暴露出所述衬底和第一鳍部层，形成所述第一侧墙。
可选的，所述第一侧墙材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
可选的，所述第一侧墙的厚度范围为：2nm～5nm。
可选的，在所述第一鳍部层和第二鳍部层内形成源漏开口的方法包括：以所述伪栅极结构为掩膜，刻蚀所述第一鳍部层和第二鳍部层，直至暴露出所述衬底表面，形成所述源漏开口。
可选的，刻蚀所述第一鳍部层和第二鳍部层的工艺包括干法刻蚀工艺。
可选的，形成所述源漏掺杂层的工艺包括外延生长工艺。
可选的，所述源漏掺杂层的材料包括碳硅或硅锗。
可选的，去除所述第二鳍部层的工艺包括：湿法刻蚀工艺。
可选的，去除所述第二鳍部层后，还包括：在所述第一鳍部层内掺杂离子。
可选的，所述掺杂离子的工艺包括离子注入工艺；所述离子注入工艺所注入的离子包括氮离子和碳离子的组合或者锗离子和氮离子组合。
可选的，形成所述第一鳍部层和第二鳍部层的方法包括：在所述衬底上形成第二鳍部膜和位于第二鳍部膜表面的第一鳍部膜；在所述第一鳍部膜上形成图形化层；以所述图形化层为掩膜，刻蚀所述第一鳍部膜和第二鳍部膜，使第一鳍部膜形成第一鳍部层，使第二鳍部膜形成第二鳍部层。
可选的，所述第一鳍部层材料包括单晶硅；所述第二鳍部层的材料包括硅锗或碳硅。
相应的，本发明还提供一种半导体结构，其特征在于，包括：衬底，所述衬底上具有第一鳍部层；位于所述衬底上的栅极结构，所述栅极结构横跨所述第一鳍部层，且所述栅极结构包围所述第一鳍部层；位于所述栅极结构两侧鳍部内的源漏掺杂层；位于源漏掺杂层和栅极结构之间的第一侧墙，所述第一侧墙不覆盖或者覆盖部分所述第一鳍部层侧壁。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
通过在伪栅极结构两侧的第一鳍部层和第二鳍部层内形成源漏开口，在所述源漏开口底部、第二鳍部层两侧的侧壁上形成第一侧墙，后续在源漏开口内形成源漏掺杂层，去除伪栅极结构形成栅极结构后，在源漏掺杂层和栅极结构中间形成的第一侧墙使得栅极结构和源漏掺杂层隔离开来，栅极结构和源漏掺杂层的距离变长，所述第一鳍部层后续用于形成栅极结构的沟道区，则源漏掺杂层到沟道区的距离变长，使得源漏掺杂层中的掺杂离子扩散到沟道区的距离变长，后续在对源漏掺杂层进行退火处理时，源漏掺杂层的掺杂离子扩散到沟道区中的掺杂离子不易于相接触，从而改善了短沟道效应，提升了半导体器件的性能。
进一步，向所述第一鳍部层内掺入氮离子和碳离子的组合或者锗离子和氮离子组合，后续在对源漏掺杂层进行退火处理，可以在第一鳍部层形成介电缓冲区域(Dielectricbuffer diffusion layer)，从而抑制了源漏掺杂层的掺杂离子向第一鳍部层的扩散效应，从而避免了源漏掺杂层的掺杂离子在第一鳍部层中扩散至相接触，从而改善了短沟道效应，提升了半导体器件的性能。
本发明技术方案中的半导体结构改善了短沟道效应，提升了半导体器件的性能。
附图说明
图1是一种半导体结构实施例的剖面结构示意图；
图2至图12是本发明实施例的半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。现结合一种半导体的结构进行说明分析。
图1是一种半导体结构实施例的剖面结构示意图。
请参考图1，一种沟道栅极环绕半导体结构，包括：衬底100；位于衬底100上的鳍部层101；横跨所述鳍部层101的栅极结构102；所述栅极结构102还位于所述鳍部层101与衬底100之间；位于栅极结构102两侧的鳍部内的源漏掺杂层103；位于衬底100、鳍部层101、栅极结构102和源漏掺杂层103上的隔离层104，所述隔离层104覆盖栅极结构102侧壁和源漏掺杂层103侧壁和顶部表面，暴露出所述栅极结构102顶部表面。
在所述沟道栅极环绕半导体结构中，所述栅极结构102环绕所述鳍部层101，所述鳍部层101为所述栅极结构102的沟道区。随着半导体器件尺寸的缩小，所述栅极结构102的尺寸越来越小，作为栅极沟道区域的鳍部层101在衬底水平方向的尺寸也相应缩小，则栅极结构102两侧的源漏掺杂层103距离变近，容易产生一系列短沟道效应，从而影响晶体管的性能。
为了解决上述问题，本发明提供一种半导体结构及其形成方法，通过在栅极结构102和源漏掺杂层103之间形成侧墙，将栅极结构102和源漏掺杂层103隔离开来，实际上增加了位于栅极结构102下方沟道区的长度，使得后续在对源漏掺杂层103进行退火时，使得源漏掺杂离子不易在沟道区中扩散至相接触在一起，从而避免了短沟道效应的产生，进而提升了半导体器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图12是本发明实施例的半导体结构形成过程的剖面结构示意图。
请参考图2和图3，图2为图3在AA’方向的剖面结构示意图，提供衬底200，所述衬底200上具有第二鳍部层202和位于第二鳍部层202上的第一鳍部层201。
形成所述第一鳍部层201和第二鳍部层202的方法包括：在所述衬底200上形成第二鳍部膜(未图示)以及位于第二鳍部膜上的第一鳍部膜(未图示)；在所述第一鳍部膜上形成图形化层(未图示)；以所述图形化层为掩膜，刻蚀所述第一鳍部膜和第二鳍部膜，使第一鳍部膜形成第一鳍部层201，使第二鳍部膜形成第二鳍部层202。
所述衬底200的材料包括单晶硅、多晶硅、非晶硅或者硅、锗、锗化硅、砷化镓等半导体材料；在本实施例中，所述衬底200的材料为单晶硅。
在本实施例中，所述第一鳍部层201的材料包括单晶硅，所述第二鳍部层202的材料包括硅锗或碳硅；在其他实施例中，所述第一鳍部层201的材料包括硅锗或碳硅，所述第二鳍部层202的材料包括单晶硅。
请参考图4和图5，图4是图5在BB’方向的剖面结构示意图，在所述衬底200上形成伪栅极结构，所述伪栅极结构横跨所述第一鳍部层201和第二鳍部层202。
所述伪栅极结构包括伪栅介质层(未图示)和位于伪栅介质层上的伪栅极层203。
在本实施例中，所述伪栅极层203的材料包括多晶硅。
请参考图6，在所述伪栅极结构两侧的第一鳍部层201和第二鳍部层202内形成源漏开口206。
形成所述源漏开口206的方法包括：以所述伪栅极结构为掩膜，刻蚀所述第一鳍部层201和第二鳍部层202，直至暴露出所述衬底200表面，形成所述源漏开口206。
所述源漏开口206为后续形成源漏掺杂层提供空间。
刻蚀所述第一鳍部层201和第二鳍部层202的工艺包括：各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。
请参考图7，在所述源漏开口206底部形成第一侧墙207，所述第一侧墙207位于所述第二鳍部层202的侧壁上。
所述第一侧墙207的形成方法包括：在所述源漏开口206内沉积侧墙材料层(未图示)，所述侧墙材料层覆盖所述源漏开口206的侧壁和底部；回刻蚀所述侧墙材料层，直至暴露出所述衬底200和第一鳍部层201，形成所述第一侧墙207。
所述第一侧墙207的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。在本实施例中，所述第一侧墙207的材料包括氧化硅。
在本实施例中，所述第一侧墙207不覆盖所述第一鳍部层201的侧壁；在其他实施例中，所述第一侧墙207覆盖部分第一鳍部层201的侧壁。
在本实施例中，回刻蚀所述侧墙材料层形成第一侧墙207时，通过调整刻蚀气体中的气体组分、浓度、能量等工艺参数，使得侧墙材料层在垂直于衬底方向上的刻蚀速率大于刻蚀物的堆积速率，从而在所述第二鳍部层202的侧壁上形成所述第一侧墙207；进一步的，通过调整工艺参数，使得形成的第一侧墙207覆盖所述第二鳍部层202的侧壁时，不覆盖或者部分覆盖所述第一鳍部层201的侧壁，以达到隔离后续形成的源漏掺杂层和栅极结构的目的。
在第二鳍部层202侧壁形成第一侧墙207的意义在于：后续在形成源漏掺杂层后，去除伪栅极层203和第二鳍部层202形成栅极开口，在栅极开口内形成栅极结构，所述栅极结构包围所述第一鳍部层201，第一侧墙207对栅极结构和源漏掺杂层之间起到隔离的作用，栅极结构和源漏掺杂层的距离变长，所述第一鳍部层201后续用于形成栅极结构的沟道区，则源漏掺杂层到沟道区的距离变长，使得后续在对源漏掺杂层进行退火处理时，源漏掺杂层的掺杂离子扩散到沟道区中的掺杂离子不易于相接触，从而避免了短沟道效应的产生。
在本实施例中，所述第一侧墙207的厚度范围为：2nm～5nm。
选择所述第一侧墙207的厚度范围为2nm～5nm的意义在于：若所述第一侧墙207的厚度小于2nm，则对工艺制程的精准度要求较高，现有的技术很难精确刻蚀；若所述第一侧墙207的厚度大于5nm，则后续形成的源漏掺杂层和栅极结构因第一侧墙207的隔离作用而相距较远，则源掺杂层、沟道和漏掺杂层之间的距离过长从而使得串联电阻过大，从而使得晶体管功耗过大，进而影响晶体管的性能。
请参考图8，形成第一侧墙207后，在所述源漏开口206内形成源漏掺杂层208。
形成所述源漏掺杂层208的工艺包括外延生长工艺。
在所述源漏开口206内外延生长形成源漏掺杂层208的过程中，还包括对所述源漏掺杂层208进行原位掺杂，在源漏掺杂层208内掺入掺杂离子。
当所述栅极结构用于形成P型器件时，所述源漏掺杂层208的材料包括硅、锗或硅锗；所述掺杂离子为P型离子，所述掺杂离子包括硼离子、BF2-离子或铟离子。
当所述栅极结构用于形成N型器件时，所述源漏掺杂层208的材料包括硅、砷化镓或铟镓砷；所述掺杂离子为N型离子，所述掺杂离子包括磷离子、砷离子或锑离子。
形成所述源漏掺杂层208后，还包括在衬底200和第一鳍部层201上形成隔离层210，所述隔离层210暴露出所述伪栅极结构。
在本实施例中，所述隔离层210的材料包括氧化硅。
请参考图9，去除所述伪栅极层203，在所述隔离层210内形成初始栅极开口211，所述初始栅极开口211暴露出所述第一鳍部层201表面和侧壁以及所述第二鳍部层202侧壁。
去除所述伪栅极层203的工艺包括：各向异性干法刻蚀工艺。
请参考图10，去除所述伪栅极层203后，去除所述第二鳍部层202，在所述隔离层内以及第一鳍部层201和衬底200之间形成栅极开口212。
去除所述第二鳍部层202的工艺为湿法刻蚀工艺。
所述湿法刻蚀工艺的刻蚀液对硅和硅锗有很好的选择比，能够保证在去除硅锗的同时，硅的形貌不受影响。本实施例中所述湿法刻蚀的参数包括：刻蚀液为HCl溶液，温度为25摄氏度～300摄氏度，所述HCl溶液的体积百分比为20％～90％。
在本实施例中，第一鳍部层201的材料为硅，第二鳍部层202的材料为硅锗或碳硅，所以用HCl刻蚀液才有好的选择比。
请参考图11，去除所述第二鳍部层202后，向所述第一鳍部层201内掺杂离子。
在本实施中，所述掺杂离子的工艺包括离子注入工艺；所述离子注入工艺所注入的离子包括氮离子和碳离子的组合或者锗离子和氮离子组合。
在本实施例中，当所述源漏掺杂层材料为碳硅时，向所述第一鳍部层201内掺入的离子为氮离子和碳离子；当所述源漏掺杂层材料为硅锗时，向所述第一鳍部层201内掺入的离子为锗离子和氮离子。
向所述第一鳍部层201内掺入氮离子和碳离子的组合或者锗离子和氮离子组合的意义在于：所述氮离子和碳离子的组合或者锗离子和氮离子组合能够填充所述沟道区中离子的扩散路径，从而使得源漏掺杂离子不易于在沟道中扩散，避免源漏区掺杂离子在沟道中扩散至相接触，从而改善了短沟道效应，提升了半导体器件的性能。
在其他实施例中，当所述源漏掺杂层材料为碳硅时，向所述第一鳍部层201内掺入的离子为N型离子；当所述源漏掺杂层材料为硅锗时，向所述第一鳍部层201内掺入的离子为P型离子。
向所述第一鳍部层201内掺入N型离子或者P型离子的意义在于：在沟道区掺入所述N型离子或P型离子，能够使源漏掺杂离子扩散到沟道区时快速形成耗尽区，从而避免了源漏掺杂离子进一步扩散至相接触的情况，从而改善了短沟道效应，提升了半导体器件的性能。
请参考图12，在所述栅极开口212内形成栅极结构，所述栅极结构包围所述第一鳍部层201。
所述栅极结构包括栅介质层(未图示)、位于栅介质层上的功函数层(未图示)以及位于功函数层上的栅极层213。
形成所述栅极结构的方法包括：在所述栅极开口内形成栅介质层(未图示)；在所述栅介质层上形成功函数层(未图示)；在所述功函数层上形成栅极层。
形成所述栅介质层的工艺包括：沉积工艺；所述栅介质层材料为K值大于3.9的材料，包括氧化钛、氧化铝、氧化铪，氧化钽，氧化镧等。
形成所述功函数层的工艺包括：沉积工艺；所述功函数层的材料包括氮化钛。
形成所述栅极层的工艺包括：在所述功函数层和衬底上沉积栅极材料层，所述栅极材料层填满所述栅极开口；平坦化所述栅极材料层，直至暴露出所述隔离层210。
所述栅极层材料包括金属，比如钨。
在本实施例中，平坦化所述栅极材料层的工艺包括化学机械抛光工艺。
相应的，本发明还提供一种采用上述方法所形成的半导体结构，请继续参考图12，包括：
衬底200；
位于所述衬底200上的第一鳍部层201；
横跨所述第一鳍部层201的栅极结构，所述栅极结构包括栅极层213，所述栅极结构还位于所述第一鳍部层201和衬底200之间；
位于栅极结构两侧的源漏掺杂层208；
位于栅极结构与源漏掺杂层之间的第一侧墙207；
位于衬底、第一鳍部层和栅极结构上的隔离层210，所述隔离层覆盖所述栅极结构侧壁。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有第二鳍部层和位于第二鳍部层上的第一鳍部层；
在所述衬底上形成伪栅极结构，所述伪栅极结构包括伪栅极层，所述伪栅极结构横跨所述第一鳍部层和第二鳍部层；
在所述伪栅极结构两侧的第一鳍部层和第二鳍部层内形成源漏开口；
在所述源漏开口底部形成第一侧墙，所述第一侧墙位于所述第二鳍部层的侧壁上；
形成第一侧墙之后，在所述源漏开口内形成源漏掺杂层；
在所述衬底上和第一鳍部层上形成隔离层，且所述隔离层暴露出所述伪栅极结构；
去除所述伪栅极层，在所述隔离层内形成初始栅极开口；
去除所述初始栅极开口底部的第二鳍部层，在隔离层内以及第一鳍部层和衬底之间形成栅极开口；
在所述栅极开口内形成栅极结构，所述栅极结构包围所述第一鳍部层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的形成方法包括：在所述源漏开口内沉积侧墙材料层，所述侧墙材料层覆盖所述源漏开口的侧壁和底部；回刻蚀所述侧墙材料层，直至暴露出所述衬底和第一鳍部层，形成所述第一侧墙。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的厚度范围为：2nm～5nm。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一鳍部层和第二鳍部层内形成源漏开口的方法包括：以所述伪栅极结构为掩膜，刻蚀所述第一鳍部层和第二鳍部层，直至暴露出所述衬底表面，形成所述源漏开口。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，刻蚀所述第一鳍部层和第二鳍部层的工艺包括干法刻蚀工艺。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述源漏掺杂层的工艺包括外延生长工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源漏掺杂层的材料包括碳硅或硅锗。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第二鳍部层的工艺包括：湿法刻蚀工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第二鳍部层后，还包括：在所述第一鳍部层内掺杂离子。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述掺杂离子的工艺包括离子注入工艺；所述离子注入工艺所注入的离子包括氮离子和碳离子的组合或者锗离子和氮离子组合。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一鳍部层和第二鳍部层的方法包括：在所述衬底上形成第二鳍部膜和位于第二鳍部膜表面的第一鳍部膜；在所述第一鳍部膜上形成图形化层；以所述图形化层为掩膜，刻蚀所述第一鳍部膜和第二鳍部膜，使第一鳍部膜形成第一鳍部层，使第二鳍部膜形成第二鳍部层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一鳍部层材料包括单晶硅；所述第二鳍部层的材料包括硅锗或碳硅。
14.一种半导体结构，其特征在于，包括：
衬底，所述衬底上具有第一鳍部层；
位于所述衬底上的栅极结构，所述栅极结构横跨所述第一鳍部层，且所述栅极结构包围所述第一鳍部层，所述栅极结构还位于所述第一鳍部层和衬底之间；
位于所述栅极结构两侧鳍部内的源漏掺杂层；
位于源漏掺杂层和栅极结构之间的第一侧墙，所述第一侧墙不覆盖或者覆盖部分所述第一鳍部层侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910196146.0A CN111697052B (zh) | 2019-03-15 | 2019-03-15 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910196146.0A CN111697052B (zh) | 2019-03-15 | 2019-03-15 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111697052A CN111697052A (zh) | 2020-09-22 |
| CN111697052B true CN111697052B (zh) | 2023-09-19 |
Family
ID=72475864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910196146.0A Active CN111697052B (zh) | 2019-03-15 | 2019-03-15 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111697052B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165447A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其制作方法 |
| CN103839822A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9911824B2 (en) * | 2015-09-18 | 2018-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with multi spacer |
-
2019
- 2019-03-15 CN CN201910196146.0A patent/CN111697052B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165447A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其制作方法 |
| CN103839822A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111697052A (zh) | 2020-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101263648B1 (ko) | 핀 전계 효과 트랜지스터 및 그 제조 방법. | |
| US9117842B2 (en) | Methods of forming contacts to source/drain regions of FinFET devices | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| US20060131648A1 (en) | Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same | |
| US20090174002A1 (en) | Mosfet having a high stress in the channel region | |
| CN108122976B (zh) | 半导体结构及其形成方法、以及sram | |
| US20140273365A1 (en) | Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material | |
| CN110364483B (zh) | 半导体结构及其形成方法 | |
| CN111508843B (zh) | 半导体器件及其形成方法 | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| CN111697052B (zh) | 半导体结构及其形成方法 | |
| US20190131177A1 (en) | Field-effect transistors with fins having independently-dimensioned sections | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| US20230058216A1 (en) | A self-aligning preparation method for a drain end underlap region of tunnel field effect transistor | |
| CN112420831B (zh) | 半导体结构及其形成方法 | |
| CN114256336A (zh) | 一种半导体器件及其制造方法 | |
| CN112151605B (zh) | 半导体结构及其形成方法 | |
| CN111697051B (zh) | 半导体结构及其形成方法 | |
| CN112951765A (zh) | 半导体结构及其形成方法 | |
| CN113745111B (zh) | 半导体器件及其形成方法 | |
| CN113314595B (zh) | 半导体结构及半导体结构的形成方法 | |
| US11742207B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN113903805B (zh) | 半导体结构及其形成方法 | |
| CN112103249B (zh) | 半导体结构及其形成方法 | |
| US20210050440A1 (en) | Semiconductor structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |