CN104733320A - 场效应晶体管及其制备方法 - Google Patents

场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN104733320A
CN104733320A CN201310724300.XA CN201310724300A CN104733320A CN 104733320 A CN104733320 A CN 104733320A CN 201310724300 A CN201310724300 A CN 201310724300A CN 104733320 A CN104733320 A CN 104733320A
Authority
CN
China
Prior art keywords
grid
layer
field
silicon
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310724300.XA
Other languages
English (en)
Other versions
CN104733320B (zh
Inventor
卜伟海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310724300.XA priority Critical patent/CN104733320B/zh
Publication of CN104733320A publication Critical patent/CN104733320A/zh
Application granted granted Critical
Publication of CN104733320B publication Critical patent/CN104733320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种场效应晶体管及其制备方法，通过去除虚拟栅极和虚拟栅极下方的栅氧化层形成栅极凹槽，并于该栅极凹槽的底部制备第一锗化硅层，然后进行快速热氧化工艺，以将位于栅极凹槽底部的硅衬底部分转化为第二锗化硅层，形成局部的高迁移率沟道，同时将所述第一锗化硅层转化可以作为栅氧化层的二氧化硅层，上述形成局部的高迁移率沟道的方法，工艺简单易行，在提高了器件性能的同时，降低了生产成本，可应用于平面MOSFET，FinFET或TFET的制备工艺中。

Description

场效应晶体管及其制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种场效应晶体管及其制备方法。
背景技术
近年来，随着半导体技术的发展，晶体管尺寸不断缩小，器件和系统的处理速度随之提高。当晶体管沟道缩短到一定程度，就会出现短沟道效应，从而造成漏电流变大，开关效率降低，耗电和发热量增大，从而影响器件的性能，为有效解决器件尺寸减小带来的短沟道效应，提高器件的性能，目前通常采用高迁移率材料替代传统硅材料，比如在PMOS中采用SiGe材料，在器件的制造过程中一般采用在整个MOSFET区域都先生长一层SiGe材料，然后制备晶体管，其制备工艺复杂，且生产成本较高。
因此，如何在采用高迁移率材料提高器件性能的同时使得工艺简单化成为本领域技术人员致力研究的方向。
发明内容
针对上述存在的问题，本发明公开一种场效应晶体管及其制备方法，以克服现有技术中为了提高器件的性能，在器件的制造过程中采用在整个MOSFET区域都先生长一层锗化硅材料，然后制备晶体管，从而造成制备工艺复杂化，且增加了生产成本的问题。
为了实现上述目的，本发明采用如下技术方案：
一种场效应晶体管的制备方法，包括如下步骤：
S1，提供一具有硅衬底、层间介质层和虚拟栅极的半导体结构，且所述层间介质层覆盖所述硅衬底的上表面，所述虚拟栅极嵌入设置于所述层间介质层中；
S2，去除所述虚拟栅极至所述硅衬底的上表面，形成位于所述层间介质层的栅极凹槽；
S3，于所述栅极凹槽的底部制备第一锗化硅层；
S4，继续快速热氧化工艺，以将位于所述栅极凹槽底部的硅衬底部分转化为第二锗化硅层，同时将所述第一锗化硅层转化为二氧化硅层；
S5，继续后续的栅极制备工艺。
上述的场效应晶体管的制备方法，其中，所述半导体结构上设置有PMOS区域，且所述栅极凹槽位于所述PMOS区域内。
上述的场效应晶体管的制备方法，其中，所述半导体结构上还设置有NMOS区域；
在进行所述步骤S2中的工艺时，位于所述NMOS区域内的所述半导体结构的上表面覆盖有一保护层。
上述的场效应晶体管的制备方法，其中，所述半导体结构还具有第一栅氧化层，所述第一栅氧化层位于所述虚拟栅极和所述硅衬底之间。
上述的场效应晶体管的制备方法，其中，所述半导体结构还具有覆盖所述虚拟栅极侧壁的第一侧墙；
在进行所述步骤S2时，依次去除所述虚拟栅极和位于所述虚拟栅极正下方的第一栅氧化层至所述硅衬底的上表面，形成所述栅极凹槽，且所述第一侧墙和剩余的第一栅氧化层构成第二侧墙。
上述的场效应晶体管的制备方法，其中，所述层间介质层的上表面与所述虚拟栅极的上表面齐平。
上述的场效应晶体管的制备方法，其中，所述第一锗化硅层的厚度小于等于1nm。
上述的场效应晶体管的制备方法，其中，所述步骤S5中的后续的栅极制备工艺包括于所述栅极凹槽中制备高K金属栅极的工艺步骤。
一种场效应晶体管，包括：
一半导体结构，该半导体结构包括硅衬底、层间介质层和栅极结构；
所述层间介质层覆盖所述硅衬底的上表面，所述栅极结构贯穿设置于所述层间介质层中，且于所述栅极结构下方的硅衬底中还嵌入设置有锗化硅层；
其中，所述栅极结构覆盖所述锗化硅层的上表面。
上述的场效应晶体管，其中，所述半导体结构上设置有PMOS区域，所述锗化硅层嵌入设置于所述PMOS区域内的栅极结构下方的硅衬底中。
上述的场效应晶体管，其中，所述半导体结构上还设置有NMOS区域，且在所述PMOS区域和所述NMOS区域之间的硅衬底中还设置有隔离结构。
上述的场效应晶体管，其中，所述栅极结构包括栅极、高K介质层和栅氧化层；
所述栅氧化层全覆盖所述锗化硅层的上表面，所述栅极位于所述栅氧化层的上方，所述高K介质层设置于所述栅氧化层与所述栅极之间，且该高K介质层覆盖所述栅极的底部及其侧壁。
上述的场效应晶体管，其中，所述栅极结构还包括侧墙结构，所述侧墙结构覆盖所述高K介质层和所述栅氧化层的侧壁。
上述的场效应晶体管，其中，所述栅氧化层材质为二氧化硅。
上述的场效应晶体管，其中，所述栅氧化层的厚度小于等于1nm。
上述发明具有如下优点或者有益效果：
综上所述，由于采用了上述技术方案，通过去除虚拟栅极和虚拟栅极下方的栅氧化层形成栅极凹槽，并于该栅极凹槽的底部制备第一锗化硅层，然后进行快速热氧化工艺，以将位于栅极凹槽底部的硅衬底部分转化为第二锗化硅层，形成局部的高迁移率沟道，同时将所述第一锗化硅层转化可以作为栅氧化层的二氧化硅层，上述形成局部的高迁移率沟道的方法，工艺简单易行，在提高了器件性能的同时，降低了生产成本，可应用于平面MOSFET，FinFET或TFET的制备工艺中。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1～7是本发明实施例中制备场效应晶体管的方法的流程结构示意图；
图8是本发明实施例中场效应晶体管的结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一：
图1～7是本发明实施例中制备场效应晶体管的方法的流程结构示意图。如图1～7所示：
本实施例涉及一种场效应晶体的制备方法，包括如下步骤：
步骤一，提供一半导体结构，该半导体结构具有一硅衬底1，和位于硅衬底1上方的虚拟栅极2，以及覆盖在虚拟栅极2侧壁的第一侧墙3，该半导体结构还包括位于虚拟栅极2和硅衬底1之间的第一栅氧化层4，其中，上述半导体结构上设置有PMOS区域和NMOS区域，且硅衬底1中设置有浅沟槽隔离101以隔开上述PMOS区域和NMOS区域，如图1所示的结构。
步骤二，制备层间介质层5覆盖裸露的硅衬底1的表面和第一侧墙3以及虚拟栅极2的表面，制备层间介质层5的方法可为物理气相沉积或化学气相沉积，如图2所示的结构。
步骤三，利用CMP(化学机械抛光，Chemical MechanicalPolishing)技术抛光层间介质层5直到暴露虚拟栅极2和第一侧墙3的上表面，得到抛光后剩余的层间介质层5′，此时，剩余的层间介质层5′的上表面与虚拟栅极2的上表面齐平，如图3所示的结构。
步骤四，于图3的结构上方旋涂一层光刻胶，将光刻胶曝光、显影后，于上述半导体结构的NMOS区域的上方形成一层光阻作为保护层（图中未示出），利用湿法刻蚀或干法刻蚀依次去除上述半导体结构PMOS区域内虚拟栅极2、位于虚拟栅极2正下方的第一栅氧化层4至硅衬底1的上表面，形成栅极凹槽，且第一侧墙3和剩余的第一栅氧化层共同构成第二侧墙6，如图4所示的结构。
步骤五，利用物理气相沉积或化学气相沉积于图4的结构中的栅极凹槽的底部外延生长第一锗化硅层7，该沉积的第一锗化硅层7的厚度为d，其中d≤1nm（如1nm，0.7nm或0.5nm等），如图5所示的结构。
步骤六，继续对图5的结构进行RTO（快速热氧化rapid thermaloxidation）工艺，以将位于栅极凹槽底部的硅衬底1部分转化为第二锗化硅层8，同时将第一锗化硅层7转化为二氧化硅层9，且二氧化硅层9全覆盖第二锗化硅层7的上表面，二氧化硅层9为第二栅氧化层，如图6所示的结构。
步骤七，于第二栅氧化层（二氧化硅层9）上方依次制备高k介质层10和金属栅极11形成HG/MG(高k/金属栅极)，其中，高k介质层10全覆盖第二栅氧化层，金属栅极11位于第二栅氧化层上方，高k介质层10位于第二栅氧化层与金属栅极11之间，且覆盖金属栅极11的底部及其侧壁，如图7所示的结构。
优选的，本实施例制备场效应晶体管的工艺可应用于平面MOSFET，FinFET或TFET的制备工艺中
在本实施例中，通过于栅极凹槽的底部外延生长第一锗化硅层7，并进行快速热氧化工艺，以将位于栅极凹槽底部的硅衬底1部分转化为第二锗化硅层8，同时将第一锗化硅层7转化为二氧化硅层9，且二氧化硅层9全覆盖第二锗化硅层7的上表面，即形成了局部的高迁移率沟道，从而采用高迁移率材料提高器件性能的同时使得工艺简单化，提高了器件的性能，同时节约了生产成本。
实施例二：
图8是本发明实施例中场效应晶体管的结构示意图；如图8所示：
本实施例提供一种场效应晶体管，该场效应晶体管包括一半导体结构，该半导体结构包括硅衬底21，和覆盖硅衬底21的上表面的层间介质层22，以及贯穿设置于层间介质层22中的栅极结构23，该栅极结构23的上表面与层间介质层22的上表面齐平，该半导体结构还包括嵌入设置在栅极结构23下方的硅衬底21中的锗化硅层24，且栅极结构23覆盖锗化硅层24的上表面。
其中，上述半导体结构上设置有PMOS区域和NMOS区域（图中未示出），且硅衬底21中设置有浅沟槽隔离211以隔开上述PMOS区域和NMOS区域，在本发明的一个实施例中锗化硅层24可仅嵌入设置于上述PMOS区域内的栅极结构下方的硅衬底中，上述NMOS区域中未设置；栅极结构23包括栅极231、高K介质层232、栅氧化层233和侧墙结构234，栅氧化层233全覆盖锗化硅层24的上表面，高K介质层232位于栅氧化层233与栅极231之间且覆盖栅极231的底部表面及其侧壁；侧墙结构234覆盖高K介质层232和栅氧化层233的侧壁，且上述侧墙结构234由侧墙2341和侧墙衬底2342构成，上述侧墙衬底2342位于侧墙结构234的下部靠近硅衬底处，其材质为二氧化硅。
优选的，本实施例中栅极231为金属栅极。
优选的，本实施例中栅氧化层233的材质为二氧化硅，其厚度d≤1nm。
优选的，本实施例中硅衬底21为体硅或者SOI衬底。
本实施例采用在栅极结构23下方的硅衬底21中嵌入设置锗化硅层24，且栅极结构23覆盖锗化硅层24的上表面，锗化硅层24为高迁移率沟道，即于硅衬底21内与栅氧化层233接触部分设置局域的高迁移率沟道，从而可以有效抑制器件的短沟道效应，提高器件的性能。
综上所述，由于采用了上述技术方案，通过去除虚拟栅极和虚拟栅极下方的栅氧化层形成栅极凹槽，并于该栅极凹槽的底部制备第一锗化硅层，然后进行快速热氧化工艺，以将位于栅极凹槽底部的硅衬底部分转化为第二锗化硅层，形成局部的高迁移率沟道，同时将所述第一锗化硅层转化可以作为栅氧化层的二氧化硅层，上述形成局部的高迁移率沟道的方法，工艺简单易行，在提高了器件的性能的同时，降低了生产成本，可应用于平面MOSFET，FinFET或TFET的制备工艺中。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (15)

1.一种场效应晶体管的制备方法，其特征在于，包括如下步骤：
步骤S1，提供一具有硅衬底、层间介质层和虚拟栅极的半导体结构，且所述层间介质层覆盖所述硅衬底的上表面，所述虚拟栅极嵌入设置于所述层间介质层中；
步骤S2，去除所述虚拟栅极至所述硅衬底的上表面，于所述层间介质层中形成栅极凹槽；
步骤S3，于所述栅极凹槽的底部制备第一锗化硅层；
步骤S4，继续快速热氧化工艺，以将位于所述栅极凹槽底部的硅衬底部分转化为第二锗化硅层，同时将所述第一锗化硅层转化为二氧化硅层；
步骤S5，继续后续的栅极制备工艺。
2.如权利要求1所述的场效应晶体管的制备方法，其特征在于，所述半导体结构上设置有PMOS区域，且所述栅极凹槽位于所述PMOS区域内。
3.如权利要求2所述的场效应晶体管的制备方法，其特征在于，所述半导体结构上还设置有NMOS区域；
在进行所述步骤S2中的工艺时，位于所述NMOS区域内的所述半导体结构的上表面覆盖有一保护层。
4.如权利要求1所述的场效应晶体管的制备方法，其特征在于，所述半导体结构还具有第一栅氧化层，所述第一栅氧化层位于所述虚拟栅极和所述硅衬底之间。
5.如权利要求4所述的场效应晶体管的制备方法，其特征在于，所述半导体结构还具有覆盖所述虚拟栅极侧壁的第一侧墙；
在进行所述步骤S2时，依次去除所述虚拟栅极和位于所述虚拟栅极正下方的第一栅氧化层至所述硅衬底的上表面，形成所述栅极凹槽，且所述第一侧墙和剩余的第一栅氧化层构成第二侧墙。
6.如权利要求1所述的场效应晶体管的制备方法，其特征在于，所述层间介质层的上表面与所述虚拟栅极的上表面齐平。
7.如权利要求1所述的场效应晶体管的制备方法，其特征在于，所述第一锗化硅层的厚度小于等于1nm。
8.如权利要求1所述的场效应晶体管的制备方法，其特征在于，所述步骤S5中的所述后续的栅极制备工艺包括于所述栅极凹槽中制备高K金属栅极的工艺步骤。
9.一种场效应晶体管，其特征在于，包括：
一半导体结构，该半导体结构包括硅衬底、层间介质层和栅极结构；
所述层间介质层覆盖所述硅衬底的上表面，所述栅极结构贯穿设置于所述层间介质层中，且于所述栅极结构下方的硅衬底中还嵌入设置有锗化硅层；
其中，所述栅极结构覆盖所述锗化硅层的上表面。
10.如权利要求9所述的场效应晶体管，其特征在于，所述半导体结构上设置有PMOS区域，所述锗化硅层嵌入设置于所述PMOS区域内的栅极结构下方的硅衬底中。
11.如权利要求10所述的场效应晶体管，其特征在于，所述半导体结构上还设置有NMOS区域，且在所述PMOS区域和所述NMOS区域之间的硅衬底中还设置有隔离结构。
12.如权利要求9所述的场效应晶体管，其特征在于，所述栅极结构包括栅极、高K介质层和栅氧化层；
所述栅氧化层全覆盖所述锗化硅层的上表面，所述栅极位于所述栅氧化层的上方，所述高K介质层设置于所述栅氧化层与所述栅极之间，且该高K介质层覆盖所述栅极的底部及其侧壁。
13.如权利要求12所述的场效应晶体管，其特征在于，所述栅极结构还包括侧墙结构，所述侧墙结构覆盖所述高K介质层和所述栅氧化层的侧壁。
14.如权利要求12所述的场效应晶体管，其特征在于，所述栅氧化层材质为二氧化硅。
15.如权利要求12所述的场效应晶体管，其特征在于，所述栅氧化层的厚度小于等于1nm。
CN201310724300.XA 2013-12-24 2013-12-24 场效应晶体管及其制备方法 Active CN104733320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310724300.XA CN104733320B (zh) 2013-12-24 2013-12-24 场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310724300.XA CN104733320B (zh) 2013-12-24 2013-12-24 场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104733320A true CN104733320A (zh) 2015-06-24
CN104733320B CN104733320B (zh) 2018-01-30

Family

ID=53457114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310724300.XA Active CN104733320B (zh) 2013-12-24 2013-12-24 场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104733320B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828563A (zh) * 2018-08-13 2020-02-21 中芯国际集成电路制造(上海)有限公司 隧穿场效应晶体管及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602013B2 (en) * 2006-04-10 2009-10-13 Kabushiki Kaisha Toshiba Semiconductor device with recessed channel
US20100044836A1 (en) * 2008-08-22 2010-02-25 Commissariat A L'energie Atomique PROCESS FOR PRODUCING LOCALISED Ge0I STRUCTURES, OBTAINED BY GERMANIUM CONDENSATION
CN101986423A (zh) * 2009-07-28 2011-03-16 台湾积体电路制造股份有限公司 形成高锗浓度的硅锗应力源的方法及集成电路晶体管结构
CN101997032A (zh) * 2009-08-24 2011-03-30 索尼公司 半导体器件及半导体器件制造方法
CN102437127A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 基于硅-锗硅异质结的单晶体管dram单元及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602013B2 (en) * 2006-04-10 2009-10-13 Kabushiki Kaisha Toshiba Semiconductor device with recessed channel
US20100044836A1 (en) * 2008-08-22 2010-02-25 Commissariat A L'energie Atomique PROCESS FOR PRODUCING LOCALISED Ge0I STRUCTURES, OBTAINED BY GERMANIUM CONDENSATION
CN101986423A (zh) * 2009-07-28 2011-03-16 台湾积体电路制造股份有限公司 形成高锗浓度的硅锗应力源的方法及集成电路晶体管结构
CN101997032A (zh) * 2009-08-24 2011-03-30 索尼公司 半导体器件及半导体器件制造方法
CN102437127A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 基于硅-锗硅异质结的单晶体管dram单元及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828563A (zh) * 2018-08-13 2020-02-21 中芯国际集成电路制造(上海)有限公司 隧穿场效应晶体管及其形成方法
CN110828563B (zh) * 2018-08-13 2023-07-18 中芯国际集成电路制造(上海)有限公司 隧穿场效应晶体管及其形成方法

Also Published As

Publication number Publication date
CN104733320B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
CN103247678B (zh) 具有新式边缘鳍状件的finfet结构
US20230170388A1 (en) Cmos finfet device having strained sige fins and a strained si cladding layer on the nmos channel
CN104282540B (zh) 晶体管及其形成方法
US9478634B2 (en) Methods of forming replacement gate structures on finFET devices and the resulting devices
CN103681846B (zh) 半导体装置及其制造方法
CN104779147A (zh) 一种金属栅极结构及其制备方法
CN103531539A (zh) Cmos管的形成方法
CN101924110B (zh) 一种体区接触的soi晶体管结构及其制备方法
CN104425594A (zh) 鳍式场效应晶体管及其形成方法
CN103000534A (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN104022036A (zh) 鳍式场效应晶体管的形成方法
CN108807179A (zh) 半导体结构及其形成方法
CN103295899A (zh) FinFET器件制造方法
CN105185702A (zh) 高k金属栅极结构的制造方法
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
CN104733320A (zh) 场效应晶体管及其制备方法
CN108109965B (zh) 叠加三维晶体管及其制作方法
CN104078426B (zh) 晶体管的形成方法
CN105225963A (zh) 一种FinFET半导体器件的制备方法
CN106252228A (zh) 一种复合鳍、半导体器件及其形成方法
CN107068764B (zh) 半导体器件制备方法
CN102983173A (zh) 具有槽型结构的应变nmosfet及其制作方法
CN104916540A (zh) 一种应变沟道晶体管及其制备方法
CN104167363A (zh) 在FinFET器件上形成离子注入侧墙保护层的方法
CN102446819A (zh) 改进双重通孔刻蚀停止层交叠区域通孔刻蚀的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant