CN104078426B - 晶体管的形成方法 - Google Patents

晶体管的形成方法 Download PDF

Info

Publication number
CN104078426B
CN104078426B CN201310103947.0A CN201310103947A CN104078426B CN 104078426 B CN104078426 B CN 104078426B CN 201310103947 A CN201310103947 A CN 201310103947A CN 104078426 B CN104078426 B CN 104078426B
Authority
CN
China
Prior art keywords
layer
forming method
transistor
gate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310103947.0A
Other languages
English (en)
Other versions
CN104078426A (zh
Inventor
韦庆松
于书坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310103947.0A priority Critical patent/CN104078426B/zh
Publication of CN104078426A publication Critical patent/CN104078426A/zh
Application granted granted Critical
Publication of CN104078426B publication Critical patent/CN104078426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种晶体管的形成方法，通过在前端结构上形成旋转覆盖层和回刻，使得栅极结构上的氮化硅被去除完整，如此后续湿刻去除侧墙氮化硅层时能够有效的减少湿刻时间，使得对金属硅化物和锗硅应力层的损伤大大降低，另外，通过本方法去除栅极结构上的氮化硅，也减少了后续对ILD层进行CMP时的过研磨量，从而防止了栅极结构变矮，大大的提高了器件的可靠性。

Description

晶体管的形成方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种晶体管的形成方法。
背景技术
随着晶体管尺寸的不断缩小，HKMG（高K绝缘层+金属栅极）技术几乎已经成为40nm以下级别制程的必备技术。这其中，影响互补金属氧化物半导体场效应晶体管（CMOS）性能的因素之一依然包括载流子的迁移率。
目前一种较成熟的技术是在CMOS的制造过程中，将其PMOS和NMOS分开处理，即PMOS区采用压应力材料，而在NMOS区采用拉应力材料，这便可以向沟道施加相应的应力，从而提高载流子的迁移率。以PMOS晶体管为例，为了在其沟道区域产生压应力，需要在PMOS晶体管的源极和漏极区域形成外延层，所述外延层通常是硅锗应力层（SiGe），由于硅锗应力层比硅具有更大的晶格常数，因此其膜层内部具有压缩应力，该压缩压力会被转移到水平方向上，以在该PMOS晶体管的沟道内产生出压应力，进而提高空穴的迁移率。
为了提高应力对沟道的作用，并降低层间介电层（ILD）的填充难度，会在源/漏区形成后去除栅极结构两侧的部分侧墙，这被称为应力接近技术（Stress ProximityTechnology，SPT）。
请参考图1和图2，在现有技术中，当在衬底1上对NMOS区的相邻栅极结构之间衬底和PMOS区的相邻栅极结构之间的硅锗应力层7进行离子注入形成源/漏区后，并形成硅镍化物6后，即可进行SPT的刻蚀（湿法刻蚀或干法刻蚀）过程，以去除栅极结构2的栅极掩膜层（通常其材料可以是氮化硅）3和侧墙5的主侧墙氮化硅层52和主侧墙氧化层51。但是，通常栅极掩膜层3的厚度比侧墙氮化硅层52厚，而且对于大的栅极来说，栅极掩膜层刻蚀时仅有从上到下一个刻蚀反应面，其刻蚀速度较慢，很容易由于刻蚀时间短而使得氮化硅（是指主侧墙氮化硅层及栅极掩膜层的氮化硅，但主要指栅极掩膜层的氮化硅）不能够完全去除；若延长刻蚀时间，对于干法刻蚀而言，会破坏硅镍化物6，而对于湿法刻蚀，不仅硅镍化物6会受到破坏，硅锗应力层7也会受到破坏，例如出现空洞8。
此外，栅极掩膜层3不能够完全去除，在后续ILD的CMP过程中，就需要增加过研磨（over polish）的量。如图3所示，在所述衬底1上形成逐一覆盖的刻蚀停止层90和层间氧化硅层91，构成层间介电层（ILD）9，之后进行CMP工艺，而通常栅极材料层4（例如可以是多晶硅）和栅极掩膜层选择性较差，即栅极材料层4和栅极掩膜层的化学机械掩膜速度相差不大，这就导致栅极材料层4被研磨掉的量大大增加，那么就降低了栅极结构的高度，降低了CMOS的可靠性，对产品的良率是一个很大的杀伤。
发明内容
本发明的目的在于提供一种晶体管的形成方法，以解决现有技术中的SPT过程会使得金属硅化物和PMOS锗硅应力层受损及栅极高度变低的问题。
为解决上述技术问题，本发明提供一种晶体管的形成方法，包括：
提供前端结构，所述前端结构包括衬底及位于所述衬底上的多个栅极结构，所述栅极结构包括栅极材料层、位于所述栅极材料层上的栅极掩膜层及位于所述栅极材料层和栅极掩膜层两侧的侧墙；
形成一旋转覆盖层，所述旋转覆盖层覆盖所述衬底及栅极结构；
回刻所述旋转覆盖层和栅极掩膜层直至所述掩膜层被去除；
去除剩余的旋转覆盖层；
去除部分侧墙；
形成层间介电层，所述层间介电层覆盖所述衬底及栅极结构；
采用化学机械研磨去除部分所述层间介电层使其平坦化，并暴露出所述栅极材料层。
可选的，对于所述的晶体管的形成方法，所述旋转覆盖层为有机膜层或无机膜层。
可选的，对于所述的晶体管的形成方法，所述旋转覆盖层的厚度为
可选的，对于所述的晶体管的形成方法，采用干法刻蚀工艺回刻所述旋转覆盖层和栅极掩膜层。
可选的，对于所述的晶体管的形成方法，所述干法刻蚀对所述旋转覆盖层和栅极掩膜层的刻蚀比率为1:1.2～1.2:1。
可选的，对于所述的晶体管的形成方法，所述栅极掩膜层的材料为氮化硅。
可选的，对于所述的晶体管的形成方法，所述侧墙包括偏移侧墙、覆盖所述偏移侧墙的主侧墙氧化层及覆盖所述主侧墙氧化层的主侧墙氮化硅层。
可选的，对于所述的晶体管的形成方法，所述去除部分侧墙为去除所述主侧墙氧化层和主侧墙氮化硅层。
可选的，对于所述的晶体管的形成方法，采用去胶工艺去除剩余的旋转覆盖层。
可选的，对于所述的晶体管的形成方法，采用硫酸或氢氟酸去除所述旋转覆盖层。
可选的，对于所述的晶体管的形成方法，首先进行干法焚烧，然后采用硫酸或氢氟酸去除所述旋转覆盖层。
可选的，对于所述的晶体管的形成方法，所述层间介电层包括覆盖所述衬底及栅极结构的刻蚀停止层和覆盖所述刻蚀停止层的层间氧化层。
可选的，对于所述的晶体管的形成方法，所述层间介电层的厚度为
可选的，对于所述的晶体管的形成方法，所述刻蚀停止层的厚度为
可选的，对于所述的晶体管的形成方法，所述刻蚀停止层的材料为氮化硅。
可选的，对于所述的晶体管的形成方法，所述衬底包括PMOS区和NMOS区，所述PMOS区和NMOS区的相邻栅极结构之间均形成有金属硅化物。
可选的，对于所述的晶体管的形成方法，所述PMOS区的相邻栅极结构之间形成有锗硅应力层。
可选的，对于所述的晶体管的形成方法，所述金属硅化物是硅镍化物或硅钛化物。
与现有技术相比，在本发明提供的晶体管的形成方法中，通过在前端结构上形成旋转覆盖层和回刻，使得栅极结构上的氮化硅被去除完整，如此后续湿刻去除侧墙氮化硅层时能够有效的减少湿刻时间，使得对金属硅化物和锗硅应力层的损伤大大降低，另外，通过本方法去除栅极结构上的氮化硅，也减少了后续对ILD层进行CMP时的过研磨量，从而防止了栅极结构变矮，大大的提高了器件的可靠性。
附图说明
图1～图3为现有工艺的晶体管的形成方法的过程示意图；
图4～图10为本发明实施例的晶体管的形成方法的过程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的晶体管的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，所有相同结构用相同的标号表示，且不进行过多的标注，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图4，提供前端结构，包括衬底1以及位于所述衬底1上的多个栅极结构2。所述衬底1的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，衬底1选用单晶硅材料构成。在所述衬底1中还可以形成有埋层（图中未示出）等。此外，对于PMOS而言，所述衬底1中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次或多次小剂量硼注入，用于调整PMOS的阈值电压Vth。
作为一个示例，所述栅极结构2可包括自下而上依次层叠的栅极介电层（图中未示出）、栅极材料层4和掩膜层3。所述栅极介电层可包括氧化物，如，二氧化硅（SiO2）层，氧化铪（HfO）层，氧化锆层（ZrO）或它们的混合层等。栅极材料层4可包括多晶硅层、无定型硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层。所述栅极掩膜层3可以是氮化硅层。所述栅极结构2还包括位于所述栅极介电层、栅极材料层4和栅极掩膜层3两侧的侧墙5，所述侧墙包括偏移侧墙（offset，通常可以是氮化硅）50、覆盖所述偏移侧墙50的主侧墙氧化层51及覆盖所述主侧墙氧化层51的主侧墙氮化硅层52。
所述衬底中具有浅沟道隔离11，其将所述衬底1的不同MOS分开，其中一种为NMOS区，另一种为PMOS区，所述浅沟道隔离11的一侧形成NMOS晶体管，另一侧形成PMOS晶体管，需要理解的是，文中的NMOS或PMOS并非是仅指完整的器件，其包括制作过程的半成品。所述PMOS区在衬底中形成Σ状凹槽，在Σ状凹槽中形成硅锗应力层（SiGe）7，以在该PMOS晶体管的沟道内产生出压应力，进而提高空穴的迁移率。对NMOS区的有源区和PMOS区的有源区硅锗应力层7上分别进行离子注入形成源/漏区后，在PMOS区和NMOS区的有源区上均形成金属硅化物6。所述金属硅化物6用以在半导体器件和金属连线之间形成欧姆接触，减小接触电阻，本实施例中，所述金属硅化物6是硅镍化物（SiNi）或硅钛化物（TiSi）。
请参考图5，在所述前端结构上形成一旋转覆盖层（spin coat layer）10，利用旋涂（spin on）工艺形成所述旋转覆盖层10，所述旋转覆盖层10覆盖所述衬底1及所述栅极结构2。所述旋转覆盖层10可以是有机膜层或者无机膜层，例如是底部抗反射涂层（BARC）、深紫外线吸收氧化（DUO，Deep Ultra Violet Light Absorbing Oxide）材料层等，其厚度可以是优选的，利用旋涂（spin on）工艺形成所述旋转覆盖层10，对所述旋转覆盖层10进行烘烤（bake）以使其硬化，所述烘烤工艺的温度例如是100～1000℃，烘烤时间例如是1～10min。
接着，请参考图6，回刻（etch back）所述旋转覆盖层10和所述栅极掩膜层3直至所述栅极掩膜层3被完全去除，本实施例中采用无光罩干法刻蚀工艺进行回刻。其中，当所述干法刻蚀刻蚀至所述栅极掩膜层3时，调整刻蚀比率，使得对所述旋转覆盖层10和栅极掩膜层3的刻蚀速度相同或相近，优选的，使得刻蚀比率为1:1.2～1.2:1，这便可以使得回刻后形成的表面较为平整，并能够完整的去除所述栅极掩膜层3。
接着，如图7所示，去除剩余的旋转覆盖层。通常可以采用半导体常见的去胶工艺去除剩余的旋转覆盖层，优选的，可以采用硫酸（H2SO4）或氢氟酸（HF）等去除所述旋转覆盖层；也可以首先采用以氧化（O）等为主的干法焚烧，然后采用硫酸（H2SO4）或氢氟酸（HF）等去除所述旋转覆盖层。
接着，请参考图8，去除部分侧墙，具体的，去除所述主侧墙氮化硅层52和主侧墙氧化层51，保留偏移侧墙50。可以采用湿法刻蚀工艺进行去除，优选的，采用磷酸（H3PO4）进行去除，或者采用对氮化硅能起到较佳刻蚀效果的其他刻蚀液。该过程也就是SPT刻蚀过程。
在此，由于预先去除了所述栅极结构上的栅极掩膜层3，因而在SPT刻蚀过程中，酸液能够有效的对侧墙进行刻蚀，使得主侧墙氮化硅层52和主侧墙氧化层51能够被完全去除，并且，所采用的时间大大的减少，相比现有技术能够节省40%～85%的时间，因此对金属硅化物6和硅锗应力层7将几乎不会有损伤，这就比现有技术有着很大的进步。在此需要说明的是，主侧墙氮化硅层完全去除对SPT有着较大的作用，若结合实际要求，如果主侧墙氮化硅层不完全去除时器件的指标也能够符合标准，则也可以不完全去除，这样对器件中例如高K介质有着较好的保护。
在SPT刻蚀后，如图9所示，在所述衬底1上形成层间介电层（ILD）9，使得所述层间介电层9覆盖所述衬底1及栅极结构（此时包括栅极材料层4和偏移侧墙50），所述层间介电层9的厚度可以为具体的，所述层间介电层9包括覆盖所述衬底1及所述栅极结构的刻蚀停止层90和覆盖所述刻蚀停止层90的层间氧化硅层91。所述刻蚀停止层90的材料可以是氮化硅，可以采用化学气相沉积工艺形成，其厚度可以是
接着，请参考图10，去除部分所述层间介电层9并使其平坦化，暴露出所述栅极材料层4，优选的，进行化学机械研磨工艺去除所述部分层间介电层。在此由于所述栅极掩膜层3已经被去除干净，则在进行化学机械研磨过程时，就可以大大减少过研磨量，只需将相应的层间介电层9去除即可，这也避免了大量过研磨而使得栅极材料层4也被研磨掉很大一部分，防止了栅极结构的高度降低（变矮），使得形成的器件的可靠性大大提高。
然后可以继续后续工艺，以继续完成CMOS的制作过程，所述后续工艺与传统的半导体器件加工工艺完全相同。
上述实施例提供的晶体管的形成方法中，通过形成旋转覆盖层和无光罩干法回刻，使得栅极结构上的氮化硅被去除完整，如此后续湿刻去除侧墙氮化硅层时能够有效的减少湿刻时间，使得对金属硅化物和锗硅应力层的损伤大大降低，另外，通过本方法去除栅极结构上的氮化硅，也减少了后续对ILD层进行CMP时的过研磨量，从而防止了栅极结构变矮，大大的提高了器件的可靠性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (14)

1.一种晶体管的形成方法，其特征在于，包括：
提供前端结构，所述前端结构包括衬底及位于所述衬底上的多个栅极结构，所述衬底包括PMOS区和NMOS区，所述PMOS区和NMOS区的相邻栅极结构之间均形成有金属硅化物，所述PMOS区的相邻栅极结构之间形成有锗硅应力层，所述栅极结构包括栅极材料层、位于所述栅极材料层上的栅极掩膜层及位于所述栅极材料层和栅极掩膜层两侧的侧墙，所述侧墙包括偏移侧墙、覆盖所述偏移侧墙的主侧墙氧化层及覆盖所述主侧墙氧化层的主侧墙氮化硅层；
形成一旋转覆盖层，所述旋转覆盖层覆盖所述衬底及栅极结构；
回刻所述旋转覆盖层和栅极掩膜层直至所述掩膜层被去除；
去除剩余的旋转覆盖层；
进行SPT刻蚀，去除所述主侧墙氮化硅层和主侧墙氧化层，保留偏移侧墙，由于掩膜层被去除，故降低了SPT刻蚀对金属硅化物和硅锗应力层的损伤；
形成层间介电层，所述层间介电层覆盖所述衬底及栅极结构；
采用化学机械研磨去除部分所述层间介电层使其平坦化，并暴露出所述栅极材料层。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述旋转覆盖层为有机膜层或无机膜层。
3.如权利要求1所述的晶体管的形成方法，其特征在于，所述旋转覆盖层的厚度为
4.如权利要求1所述的晶体管的形成方法，其特征在于，采用干法刻蚀工艺回刻所述旋转覆盖层和栅极掩膜层。
5.如权利要求4所述的晶体管的形成方法，其特征在于，所述干法刻蚀对所述旋转覆盖层和栅极掩膜层的刻蚀比率为1:1.2～1.2:1。
6.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极掩膜层的材料为氮化硅。
7.如权利要求1所述的晶体管的形成方法，其特征在于，采用去胶工艺去除剩余的旋转覆盖层。
8.如权利要求7所述的晶体管的形成方法，其特征在于，采用硫酸或氢氟酸去除所述旋转覆盖层。
9.如权利要求7所述的晶体管的形成方法，其特征在于，首先进行干法焚烧，然后采用硫酸或氢氟酸去除所述旋转覆盖层。
10.如权利要求1所述的晶体管的形成方法，其特征在于，所述层间介电层包括覆盖所述衬底及栅极结构的刻蚀停止层和覆盖所述刻蚀停止层的层间氧化层。
11.如权利要求9所述的晶体管的形成方法，其特征在于，所述层间介电层的厚度为
12.如权利要求10所述的晶体管的形成方法，其特征在于，所述刻蚀停止层的厚度为
13.如权利要求10所述的晶体管的形成方法，其特征在于，所述刻蚀停止层的材料为氮化硅。
14.如权利要求1所述的晶体管的形成方法，其特征在于，所述金属硅化物是硅镍化物或硅钛化物。
CN201310103947.0A 2013-03-27 2013-03-27 晶体管的形成方法 Active CN104078426B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310103947.0A CN104078426B (zh) 2013-03-27 2013-03-27 晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310103947.0A CN104078426B (zh) 2013-03-27 2013-03-27 晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN104078426A CN104078426A (zh) 2014-10-01
CN104078426B true CN104078426B (zh) 2017-04-19

Family

ID=51599611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310103947.0A Active CN104078426B (zh) 2013-03-27 2013-03-27 晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN104078426B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560046B (zh) * 2017-09-26 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109524299B (zh) * 2018-11-22 2020-11-24 上海华力微电子有限公司 栅极结构的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008059647B3 (de) * 2008-11-28 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Gateelektrodenstruktur mit Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateoberseite
DE102009046261B4 (de) * 2009-10-30 2012-05-16 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
CN102074468A (zh) * 2009-11-25 2011-05-25 中国科学院微电子研究所 一种实现源漏和栅分开硅化的方法
US8450834B2 (en) * 2010-02-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers
US8697557B2 (en) * 2011-06-07 2014-04-15 Globalfoundries Inc. Method of removing gate cap materials while protecting active area

Also Published As

Publication number Publication date
CN104078426A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
US10840126B2 (en) FinFET structure with different fin heights and method for forming the same
US9608061B2 (en) Fin field-effct transistors
US8114746B2 (en) Method for forming double gate and tri-gate transistors on a bulk substrate
US9196613B2 (en) Stress inducing contact metal in FinFET CMOS
US10177146B2 (en) Semiconductor structure with improved punch-through and fabrication method thereof
CN104752214B (zh) 鳍式场效应管的形成方法
US8980718B2 (en) PMOS transistors and fabrication method
CN103531453A (zh) 半导体集成器件及其制作方法
US20160126327A1 (en) Method of making a split gate memory cell
CN103545183A (zh) Cmos器件及其制作方法
US8030214B2 (en) Method of fabricating gate structures
CN112786438A (zh) 半导体器件及其栅极结构的形成方法
CN104517901B (zh) Cmos晶体管的形成方法
TWI667698B (zh) 半導體元件及其形成方法
CN103545186A (zh) 一种制造金属栅半导体器件的方法
CN104425373B (zh) Cmos结构的形成方法
US8999803B2 (en) Methods for fabricating integrated circuits with the implantation of fluorine
CN106935505B (zh) 鳍式场效应晶体管的形成方法
US8610239B2 (en) Semiconductor device and method of manufacturing the same
CN104752202A (zh) 一种半导体器件的制造方法
CN105244318B (zh) 一种半导体器件及其制造方法和电子装置
TW202018777A (zh) 一種製作半導體元件的方法
CN104078426B (zh) 晶体管的形成方法
CN109920733B (zh) 半导体结构及晶体管的形成方法
CN106328501A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant