JP2005093909A - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP2005093909A
JP2005093909A JP2003328226A JP2003328226A JP2005093909A JP 2005093909 A JP2005093909 A JP 2005093909A JP 2003328226 A JP2003328226 A JP 2003328226A JP 2003328226 A JP2003328226 A JP 2003328226A JP 2005093909 A JP2005093909 A JP 2005093909A
Authority
JP
Japan
Prior art keywords
chamber
film
metal
silicon compound
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003328226A
Other languages
English (en)
Other versions
JP2005093909A5 (ja
Inventor
Yasuo Kobayashi
林 保 男 小
Takeshi Hashimoto
本 毅 橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003328226A priority Critical patent/JP2005093909A/ja
Priority to US10/571,256 priority patent/US20070032073A1/en
Priority to CNA2004800268715A priority patent/CN1853259A/zh
Priority to KR1020067005453A priority patent/KR100855767B1/ko
Priority to PCT/JP2004/012647 priority patent/WO2005029562A1/ja
Publication of JP2005093909A publication Critical patent/JP2005093909A/ja
Publication of JP2005093909A5 publication Critical patent/JP2005093909A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 熱履歴が基板中の不純物の分布に好ましくない影響を与えてしまう高温アニールを必要としない処理方法を提供する。
【解決手段】 この基板処理方法は、ＭＯＳＦＥＴ１１のゲート２１、ソース１５、ドレン１７表層に形成された自然酸化膜を、活性化されたＮＦ３ガスで除去し、この自然酸化膜が除去されたゲート２１、ソース１５、ドレン１７の表面にＣｏ膜９１を形成し、このＭＯＳＦＥＴに対して低温アニールを行い、このＣｏ膜９１と、ゲート２１、ソース１５、ドレン１７のシリコン化合物とを反応させてこのシリコン化合物の表層に金属シリサイド層を形成する。
【選択図】 図３

Description

本発明は、金属シリサイド層をＳｉ系材料層の表層に形成する基板処理方法に関する。
半導体装置の高集積化に伴い、例えばＭＯＳＦＥＴにおいて、不純物拡散層であるソース、ドレインの低抵抗化が重要になってきている。
この不純物拡散層の低抵抗化の手法としては、電気抵抗の低い金属シリサイド層を不純物拡散層の表面に形成するシリサイド化手法が開発されている。シリサイド化手法は、Ｓｉ系材料層の全面にシリサイド化できる金属膜を薄く堆積させ、熱処理（シリサイド化アニーリング）を施して、金属膜とＳｉ系材料層とが接触した部分でシリサイド化反応を進行させ、金属シリサイドを形成する方法である。
このシリサイド化工程を行うには、その前工程として、Ｓｉ系材料層の表面に形成されている自然酸化膜を除去する必要がある。従来、この自然酸化膜の除去方法としては、ＤＨＦ（ＨＦ/Ｈ２Ｏ）等のウエット洗浄が採用されていた。
従来の技術に関する特許文献としては、以下のものがある。
特開２０００−３１５６６２号公報 特開平１０−３３５３１６号公報
ところで、このＤＨＦ洗浄を採用する方法では、金属シリサイド層の抵抗値を十分に下げるには、アニール工程で５５０℃以上に加熱する必要がある。図６はこれを示すグラフであって、ＤＨＦ洗浄を採用した場合、コバルトシリサイドの抵抗値を６０ohm/sq 程度に抑えるには、５５０℃以上に加熱する必要があることがわかる。これは、ＤＨＦ洗浄をしてもなおＳｉ系材料層表面に僅かながら酸化膜が残存し、そのためシリサイド化のためにより多くのエネルギを必要とするからである。
しかしながら、加熱温度を高くすると、この高温アニールに起因する熱履歴が基板中の不純物の分布に好ましくない影響を与えてしまうという問題点があった。
本発明は、上記問題点を解決するためになされたものであって、金属シリサイド形成のための高温処理を必要としない基板処理方法及び基板処理装置を提供することを目的としている。
本発明の第１の特徴は、シリコン化合物の表層に形成された酸化膜を、活性化された反応ガスで除去する工程と、この酸化膜が除去されたシリコン化合物の表面に金属を成膜する工程と、この成膜された金属とシリコン化合物とを反応させて前記シリコン化合物の表層に金属シリサイドを形成する工程とを備えたことである。
本発明の第２の特徴は、前記シリコン化合物の表面に金属膜を成膜する工程と、前記金属シリサイドを形成する工程とを同時に行うことである。
本発明の第３の特徴は、前記成膜された金属とシリコン化合物との反応は、アニールすることによって行われるとともに、前記成膜された金属とシリコン化合物との反応は前記シリコン化合物の表面に金属を成膜する工程の後に行われることである。
本発明の第４の特徴は、前記反応ガスは、ＮＦ３であることである。
本発明の第５の特徴は、前記活性化は、プラズマによって活性化された活性化ガスに反応ガスを添加して行うことである。
本発明の第６の特徴は、前記活性化ガスは、Ｎ２とＨ２との混合ガスであることである。
本発明の第７の特徴は、前記成膜される金属は、Ｃｏであることである。
本発明の第８の特徴は、前記成膜される金属は、Ｎｉであることである。
本発明の第９の特徴は、ゲートとソース、ドレン領域との間にサイドウォールを有するＭＯＳトランジスタにおいて、前記ゲート、ソース、ドレン領域の表層に形成された酸化膜を活性化された反応ガスで除去する工程と、この酸化膜が除去された前記ゲート、ソース、ドレン領域の表面に金属を成膜する工程と、この金属膜が成膜された前記ゲート、ソース、ドレン領域をアニールして前記ゲート、ソース、ドレン領域の表層に金属シリサイドを形成する工程とを備えたことである。
本発明の第１０の特徴は、シリコン化合物の表層に形成された酸化膜を、活性化された反応ガスで除去する酸化膜除去室と、この酸化膜が除去されたシリコン化合物の表面に金属を成膜する金属成膜室と、前記酸化膜除去室と前記金属成膜室とに接続され、被処理体をこれら酸化膜除去室と金属成膜室との間で搬送する搬送装置を有する搬送室とを備えたことである。
本発明の第１１の特徴は、シリコン化合物の表層に形成された酸化膜に活性化された反応ガスを反応させて生成膜を形成する生成膜形成室と、この生成膜が形成されたシリコン化合物を加熱して、前記生成膜を気化させて除去する生成膜除去室と、前記生成膜が除去されたシリコン化合物の表面に金属を成膜する金属成膜室と、前記生成膜形成室と前記生成膜除去室と前記金属成膜室に接続され、これら生成膜形成室と生成膜除去室と金属成膜室との間で被処理体を非反応性雰囲気中で搬送する搬送装置を有する搬送室とを備えたことである。
以上説明したように、本発明にあっては、シリコン化合物の表層に形成された酸化膜を、活性化された反応ガスで除去する工程と、この酸化膜が除去されたシリコン化合物の表面に金属を成膜する工程と、この成膜された金属とシリコン化合物とを反応させて前記シリコン化合物の表層に金属シリサイドを形成する工程とを備えているから、熱履歴が基板中の不純物の分布に好ましくない影響を与えてしまう高温アニールを必要としない処理方法を提供することができる。
以下、本発明の基板処理方法及び基板処理装置の実施の形態について図１ないし図６を参照して説明する。
図１は、本発明の処理方法が適用されるＭＯＳＦＥＴ１１を示す断面図である。この図において符号１３はＳｉ基板を示す。このＳｉ基板１３の両側には不純物拡散層であるソース１５とドレン１７が設けられている。このソース１５、ドレン１７の間のＳｉ基板が露出している部分にはゲート酸化膜１９を介して多結晶シリコンからなるゲート２１が設けられている。そして、このゲート２１の両側には、サイドウォール２３が設けられている。
このようなＭＯＳＦＥＴ１１は、図４に示すような基板処理装置４１で処理される。この基板処理装置４１は、中央部に搬送室４３を有している。この搬送室４３には、ウエハ搬送用の搬送装置が設けられている。この搬送室４３の内部は、非反応性雰囲気、例えば真空になされており、ウエハＷの搬送中にウエハＷに自然酸化膜が発生することを抑制することができる。この搬送室４３には、未処理ウエハＷを搬送室４３に搬入するためのロードロック室４５が接続されている。
このロードロック室４５の反対側には、搬送室４３に接続して低温処理室４７が設けられている。
この低温処理室４７は、図５に示すように、真空引きのできる処理容器４９を有しており、この処理容器４９内には処理されるウエハＷを載置する載置台５１が設けられている。一方、この処理容器４９の天井壁にはプラズマ形成管５３が設けられ、このプラズマ形成管５３を通って、プラズマによって活性化されたＮ２ガス、Ｈ２ガスが処理容器４９内に供給される。このプラズマ形成管５３の下端には、下方に向かって傘状に広がった覆い部材５５が接続されており、載置台５１上のウエハＷに向かってガスを効率的に流下できるようになっている。
また、覆い部材５５の内周側には、多数のガス孔５７を有する環状のシャワーヘッド５９が配設され、このシャワーヘッド５９には、連通管６１が接続されている。そして、この連通管６１を通ってＮＦ３ガスがシャワーヘッド５９に供給され、多数のガス孔５７から覆い部材５５内に供給される。このようにして、この覆い部材５５内でＮＦ３ガスがＮ２、Ｈ２の活性ガス種に衝突して、ＮＦ３ガスも活性化する。そして、この活性化したＮＦ３ガスがウエハＷ上のＭＯＳＦＥＴの表面に形成された自然酸化膜と反応して、生成膜が形成される。
低温処理室４７の隣には、加熱室７１が搬送室４３に接続して設けられている。この加熱室７１には、ウエハＷが低温処理室４７から搬送室４３を経由して搬入される。ここでは、低温処理室４７でウエハＷ上のＭＯＳＦＥＴの表面に形成された生成膜を加熱することによって、気化させ、ウエハ表面を洗浄する。
前記低温処理室４７の加熱室７１と反対の側には、Ｃｏスパッタリング室８１が搬送室４３に接続して設けられ、このＣｏスパッタリング室の隣には、ＴｉＮスパッタリング室８３が同様に搬送室４３に接続して設けられている。このＣｏスパッタリング室８１では、洗浄されたＭＯＳＦＥＴの表面にスパッタリングによってＣｏ膜を形成する。そして、次のＴｉＮスパッタリング室８３では、さらにこのＣｏ膜の上にＴｉＮ膜をスパッタリングによって形成する。
ＴｉＮスパッタリング室８３の隣には、アニール室８５が搬送室４３に接続して設けられている。このアニール室８５は、Ｃｏ成膜がなされたウエハＷにアニール工程を施すところである。
なお、加熱室７１の隣には、冷却室８７が搬送室４３に接続されて設けられている。ここは、処理されて加熱されたウエハＷを冷却することによって、ウエハが反応性雰囲気に戻っても、反応しないようになっている。
次に、このような基板処理室４１を用いてＭＯＳＦＥＴにシリサイド化処理を行う方法について図１ないし図３を参照して説明する。
まず、図１に示すようなＭＯＳＦＥＴを、図４に示す低温処理室４７に搬入する。そして、この中で活性化されたＮＦ３と自然酸化膜とを反応させ、生成膜を形成させる。
ついで、このＭＯＳＦＥＴを加熱室７１に搬入して加熱し、生成膜を気化させて洗浄を行う（以下この洗浄方法をＮＯＲ洗浄という）。
このようにして、表面が洗浄されたＭＯＳＦＥＴを、まずＣｏスパッタリング室８１に搬入し、図２に示すように、表面にＣｏ膜９１を形成し、ＴｉＮスパッタリング室８３に搬入して、その表面にＴｉＮ膜９３を形成する。このＴｉＮ膜９３はＣｏ膜９１が酸化するのを防止するためのものである。
ついで、このＭＯＳＦＥＴをアニール室８５に搬入する。そして、ここで低温（４５０〜５５０℃）でアニールを行い、ソース１５、ドレン１７、ゲート２１表面にＣｏＳｉ層９５を形成する。
ここで、低温（４５０〜５５０℃）アニールが可能なのは、以下の理由による。
すなわち、図６に示すように、ＮＯＲ洗浄を採用した場合、アニール温度４５０〜５５０℃で、コバルトシリサイドの抵抗を６０ohm/sq にすることができる。従って、この基板処理方法にあっては、ＤＨＦ洗浄を採用した場合と異なり遙かに低温でアニールできることになり、高温アニールに起因する熱履歴が基板中の不純物の分布に好ましくない影響を与えてしまうことを防止することができる。
つぎに、このＭＯＳＦＥＴを搬送室４３とロードロック室４５を通って搬出し、メタル洗浄室（図示せず）に搬入する。そして、ここでＳＰＭ洗浄を行い、残存しているＣｏ膜とＴｉＮ膜を除去する。
その後、このＭＯＳＦＥＴをメタル洗浄室から搬出し第２アニール室（図示せず）に搬入して６５０℃以上で再度アニールを行う。これによって、ソース１５、ドレン１７、ゲート２１の表面に形成されたＣｏＳｉ層９１をＣｏＳｉ２層９７に変化させ、Ｃｏシリサイド層を形成する。
このように、上記基板処理方法にあっては、ＭＯＳＦＥＴ１１のゲート２１、ソース１５、ドレン１７表層に形成された自然酸化膜を、活性化されたＮＦ３ガスで除去し、この自然酸化膜が除去されたゲート２１、ソース１５、ドレン１７の表面にＣｏ膜９１を形成し、このＭＯＳＦＥＴに対して低温アニール（４５０〜５５０℃）を行い、このＣｏ膜９１と、ゲート２１、ソース１５、ドレン１７のシリコン化合物とを反応させてこのシリコン化合物の表層に金属シリサイド層を形成するようにしている。従って、自然酸化膜をＤＨＦ洗浄を採用して除去する場合に比して、アニール工程をより低温で行うことができ、高温アニールに起因する熱履歴が基板中の不純物の分布に好ましくない影響を与えることを防止することができる。
また、Ｃｏ膜９１の表面にＴｉＮ膜９３を成膜しているから、Ｃｏ膜形成後にＣｏ膜が酸化するのを防止することができる。
また、上記基板処理装置４１にあっては、シリコン化合物の表層に形成された酸化膜に活性化された反応ガスを反応させて生成膜を形成する低温処理室４７と、この生成膜が形成されたシリコン化合物を加熱して、前記生成膜を気化させて除去する加熱室７１と、前記生成膜が除去されたシリコン化合物の表面に金属を成膜するＣｏスパッタリング室８１と、前記低温処理室４７と前記加熱室７１とＣｏスパッタリング室８１とに接続され、これら低温処理室４７と加熱室７１とＣｏスパッタリング室８１との間でウエハを非反応性雰囲気で搬送する搬送装置を有する搬送室４３とを備えているから、酸化膜除去、Ｃｏ膜形成、Ｃｏシリサイド層形成を効率よく行うことができるとともに、これらの工程中に不必要な酸化が生ずるのを防止することができる。
なお、上記実施の形態においては、ＭＯＳＦＥＴのゲート、ソース、ドレン表面にＣｏ膜を形成する工程の後に、Ｃｏシリサイドを形成する工程を行うようにしているが、これに限る必要はなく、ゲート、ソース、ドレン表面にＣｏ膜を形成する工程と、Ｃｏシリサイドを形成する工程とを同時に行うようにしてもよい。このようにすれば、工程を短縮することができ、スループットを向上させることができる。
また、上記実施の形態においては、ＭＯＳＦＥＴのゲート、ソース、ドレン表面にＣｏ膜を形成するようにしているが、これに限る必要はなく、Ｎｉ膜を形成するようにしてもよい。
さらに、上記実施の形態においては、ＭＯＳＦＥＴのゲート、ソース、ドレンの表面にＣｏシリサイドを形成する場合について説明しているが、これに限る必要はなく、表層に酸化膜が形成されているシリコン化合物において、この酸化膜を除去後金属シリサイドを形成するすべての場合適用してもよく、例えば、エレベーテッドソース、ドレンにも適用できることは勿論である。
本発明の実施形態の基板処理方法でＭＯＳＦＥＴを処理する場合の第１のステップを示す断面図。 本発明の実施形態の基板処理方法でＭＯＳＦＥＴを処理する場合の第２のステップを示す断面図。 本発明の実施形態の基板処理方法でＭＯＳＦＥＴを処理する場合の第３のステップを示す断面図。 本発明の実施形態の基板処理装置を示す平面図。 本発明の実施形態において低温処理を行う低温処理室を示す断面図。 ＤＨＦ洗浄を施した場合とＮＯＲ洗浄を施した場合におけるアニール温度とコバルトシリサイド抵抗との関係を示すグラフ。
符号の説明
１１ ＭＯＳＦＥＴ
１５ ソース
１７ ドレン
２１ ゲート
４１ 基板処理装置
４３ 搬送室
４７ 低温処理室
７１ 加熱室
８１ Ｃｏスパッタリング室
９１ Ｃｏ膜
９５ ＣｏＳｉ層

Claims (11)

  1. シリコン化合物の表層に形成された酸化膜を、活性化された反応ガスで除去する工程と、
    この酸化膜が除去されたシリコン化合物の表面に金属を成膜する工程と、
    この成膜された金属とシリコン化合物とを反応させて前記シリコン化合物の表層に金属シリサイドを形成する工程と、
    を備えたことを特徴とする基板処理方法。
  2. 前記シリコン化合物の表面に金属膜を成膜する工程と、前記金属シリサイドを形成する工程とを同時に行うことを特徴とする請求項１に記載の基板処理方法。
  3. 前記成膜された金属とシリコン化合物との反応は、アニールすることによって行われるとともに、前記成膜された金属とシリコン化合物との反応は前記シリコン化合物の表面に金属を成膜する工程の後に行われることを特徴とする請求項１に記載の基板処理方法。
  4. 前記反応ガスは、ＮＦ３であることを特徴とする請求項１ないし３のいずれかに記載の基板処理方法。
  5. 前記活性化は、プラズマによって活性化された活性化ガスに反応ガスを添加して行うことを特徴とする請求項１ないし４のいずれかに記載の基板処理方法。
  6. 前記活性化ガスは、Ｎ２とＨ２との混合ガスであることを特徴とする請求項５に記載の基板処理方法
  7. 前記成膜される金属は、Ｃｏであることを特徴とする請求項１ないし６のいずれかに記載の基板処理方法。
  8. 前記成膜される金属は、Ｎｉであることを特徴とする請求項１ないし６のいずれかに記載の基板処理方法。
  9. ゲートとソース、ドレン領域との間にサイドウォールを有するＭＯＳトランジスタにおいて、
    前記ゲート、ソース、ドレン領域の表層に形成された酸化膜を活性化された反応ガスで除去する工程と、
    この酸化膜が除去された前記ゲート、ソース、ドレン領域の表面に金属を成膜する工程と、
    この金属膜が成膜された前記ゲート、ソース、ドレン領域をアニールして前記ゲート、ソース、ドレン領域の表層に金属シリサイドを形成する工程と、
    を備えたことを特徴とする基板処理方法。
  10. シリコン化合物の表層に形成された酸化膜を、活性化された反応ガスで除去する酸化膜除去室と、
    この酸化膜が除去されたシリコン化合物の表面に金属を成膜する金属成膜室と、
    前記酸化膜除去室と前記金属成膜室とに接続され、被処理体をこれら酸化膜除去室と金属成膜室との間で搬送する搬送装置を有する搬送室と、
    を備えたことを特徴とする基板処理装置。
  11. シリコン化合物の表層に形成された酸化膜に活性化された反応ガスを反応させて生成膜を形成する生成膜形成室と、
    この生成膜が形成されたシリコン化合物を加熱して、前記生成膜を気化させて除去する生成膜除去室と、
    前記生成膜が除去されたシリコン化合物の表面に金属を成膜する金属成膜室と、
    前記生成膜形成室と前記生成膜除去室と前記金属成膜室に接続され、これら生成膜形成室と生成膜除去室と金属成膜室との間で被処理体を非反応性雰囲気中で搬送する搬送装置を有する搬送室と、
    を備えたことを特徴とする基板処理装置。
JP2003328226A 2003-09-19 2003-09-19 基板処理方法及び基板処理装置 Pending JP2005093909A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003328226A JP2005093909A (ja) 2003-09-19 2003-09-19 基板処理方法及び基板処理装置
US10/571,256 US20070032073A1 (en) 2003-09-19 2004-09-01 Method of substrate processing and apparatus for substrate processing
CNA2004800268715A CN1853259A (zh) 2003-09-19 2004-09-01 基板处理方法和基板处理装置
KR1020067005453A KR100855767B1 (ko) 2003-09-19 2004-09-01 기판처리방법
PCT/JP2004/012647 WO2005029562A1 (ja) 2003-09-19 2004-09-01 基板処理方法及び基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003328226A JP2005093909A (ja) 2003-09-19 2003-09-19 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2005093909A true JP2005093909A (ja) 2005-04-07
JP2005093909A5 JP2005093909A5 (ja) 2006-10-26

Family

ID=34372894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003328226A Pending JP2005093909A (ja) 2003-09-19 2003-09-19 基板処理方法及び基板処理装置

Country Status (5)

Country Link
US (1) US20070032073A1 (ja)
JP (1) JP2005093909A (ja)
KR (1) KR100855767B1 (ja)
CN (1) CN1853259A (ja)
WO (1) WO2005029562A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214538A (ja) * 2006-01-11 2007-08-23 Renesas Technology Corp 半導体装置およびその製造方法
US7867789B2 (en) * 2005-07-18 2011-01-11 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920054B1 (ko) * 2008-02-14 2009-10-07 주식회사 하이닉스반도체 반도체 소자의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613403A (ja) * 1992-03-02 1994-01-21 Digital Equip Corp <Dec> Ｍｏｓ集積回路上の自己整列珪化コバルト
JPH0738104A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体装置の製造方法
JP2001053055A (ja) * 1999-08-13 2001-02-23 Tokyo Electron Ltd 処理装置及び処理方法
JP2001244214A (ja) * 2000-01-29 2001-09-07 Samsung Electronics Co Ltd シリサイド膜を備えた半導体素子の製造方法
JP2001274111A (ja) * 1999-11-09 2001-10-05 Applied Materials Inc サリサイド・プロセス用の化学的プラズマ洗浄

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950973A (ja) * 1995-08-10 1997-02-18 Sony Corp シリサイド層の形成方法
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US6706334B1 (en) * 1997-06-04 2004-03-16 Tokyo Electron Limited Processing method and apparatus for removing oxide film
US6494959B1 (en) * 2000-01-28 2002-12-17 Applied Materials, Inc. Process and apparatus for cleaning a silicon surface
US6335249B1 (en) * 2000-02-07 2002-01-01 Taiwan Semiconductor Manufacturing Company Salicide field effect transistors with improved borderless contact structures and a method of fabrication
JP4493796B2 (ja) * 2000-03-30 2010-06-30 東京エレクトロン株式会社 誘電体膜の形成方法
KR100434110B1 (ko) * 2002-06-04 2004-06-04 삼성전자주식회사 반도체 장치의 제조방법
KR100452273B1 (ko) * 2002-10-22 2004-10-08 삼성전자주식회사 챔버의 클리닝 방법 및 반도체 소자 제조 방법
KR100688493B1 (ko) * 2003-06-17 2007-03-02 삼성전자주식회사 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613403A (ja) * 1992-03-02 1994-01-21 Digital Equip Corp <Dec> Ｍｏｓ集積回路上の自己整列珪化コバルト
JPH0738104A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体装置の製造方法
JP2001053055A (ja) * 1999-08-13 2001-02-23 Tokyo Electron Ltd 処理装置及び処理方法
JP2001274111A (ja) * 1999-11-09 2001-10-05 Applied Materials Inc サリサイド・プロセス用の化学的プラズマ洗浄
JP2001244214A (ja) * 2000-01-29 2001-09-07 Samsung Electronics Co Ltd シリサイド膜を備えた半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867789B2 (en) * 2005-07-18 2011-01-11 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
US9147578B2 (en) 2005-07-18 2015-09-29 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
JP2007214538A (ja) * 2006-01-11 2007-08-23 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1853259A (zh) 2006-10-25
WO2005029562A1 (ja) 2005-03-31
KR100855767B1 (ko) 2008-09-01
US20070032073A1 (en) 2007-02-08
KR20060090224A (ko) 2006-08-10

Similar Documents

Publication Publication Date Title
US10741435B2 (en) Oxidative volumetric expansion of metals and metal containing compounds
US6878627B1 (en) Semiconductor device with cobalt silicide contacts and method of making the same
US7662236B2 (en) Method for forming insulation film
US10615050B2 (en) Methods for gapfill in high aspect ratio structures
JP2007311540A (ja) 半導体装置の製造方法
JP2007281298A (ja) 半導体装置の製造方法
TWI821158B (zh) 用於半導體製程的整合系統
JPWO2008047564A1 (ja) 半導体装置の製造方法及び半導体装置
JP2013110418A (ja) 半導体装置の製造方法
US10636659B2 (en) Selective deposition for simplified process flow of pillar formation
JP2005093909A (ja) 基板処理方法及び基板処理装置
JP2005093909A5 (ja)
US20210280451A1 (en) Low temperature steam free oxide gapfill
US20210013038A1 (en) Methods of Forming Tungsten Pillars
US11955381B2 (en) Low-temperature plasma pre-clean for selective gap fill
JP3199945B2 (ja) 半導体装置の製造方法およびその製造装置
JPH05291177A (ja) 半導体装置の製造方法
JP2004319567A (ja) 半導体装置の製造方法及び半導体装置
JPH09219514A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101001