KR100241508B1 - 반도체 소자의 필드 산화막 형성 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 필드 산화막 형성 방법.

2. 발명이 해결하려고 하는 기술적 과제

트렌치 방법에 의한 필드 산화막 형성 공정에서 트렌치를 형성하기 위해 실시하는 건식 식각시 플라즈마에 의한 트렌치 측면의 손상 및 트렌치 부위를 채워주는 산화막의 특성이 열악하기 때문에 활성 영역과 맞닿는 부분에 결함이 발생하여 디바이스의 전기적인 특성을 열악하게 하는 문제점을 해결하려 함.

3. 발명의 해결 방법의 요지

트렌치 형성시 건식 식각에 의해 손상된 트렌치 측면을 희생 산화막을 성장시켜 회복하고 필드 산화막과 활성 영역이 맞닿는 결함 부분을 개선하기 위해 안전 산화막을 성장시킨 후 트렌치를 형성하여 필드 산화막을 형성시킴.

Description

반도체 소자의 필드 산화막 형성 방법

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 각각의 소자를 절연시키기 위해 사용되는 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.

종래의 트렌치 방법에 의한 필드 산화막 형성은 트렌치 형성을 위해 실시하는 건식 식각시 플라즈마에 의한 트렌치 측면의 손상 및 트렌치 부위를 채워주는 산화막의 특성이 열악하기 때문에 활성화 영역(active area)과 맞닿는 가장자리 영역에 결함이 발생한다. 이러한 결함은 디바이스의 문턱 전압 및 게이트 전극의 브레이크아웃 현상이 일찍 일어나는 등 전기적인 특성을 열악하게 하는 문제점을 가지고 있다.

도 1(a) 및 도 1(c)는 종래의 트렌치 방법에 의한 필드 산화막 형성 방법의 문제점을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.

도 1(a)에 도시된 바와 같이 실리콘 기판(11) 상부에 패드 산화막(12) 및 패드 질화막(13)을 순차적으로 성장시킨다. 패드 질화막(13) 상부에 감광막(14)을 도포하고 포토리소그라피 공정으로 필드 산화막이 형성될 부위를 패터닝한 후 노출된 부분의 패드 질화막(13) 및 패드 산화막(12)을 건식 식각한다. 그리고 노출된 실리콘 기판(11)을 일정 깊이로 식각하여 트렌치(10)를 형성시킨다.

도 1(b)는 감광막(14)을 제거한 후 전체 구조 상부에 화학 증착 방법에 의해 산화막(15)을 증착시킨 단면도이다.

도 1(c)는 화학적 기계적 연마 방법으로 패드 질화막(13)이 드러날 때까지 산화막(15)을 연마하여 평탄화시킨 후 패드 질화막(13) 및 패드 산화막(12)을 순차적으로 제거한 단면도이다. 패드 질화막(13) 및 패드 산화막(12)이 제거될 때 그 사이에 존재하는 산화막(15)도 어느 정도 제거되어 도시된 바와 같은 모양의 필드 산화막(15A)이 형성된다. 그런데 도시된 바와 같이 필드 산화막(15A)의 가장자리 부위에 결함부(16)가 발생되며, 이로 인하여 전술한 바와 같은 전기적인 특성을 열악하게 하는 문제점을 야기시킨다.

따라서, 본 발명은 손상된 트렌치 측면 및 필드 산화막 가장 자리 부분의 결함부를 개선시켜 상술한 문제점을 해결할 수 있는 필드 산화막 형성 방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명은 트렌치 형성시 건식 식각에 의해 손상된 트렌치 측면을 희생 산화막을 성장시켜 회복하고 필드 산화막과 활성 영역이 맞닿는 결함 부분을 개선하기 위해 안전 산화막을 성장시킨 후 트렌치를 형성하여 필드 산화막을 형성시키는 것을 특징으로 한다.

또한, 본 발명은 안전 산화막을 형성한 후 스페이서를 형성하는 것을 더 포함하여 필드 산화막 형성 전에 실시하는 희생 산화막에 의한 트렌치 측면의 손실을 보상하는 것을 특징으로 한다.

도 1(a) 내지 도 1(c)는 종래의 필드 산화막 형성 방법의 문제점을 설명하기 위해 순서적으로 도시한 단면도.

도 2(a) 내지 도 2(d)는 본 발명의 제 1 실시 예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.

도 3(a) 내지 도 3(d)는 본 발명의 제 2 실시 예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.

* 도면의 주요부분에 대한 부호의 설명

10, 20, 30 : 트렌치 11, 21, 31: 실리콘 기판

12 : 패드 산화막 13, 23, 33 : 패드 질화막

14, 24, 34 : 감광막 15, 27, 37 : 충진 산화막

15A, 27A, 37A : 필드 산화막 16 : 결함부

22, 32 : 패드 산화막 25, 35 : 안전 산화막

26, 36 : 희생 산화막

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 2(a) 내지 도 2(d)는 본 발명의 제 1 실시 예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.

도 2(a)에 도시된 바와 같이 실리콘 기판(21)을 세정하여 매우 얇은 패드 산화막(22)을 형성시킨 후 질화막을 증착시켜 패드 질화막(23)을 형성시킨다. 이후 감광막(24)을 도포한 후 포토리소그라피 공정으로 필드 산화막이 형성될 부분을 패터닝한다. 패터닝된 감광막(24)을 마스크로하여 패드 질화막(23) 및 패드 산화막(22)을 건식 식각 방법에 의해 식각하여 필드 산화막이 성장될 지역의 실리콘 기판(21)을 노출시킨다. 여기서, 패드 산화막(22)은 다음과 같은 습식 세정 방법에 의해 형성시킨다. 실리콘 기판(21) 상부에 존재하는 자연 산화막을 제거하기 위해 먼저 희석된 불산 용액으로 세정한다. 그리고 암모니아수(NH₄OH)와 과산화수소(H₂O₂)가 혼합된 용액으로 세정한다. 이러한 두 번의 세정 공정을 실시하면 혼합 용액중의 과산화수소(H₂O₂)에 존재하는 산소에 의해서 패드 산화막(22)이 성장된다. 이때 암모니아와 과산화수소의 혼합 용액으로 세정할 때 실리콘 기판(21) 표면이 암모니아수에 의해 식각되어 거칠어지는 것을 방지하기 위해 혼합 용액의 온도는 40℃ 이하에서 실시하며, 혼합 용액의 암모니아:과산화수소:초순수의 혼합 비율은 1:4:20에서 1:10:100 사이의 비율로 실시한다. 이러한 조건으로 세정을 실시하면 패드 산화막(22)은 4∼10Å의 두께로 성장된다. 또한 패드 질화막(23)은 650∼800℃의 증착 온도에서 600∼1400Å의 두께로 형성시킨다. 패드 질화막(23)은 실리콘 기판(21)의 손실이 적도록 패드 질화막 두께의 30% 이내로 오버 식각한다.

도 2(b)에 도시된 바와 같이 감광막(24)을 제거하고 노출된 실리콘 기판(21)을 습식 세정한 후 산화시켜 안전 산화막(25)을 형성시킨다. 그리고 건식 식각을 실시하여 안전 산화막(25) 및 필드 산화막이 채워질 부위에 트렌치(20)를 형성시킨다. 이후 건식 식각시의 플라즈마로 인한 트렌치(10) 측면의 손상된 부위를 회복시키기 위하여 노출된 실리콘 기판(21)을 산화시켜 희생 산화막(26)을 성장시킨다. 여기서 노출된 실리콘 기판(21) 상부의 습식 세정은 실리콘 기판(21) 표면위에 잔류하는 유기물을 제거하기 위하여 황산과 과산화수소수가 혼합된 케미컬 용액을 사용하여 전처리하고 불산이 포함된 케미컬 용액을 사용하여 후처리한다. 이때 습식 세정을 실시하기 위한 전처리는 황산 대 과산화수소수가 3∼5 대 1의 혼합 비율로 혼합된 케미컬 용액으로 90∼130℃의 온도에서 5분 이상 실시하며, 후처리는 초순수 대 불산이 1 대 50∼300의 비율로 혼합된 희석 불산 용액으로 실리콘 기판위의 자연 산화막이 완전히 제거될 때까지 실시한다. 실리콘 기판(21)을 세정한 후 안전 산화막(25)을 700∼850℃의 산화 온도에서 H₂O와 O₂를 이용한 습식 산화 공정을 실시하거나, 800∼1000℃의 산화 온도에서 O₂를 이용한 건식 산화 공정을 실시하여 300∼800Å의 두께로 형성시킨다. 안전 산화막(25)을 형성시킨 후 1000∼2000Å의 깊이로 트렌치(20)를 형성시킨다. 트렌치(20)를 형성시킨 후 희생 산화막(26)을 형성시키는데 산화 공정전의 세정은 안전 산화막(25) 형성전의 세정 방식으로 실시하며, 안전 산화막(25)의 손실이 크지 않도록 한다. 또한 희생 산화막(26)은 750∼900℃의 온도 범위에서 습식 또는 건식 산화 공정을 실시하여 50∼300Å의 두께로 형성시킨다.

도 2(c)에 도시된 바와 같이 희생 산화막(26)을 형성시킨 후 전체 구조 상부에 화학 증착 방식에 의하여 충진 산화막(27)을 증착하여 형성된 트렌치를 충분히 매립한 후 열처리하여 산화막의 특성을 향상시킨다. 이때 충진 산화막(27)은 트렌치 내부 및 패드 질화막(23) 상부까지 충분히 덮히도록 4000∼7000Å의 두께로 증착한다. 증착된 충진 산화막(27)이 더욱 평탄화되도록 질소 또는 아르곤 가스 분위기에서 900∼1100℃의 온도로 30분∼2시간 열처리한다.

도 2(d)에 도시된 바와 같이 충진 산화막(27)을 증착하고 열처리한 후 화학적 기계적 연마 방식을 통하여 패드 질화막(23)이 노출될 때까지 증착된 충진 산화막(27)을 연마한다. 이후 패드 질화막(23) 및 패드 산화막(22)을 순차적으로 제거하여 필드 산화막(27A)을 형성시킨다.

도 3(a) 내지 도 3(d)는 본 발명의 제 2 실시 예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.

도 3(a)에 도시된 바와 같이 실리콘 기판(31)을 세정하여 매우 얇은 패드 산화막(32)을 형성시킨 후 질화막을 증착시켜 패드 질화막(33)을 형성시킨다. 이후 감광막(34)을 도포한 후 포토리소그라피 공정으로 필드 산화막이 형성될 부분을 패터닝한다. 패터닝된 감광막(34)을 마스크로하여 패드 질화막(33) 및 패드 산화막(32)을 건식 식각 방법에 의해 식각하여 필드 산화막이 성장될 지역의 실리콘 기판(31)을 노출시킨다. 여기서, 패드 산화막(32)은 다음과 같은 습식 세정 방법에 의해 형성시킨다. 실리콘 기판(31) 상부에 존재하는 자연 산화막을 제거하기 위해 먼저 희석된 불산 용액으로 세정한다. 그리고 암모니아수(NH₄OH)와 과산화수소(H₂O₂)가 혼합된 용액으로 세정한다. 이러한 두 번의 세정 공정을 실시하면 혼합 용액중의 과산화수소(H₂O₂)에 존재하는 산소에 의해서 패드 산화막(32)이 성장된다. 이때 암모니아와 과산화수소의 혼합 용액으로 세정할 때 실리콘 기판(31) 표면이 암모니아수에 의해 식각되어 거칠어지는 것을 방지하기 위해 혼합 용액의 온도는 40℃ 이하에서 실시하며, 혼합 용액의 암모니아:과산화수소:초순수의 혼합 비율은 1:4:20에서 1:10:100 사이의 비율로 실시한다. 이러한 조건으로 세정을 실시하면 패드 산화막(32)은 4∼10Å의 두께로 성장된다. 또한 패드 질화막(33)은 650∼800℃의 증착 온도에서 600∼1400Å의 두께로 형성시킨다. 패드 질화막(33)은 실리콘 기판(31)의 손실이 적도록 패드 질화막 두께의 30% 이내로 오버 식각한다.

도 3(b)에 도시된 바와 같이 감광막(34)을 제거하여 노출된 실리콘 기판(31)을 습식 세정한 후 산화시켜 안전 산화막(35)을 형성시킨다. 전체 구조 상부에 스페이서 산화막을 형성시킨다. 이때, 스페이서 산화막은 600∼900℃의 온도에서 200∼500Å의 두께로 증착시킨다. 스페이서 산화막을 전면 건식 식각하여 스페이서(38)를 형성시킨 후 안전 산화막(35) 및 실리콘 기판(31)을 식각하여 트렌치(30)를 형성시킨다. 이후 건식 식각시의 플라즈마로 인한 트렌치(30) 측면의 손상된 부위를 회복시키기 위하여 노출된 실리콘 기판(31)을 산화시켜 희생 산화막(36)을 성장시킨다. 여기서 노출된 실리콘 기판(31) 상부의 습식 세정은 실리콘 기판(31) 표면위에 잔류하는 유기물을 제거하기 위하여 황산과 과산화수소수가 혼합된 케미컬 용액을 사용하여 전처리하고 불산이 포함된 케미컬 용액을 사용하여 후처리한다. 이때 습식 세정을 실시하기 위한 전처리는 황산 대 과산화수소수가 3∼5 대 1의 혼합 비율로 혼합된 케미컬 용액으로 90∼130℃의 온도에서 5분 이상 실시하며, 후처리는 초순수 대 불산이 1 대 50∼300의 비율로 혼합된 희석 불산 용액으로 실리콘 기판위의 자연 산화막이 완전히 제거될 때까지 실시한다. 실리콘 기판(31)을 세정한 후 안전 산화막(35)을 700∼850℃의 산화 온도에서 H₂O와 O₂를 이용한 습식 산화 공정을 실시하거나, 800∼1000℃의 산화 온도에서 O₂를 이용한 건식 산화 공정을 실시하여 300∼800Å의 두께로 형성시킨다. 안전 산화막(35)을 형성시킨 후 1000∼2000Å의 깊이로 트렌치(30)를 형성시킨다. 트렌치(30)를 형성시킨 후 희생 산화막(36)을 형성시키는데 산화 공정전의 세정은 안전 산화막(35) 형성전의 세정 방식으로 실시하며, 안전 산화막(35)의 손실이 크지 않도록 한다. 또한 희생 산화막(36)은 750∼900℃의 온도 범위에서 습식 또는 건식 산화 공정을 실시하여 50∼300Å의 두께로 형성시킨다.

도 3(c)에 도시된 바와 같이 희생 산화막(36)을 형성시킨 후 전체 구조 상부에 화학 증착 방식에 의하여 충진 산화막(37)을 증착하여 형성된 트렌치를 충분히 매립한 후 열처리하여 산화막의 특성을 향상시킨다. 이때 충진 산화막(37)은 트렌치 내부 및 패드 질화막(33) 상부까지 충분히 덮히도록 4000∼7000Å의 두께로 증착한다. 증착된 충진 산화막(37)이 더욱 평탄화되도록 질소 또는 아르곤 가스 분위기에서 900∼1100℃의 온도로 30분∼2시간 열처리한다.

도 3(d)에 도시된 바와 같이 충진 산화막(37)을 증착하고 열처리한 후 화학적 기계적 연마 방식을 통하여 패드 질화막(33)이 노출될 때까지 증착된 충진 산화막(37)을 연마한다. 이후 스페이서(38), 패드 질화막(33) 및 패드 산화막(32)을 순차적으로 제거하여 필드 산화막(37A)을 형성시킨다.

본 발명의 제 2 실시 예에서 살펴본 바와 같이 스페이서를 형성하게 되면 필드 산화막을 형성하기 전에 실시하는 희생 산화막에 의해서 발생되는 트렌치 측벽의 손실을 보상할 수 있다.

상술한 바와 같이 본 발명에 의해 필드 산화막을 형성하게 되면 기존의 트렌치 방식에 의해 발생되는 필드 산화막 가장자리의 취약 부위를 개선시킴으로써 전기적 특성을 향상시킬 수 있다. 또한 디바이스가 고집적화됨에 따라 본 발명에 의한 필드 산화막 형성시 버즈빅 문제 해결 및 평탄화 공정을 이룩할 수 있으므로 필드 산화막 형성 후 다음 공정을 쉽게 진행할 수 있어 수율 향상에 따른 경제적인 효과 또한 막대하다.

Claims (13)

1. 실리콘 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성시키는 단계와,

   상기 패드 질화막 및 패드 산화막의 선택된 영역을 제거하여 실리콘 기판의 선택된 영역을 노출시키는 단계와,

   상기 노출된 실리콘 기판 상부에 안전 산화막을 형성시키는 단계와,

   상기 안전 산화막 및 그 하부의 실리콘 기판을 식각하여 트렌치를 형성시키는 단계와,

   상기 트렌치 부위의 실리콘 기판에 희생 산화막을 성장시키는 단계와,

   전체 구조 상부에 충진 산화막을 증착한 후 열처리하는 단계와,

   상기 충진 산화막을 연마하여 패드 질화막을 노출시키는 단계와,

   상기 노출된 패드 질화막 및 패드 산화막을 순차적으로 제거한 후 필드 산화막을 형성시키는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
2. 제 1 항에 있어서, 상기 안전 산화막은 실리콘 기판 상부를 황산과 과산화수소수가 혼합된 케미컬 용액을 사용하여 세정하고 불산이 포함된 케미컬 용액을 사용하여 세정한 후 형성시키는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
3. 제 2 항에 있어서, 상기 황산과 과산화수소가 혼합된 케미컬 용액을 이용한 세정은 황산 대 과산화수소수가 3 대 1 내지 5 대 1의 비율로 혼합된 케미컬 용액으로 90 내지 130℃의 온도에서 5분 내지 30분 실시하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
4. 제 2 항에 있어서, 상기 불산이 포함된 케미컬 용액을 이용한 세정은 초순수 대 불산이 1 대 50 내지 1 대 300의 비율로 혼합된 희석 불산 용액을 이용하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
5. 제 1 항에 있어서, 상기 안전 산화막은 700 내지 850℃의 산화 온도에서 H₂O와 O₂를 이용한 습식 산화 공정을 실시하여 형성시키는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
6. 제 1 항에 있어서, 상기 안전 산화막은 800 내지 1000℃의 산화 온도에서 O₂를 이용한 건식 산화 공정을 실시하여 형성시키는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
7. 제 1 항에 있어서, 상기 안전 산화막은 300 내지 800Å의 두께로 형성시키는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
8. 제 1 항에 있어서, 상기 희생 산화막은 실리콘 기판 상부를 황산과 과산화수소수가 혼합된 케미컬 용액을 사용하여 세정하고 불산이 포함된 케미컬 용액을 사용한 세정한 후 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
9. 제 8 항에 있어서, 상기 황산과 과산화수소가 혼합된 케미컬 용액을 이용한 세정은 황산 대 과산화수소수가 3 대 1 내지 5 대 1의 비율로 혼합된 케미컬 용액으로 90 내지 130℃의 온도에서 5분 이상 실시하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
10. 제 8 항에 있어서, 상기 불산이 포함된 케미컬 용액을 이용한 세정은 초순수 대 불산이 1 대 50 내지 1 대 300의 비율로 혼합된 희석 불산 용액을 이용하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
11. 제 1 항에 있어서, 상기 희생 산화막은 750 내지 900℃의 온도 범위에서 습식 또는 건식 산화 공정을 실시하여 50 내지 300Å의 두께로 형성시키는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
12. 제 1 항에 있어서, 상기 반도체 소자의 필드 산화막 형성 방법은 상기 안전 산화막을 형성한 후 전체 구조 상부에 스페이서 산화막을 증착하고 전면식각하여 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
13. 제 12 항에 있어서, 상기 스페이서 산화막은 600 내지 900℃의 온도에서 200 내지 500Å의 두께로 증착시키는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.

Images