KR20000045879A - 반도체장치의 트렌치 구조의 소자분리막 형성방법 - Google Patents
반도체장치의 트렌치 구조의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20000045879A KR20000045879A KR1019980062482A KR19980062482A KR20000045879A KR 20000045879 A KR20000045879 A KR 20000045879A KR 1019980062482 A KR1019980062482 A KR 1019980062482A KR 19980062482 A KR19980062482 A KR 19980062482A KR 20000045879 A KR20000045879 A KR 20000045879A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- film
- device isolation
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000002955 isolation Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 150000004767 nitrides Chemical class 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000005498 polishing Methods 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체장치의 트렌치 구조의 소자분리막 형성방법에 관한 것으로서, 특히, 이 방법은 기판에 패드 산화막 및 질화막을 순차적으로 적층하고, 소자분리 마스크 공정 및 식각 공정으로 상기 질화막부터 기판 하부를 식각하여 기판 내에 트렌치를 형성하는 단계와, 트렌치 내부에 산화막을 매립하고 그 표면을 평탄화시키는 단계와, 트렌치의 산화막높이보다 질화막이 낮도록 소정 두께를 연마하는 단계와, 산화공정을 실시하여 트렌치 상측면 부위의 산화막 두께를 증가시키는 단계와, 질화막을 제거하고 세정공정을 실시하여 산화막으로 이루어진 소자분리막을 형성하는 단계로 이루어진다. 이에 따라, 트렌치 측면의 산화 공정시 질화막의 스트레스에 기인한 산화 억제를 최소화할 수 있으며 동시에 트렌치 상부 모서리부분에만 집중적으로 산화 반응을 크게 활성화시켜서 트렌치 모서리 부분의 산화막 라운딩 효과가 커져 트렌치 모서리부분에 전계효과가 집중되는 소자의 전기적 특성이 열화되는 현상을 방지할 수 있다.
Description
본 발명은 반도체장치의 소자분리막 형성방법에 관한 것으로서, 특히, 트렌치 구조의 소자분리 공정시 트렌치 모서리 라운딩 효과를 크게 하여 소자분리 공정의 수율을 높일 수 있는 반도체장치의 트렌치 구조의 소자분리막 형성방법에 관한 것이다.
일반적으로, 반도체기판 상에 반도체소자, 예를 들어 트랜지스터 및 커패시터 등을 형성하기 위하여 기판에 소자분리막을 형성함으로써 전기적으로 통전이 가능한 활성영역(active region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역(isolation region)을 구분하고 있다.
이와 같이, 소자를 분리시키기 위한 소자 분리공정은 크게 LOCOS공정(Local Oxidation of Silicon)이 있으며, 또 상기 LOCOS공정을 개선한 PBL(Poly Buffered LOCOS)공정 등이 있다. 일반적으로 LOCOS공정은 반도체기판에 패드산화막과 질화막을 마스킹공정으로 질화막을 식각하고 그 식각된 부위에 산화 공정을 실시하여 소자분리막을 형성하고, PBL 공정은 패드산화막과 질화막 사이에 버퍼역할을 하는 폴리실리콘막을 개재하여 소자분리막을 형성하는 것이다.
하지만, 최근의 반도체 기술은 소자의 고집적화 및 저전력화를 달성하기 위해 약 0.25㎛ 정도의 소자 분리 기술까지 요구함에 따라 이 LOCOS 공정을 이용한 소자 분리 방법으로는 한계가 있었다. 예컨대, 마스크 패턴인 패드산화막과 질화막의 응력으로 인하여, 산화공정시 반도체기판에 결정결함이 발생하여 누설전류가 증가하고, 또한 장시간의 고온산화로 인하여 채널저지이온의 측면확산 및 측면산화에 의해 소자의 전기적 특성을 저하시키는 원인으로 작용하는 버즈비크(bird's beak)가 발생하게 되었다.
이와 같은 LOCOS 방법의 한계로 인하여, 현재에는 미세한 좁은 부위에도 쉽게 소자분리할 수 있도록 좁은 폭과 깊은 깊이로 반도체기판 내에 트렌치(trench)를 형성하는 트렌치구조의 소자분리 공정이 사용되고 있으며, 이를 개선한 STI 공정(Shallow Trench Isolation) 또한 많이 사용되고 있다. 이 공정은 반도체기판에 일정한 깊이를 갖는 트렌치를 형성하고서 이 트렌치에 산화물질을 증착키고서 화학기계적 연마공정(chemical mechanical polishing: 이하 CMP공정이라 함)으로 이 산화막의 불필요한 부분을 식각하므로 반도체기판에 소자분리막을 형성하는 것이다.
도 1a 내지 도 1e는 종래 기술에 의한 반도체장치의 트렌치 구조의 소자분리막을 형성하는 제조 공정을 순서적으로 나타낸 수직 단면도들로서, 이를 참조하면 일반적인 트렌치 구조의 소자분리막 형성방법은 다음과 같다.
우선, 도 1a에 나타난 바와 같이 반도체기판으로서 실리콘기판(10) 상부에 패드산화막(12) 및 질화막(14)을 순차적으로 적층하고, 소자 분리용 마스크를 이용한 사진 공정 및 식각 공정을 실시하여 질화막(14) 상부에 포토레지스트 패턴(도시하지 않음)을 형성하고, 패터닝된 질화막(14) 및 패드산화막(12)에 의해 개방된 기판(10) 내에 트렌치(16)를 형성한다.
그리고, 도 1b에 도시된 바와 같이, 상기 결과물에 습식 산화 공정을 실시하여 트렌치 모서리 부분(R)이 라운딩 해지도록 측면산화막(18)을 형성한다.
그 다음 도 1c에 도시된 바와 같이 고밀도 플라즈마 방식(High Density Plasma)을 이용하여 트렌치(16) 내부를 충분히 채우도록 산화막(20)을 증착한 후에 후속 공정에서 산화막의 식각 속도를 감소키기 위해 어닐링 공정을 실시한다.
이어서, 도 1d에 도시된 바와 같이 CMP 공정을 실시하여 상기 산화막(20) 표면을 연마한다.
그 다음 도 1e에 도시된 바와 같이 질화막(14)을 인산 용액으로 제거하고 세정공정을 실시하여 기판(10) 내에 산화막으로 이루어진 트렌치 구조의 소자분리막(20')을 완성한다.
상기와 같은 제조 공정 순서에 따르면, 종래 기술은 반도체기판(10) 내에 트렌치(16)를 형성한 후에 습식 산화 공정을 실시하게 되는데 그 이유는 트렌치 상단부분의 모서리 에지에 소자 동작시 전기장이 집중되는 전계집중 현상을 방지하고자 트렌치(16)내의 측면에 산화막(18)을 성장시켜 모서리부분(R)을 완만하도록 하기 위함이다.
그러나, 상기와 같은 습식 산화 공정만으로는 트렌치(16)의 모서리 에지 부분이 약 20∼30㎚ 정도의 곡률 반경밖에 얻지 못하기 때문에 소자 동작시 모서리 부분에 전계가 집중되어 누설 전류를 증가시키게 되는 문제점이 있었다.
본 발명의 목적은 상기화 같은 종래 기술의 문제점을 해결하기 위하여 트렌치 내부에 갭필용 산화막을 증착하고 이를 평탄화한 후에 질화막을 트렌치 부위에 채워진 산화막 높이보다 낮도록 연마함으로써 후속 트렌치 측면의 산화 공정시 질화막의 스트레스에 기인한 산화 억제를 최소화할 수 있으며 동시에 트렌치 상부 모서리부분에만 집중적으로 산화 반응을 크게 활성화시켜 트렌치 모서리 부분의 산화막 라운딩 효과가 커져 트렌치 모서리부분에 전계효과가 집중되는 소자의 전기적 특성이 열화되는 현상을 방지할 수 있는 반도체소자의 트렌치 구조의 소자분리막 형성방법을 제공하는데 있다.
도 1a 내지 도 1e는 종래 기술에 의한 반도체장치의 트렌치 구조의 소자분리막을 형성하는 제조 공정을 순서적으로 나타낸 수직 단면도들이고,
도 2a 내지 도 2e는 본 발명에 따른 반도체장치의 트렌치 구조의 소자분리막을 형성하는 제조 공정을 순서적으로 나타낸 수직 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 실리콘기판
102 : 패드산화막
104 : 질화막
104 : 연마된 질화막
106 : 트렌치
108 : 트렌치 매립용 산화막
110 : 트렌치 측면 부위의 산화막
ISO : 소자분리 영역
상기 목적을 달성하기 위하여 본 발명은 반도체기판에 트렌치구조의 소자분리막을 형성함에 있어서, 기판에 패드 산화막 및 질화막을 순차적으로 적층하고, 소자분리 마스크 공정 및 식각 공정으로 상기 질화막부터 기판 하부를 식각하여 기판 내에 트렌치를 형성하는 단계와, 트렌치 내부에 산화막을 매립하고 그 표면을 평탄화시키는 단계와, 트렌치의 산화막높이보다 질화막이 낮도록 소정 두께를 연마하는 단계와, 산화공정을 실시하여 트렌치 상측면 부위의 산화막 두께를 증가시키는 단계와, 질화막을 제거하고 세정공정을 실시하여 산화막으로 이루어진 소자분리막을 형성하는 단계를 포함하여 이루어진다.
본 발명의 소자분리막 형성방법에 있어서, 상기 트렌치의 깊이는 2000∼8000Å로 하며, 트렌치를 형성한 후에 세정공정을 추가 실시하도록 한다. 그리고, 트렌치 내부에 산화막을 매립하는 단계에서 산화막의 증착온도를 350∼650℃으로 하고, 상기 산화막을 평탄화시킨 후에 02어닐링공정을 실시하도록 한다. 또한, 트렌치의 산화막높이보다 상기 질화막이 낮도록 소정 두께를 연마하는 공정에서, 그 연마 두께는 700∼1000Å으로 하고, 상기 트렌치 상측면 부위의 산화막 두께를 증가시키기 위한 산화는 900∼1200℃의 온도조건에서 건식 산화 공정 내지 TCA와 건식산화를 합한 공정 중의 어느 하나를 이용하는 것이 바람직하며, 상기 질화막 연마 공정시 H3PO4의 화학용액 내지 CF3가스를 이용하도록 한다.
본 발명에 따르면, 트렌치 내부에 채워진 산화막의 측면 산화를 위한 산화 공정 이전에 질화막 두께를 줄이는 연마공정을 실시하여 질화막에 의한 산화 억제를 최소화한다. 그러면 이후 트렌치 상부 모서리 부분의 산화막이 산화 공정시 집중적으로 산화 반응을 크게 일으켜서 이 부분의 라운딩 곡률이 커진다. 이로 인해 트렌치 모서리부분의 굴곡면에 의해 전계가 분산되어 소자의 전기적 특성이 향상된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하고자 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체장치의 트렌치 구조의 소자분리막을 형성하는 제조 공정을 순서적으로 나타낸 수직 단면도들이다.
도 2a에 나타난 바와 같이 반도체기판으로서 실리콘기판(100) 상부에 패드산화막(102) 및 질화막(104)을 순차적으로 적층하고, 소자 분리용 마스크를 이용한 사진 공정 및 식각 공정을 실시하여 질화막(104) 상부에 포토레지스트 패턴(도시하지 않음)을 형성하고, 패터닝된 질화막(104) 및 패드산화막(102)에 의해 개방된 기판(100) 내에 2000∼8000Å 두께 정도의 트렌치(106)를 형성한다. 그 다음 트렌치(106)가 형성된 기판에 세정공정을 실시하여 잔여물을 제거한다. 이때, 세정공정은 순서적으로 H2SO4, NH4OH, HF 용액을 이용하거나 또는 H2SO4, H2O2, NH4OH, HF, BOE 등을 사용하도록 한다.
그리고, 도 2b에 도시된 바와 같이 고밀도 플라즈마 방식을 이용하여 트렌치(106) 내부를 충분히 채우도록 산화막(110)을 증착한 후에 CMP공정을 실시하여 그 산화막(110) 표면을 평탄화시킨다. 이때, 산화막(110)의 증착온도를 350∼650℃으로 하고, 평탄화 공정 이후에 02어닐링공정을 실시하여 산화막의 식각 속도를 감소켜서 이후 형성될 소자분리막의 누설 전류를 방지하도록 한다.
그 다음, 도 2c에 도시된 바와 같이 트렌치(106)의 평탄화된 산화막(110)의 높이보다 질화막(104)이 낮도록 소정 두께를 연마하는데, 이 질화막 연마는 H3PO4의 화학용액 내지 CF3가스를 이용하여 약 20분동안 딥(dip) 공정으로 질화막(104)을 약 700∼1000Å 정도 연마하여 남겨진 질화막(104')의 두께가 약 500Å정도 되도록 한다.
이어서, 도 2d에 도시된 바와 같이 900∼1200℃의 온도조건에서 건식 산화 공정 내지 TCA(Trichloethane)와 건식산화를 합한 공정 중의 어느 하나를 이용하여 트렌치 모서리 부분(E)이 라운딩해지도록 트렌치 측면 부위에 산화막(108)을 형성하는데, 그 중에서도 트렌치의 상측면(E) 부위에 산화막 두께를 크게 증가시킨다. 이때, 질화막(104')의 두께는 종래 산화 공정시 사용되는 질화막의 두께보다 약 1/3 정도밖에 되지 않기 때문에 질화막에 의한 스트레스가 크게 감소되어 산화 두께가 얇아진다. 이로 인해 트렌치 모서리 부분(E)의 질화막(104') 가장 자리부분이 상부쪽으로 휘어지게 된다.
이어서 도 2e에 도시된 바와 같이 질화막(104')을 인산 용액으로 제거하고 세정공정을 실시하여 기판(100) 내에 산화막(108')(110)으로 이루어진 트렌치 구조의 소자분리막(108')을 완성하여 기판의 활성 영역과 소자분리영역(ISO)을 정의한다.
따라서, 상기한 바와 같이 본 발명에 따른 반도체장치의 트렌치 구조의 소자분리막 형성방법은 질화막의 두께를 감소한 상태에서 트렌치 내부에 매립되는 산화막 형성 공정을 실시하며 산화 분위기에서 어닐링 공정을 실시하기 때문에 질화막에 의한 스트레스성 누설 전류를 크게 줄일 수 있다. 이에 따라 트렌치 모서리 부분의 산화막 두께가 선택적으로 크게 증가되어 로커스 구조와 유사한 산화막 굴곡을 얻을 수 있기 때문에 종래 트렌치 구조의 모서리 곡률 반경은 약 20∼30㎚ 정도인데 반하여 본 발명에서는 약 100㎚ 정도의 곡률 반경을 얻을 수 있다.
또한, 본 발명은 트렌치 갭필 후 트렌치 측면 부위의 산화 공정을 실시하기 때문에 트렌치 상부 모서리 부분만 집중적으로 산화 공정을 활발하게 하여 활성 영역을 보다 크게 확보할 수 있는 효과도 있다.
그러므로, 본 발명의 트렌치 구조의 소자분리막은 완만해진 트렌치 모서리부분의 굴곡면에 의해 전계가 분산되어 소자의 전기적 특성인 반전 좁은폭 효과(inverse narrow width effect)가 현재 0.0V에서 약 0.02V로 크게 감소하게 되어 전류대 전압 관계에서 험프(hump) 발생이 최소화된다.
Claims (8)
- 반도체기판에 트렌치구조의 소자분리막을 형성함에 있어서,상기 기판에 패드 산화막 및 질화막을 순차적으로 적층하고, 소자분리 마스크 공정 및 식각 공정으로 상기 질화막부터 기판 하부를 식각하여 기판 내에 트렌치를 형성하는 단계;상기 트렌치 내부에 산화막을 매립하고 그 표면을 평탄화시키는 단계;상기 트렌치의 산화막높이보다 상기 질화막이 낮도록 소정 두께를 연마하는 단계;상기 산화공정을 실시하여 트렌치 상측면 부위의 산화막 두께를 증가시키는 단계; 및상기 질화막을 제거하고 세정공정을 실시하여 산화막으로 이루어진 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 트렌치의 깊이는 2000∼8000Å인 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 트렌치를 형성한 후에 세정공정을 추가 실시하는 것을 특징으로 하는 트렌치 구조의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 트렌치 내부에 산화막을 매립하는 단계에서 산화막의 증착온도를 350∼650℃으로 하는 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 산화막을 평탄화시킨 후에 02어닐링공정을 실시하는 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 트렌치의 산화막높이보다 상기 질화막이 낮도록 소정 두께를 연마하는 단계에서, 그 연마 두께를 700∼1000Å으로 하는 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 트렌치 상측면 부위의 산화막 두께를 증가시키기 위한 산화는 900∼1200℃의 온도조건에서 건식 산화 공정 내지 TCA와 건식산화를 합한 공정 중의 어느 하나를 이용하는 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 질화막 연마 공정시 H3PO4의 화학용액 내지 CF3가스를 이용하는 것을 특징으로 하는 반도체장치의 트렌치 구조의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062482A KR20000045879A (ko) | 1998-12-30 | 1998-12-30 | 반도체장치의 트렌치 구조의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062482A KR20000045879A (ko) | 1998-12-30 | 1998-12-30 | 반도체장치의 트렌치 구조의 소자분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000045879A true KR20000045879A (ko) | 2000-07-25 |
Family
ID=19569145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980062482A KR20000045879A (ko) | 1998-12-30 | 1998-12-30 | 반도체장치의 트렌치 구조의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000045879A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831972B1 (ko) * | 2001-12-17 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성 방법 |
-
1998
- 1998-12-30 KR KR1019980062482A patent/KR20000045879A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831972B1 (ko) * | 2001-12-17 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4553410B2 (ja) | 新しい浅いトレンチ分離技術 | |
| KR100315441B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US6537914B1 (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
| US6355539B1 (en) | Method for forming shallow trench isolation | |
| US6893940B2 (en) | Method of manufacturing semiconductor device | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR20000045879A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR100355870B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20000045908A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR100533380B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100691016B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100779398B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR101098443B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100842483B1 (ko) | 반도체장치의 제조방법 | |
| KR100469761B1 (ko) | 소자분리막 형성 방법 | |
| KR20030001941A (ko) | 반도체소자의 제조방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR20010061041A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100826776B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040006322A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030057886A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20050012652A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20080062560A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |