JP2006005181A - アッシング方法 - Google Patents

アッシング方法 Download PDF

Info

Publication number
JP2006005181A
JP2006005181A JP2004180362A JP2004180362A JP2006005181A JP 2006005181 A JP2006005181 A JP 2006005181A JP 2004180362 A JP2004180362 A JP 2004180362A JP 2004180362 A JP2004180362 A JP 2004180362A JP 2006005181 A JP2006005181 A JP 2006005181A
Authority
JP
Japan
Prior art keywords
ashing
reaction chamber
substrate
resist
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004180362A
Other languages
English (en)
Inventor
Kenichi Maeda
賢一 前田
Shiyunsuke Hisakure
俊介 久呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004180362A priority Critical patent/JP2006005181A/ja
Publication of JP2006005181A publication Critical patent/JP2006005181A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 アッシング後のレジスト残りの発生を抑制できるアッシング方法を提供することを目的とするものである。
【解決手段】 反応室と真空排気室が同一のアッシング装置において反応室が真空状態になるまでは半導体基板112を200℃以上の高温に維持されている試料台113から離れた位置に保持し、反応室が真空状態になった段階で半導体基板112を試料台113に設置し高温にし、酸素プラズマアッシングを行うことでレジスト残りを防止する。
【選択図】 図2

Description

本発明は、半導体装置の製造方法におけるドライエッチングなどのレジスト除去工程に用い、反応室と真空排気室が同一であるアッシング方法に関するものである。
LSI等の半導体集積回路装置の製造工程にレジストを除去する工程がある。このレジスト除去方法としては、以前の発煙硝酸などを用いたウェットプロセスに代わって、酸素プラズマを利用するアッシング法が広く用いられるようになっている。このアッシング法は、有機高分子からなるレジストを、酸素プラズマ中の酸素ラジカルなどにより、レジストを構成する炭素原子からCOやCOを形成する酸化反応(燃焼)によりガス化し、アッシング装置の排気口から除去するものである。
このアッシング法を行う装置の構造として大きく次の2種類がある。一つはアッシング反応室と真空排気室が同じで、反応室を大気解放して半導体基板を反応室へ搬送後、真空排気を行い、ガスを導入してアッシングを行う装置であり、第2はアッシング反応室と真空排気室(真空予備排気室)が別になっており、半導体基板を真空排気室に搬送し、真空排気を行った後に反応室に搬送し、アッシングを行う装置である。両アッシング装置ともに、アッシング装置の処理速度を上げ、半導体集積回路の生産スループットをあげるために、試料台を200℃以上の高温に制御し、レジストの除去速度を上げている装置が多い(例えば、特許文献1参照)。
特開平10−209133号公報
以上説明したアッシング装置のうち、反応室を大気解放して半導体基板を反応室に設置する第1のタイプの装置は現在も主流の装置であるが、この装置で、被エッチング膜をドライエッチングし、パターン形成した後、それに用いたレジスト膜をアッシングすると、レジストが完全に除去されず、半導体基板上の一部にレジスト残りが発生することが多いという問題があることがわかった。
そこで本発明は、このようなアッシング後のレジスト残りの発生を抑制できるアッシング方法を提供することを目的とするものである。
上記目的を達成するために、本発明の請求項1記載のアッシング方法は、真空排気可能な反応室を用いてアッシングを行うに際し、前記反応室を大気状態にする工程と、アッシング対象となる基板を所定の高温に維持された試料台から離間された位置に保持する離間工程と、前記反応室を真空引きして反応室を真空状態にする工程と、前記基板を前記試料台に接触させて設置する接触工程と、前記反応室内にガスのプラズマを発生させて前記基板をアッシングする工程とを有することを特徴とする。
請求項2記載のアッシング方法は、真空排気可能な反応室を用いてアッシングを行うに際し、基板の表面上に形成された膜上に有機樹脂膜のパターンを形成し、前記パターンをマスクとして前記膜を選択的に除去する工程と、前記反応室を大気状態にする工程と、アッシング対象となる前記基板を所定の高温に維持された試料台から離間された位置に保持する離間工程と、前記反応室を真空引きして反応室を真空状態にする工程と、前記基板を前記試料台に接触させて設置する接触工程と、前記反応室内にガスのプラズマを発生させて前記基板の前記有機樹脂膜をアッシングする工程とを有することを特徴とする。
請求項3記載のアッシング方法は、請求項1または請求項2のいずれかに記載のアッシング方法において、前記有機樹脂膜はレジストであることを特徴とする。
請求項4記載のアッシング方法は、請求項3記載のアッシング方法において、前記試料台は200℃以上の高温に制御されたものであることを特徴とする。
請求項5記載のアッシング方法は、請求項1または請求項2または請求項3または請求項4のいずれかに記載のアッシング方法において、前記真空状態は真空度が15Torr以下であることを特徴とする。
請求項6記載のアッシング方法は、請求項1または請求項2または請求項3または請求項4または請求項5のいずれかに記載のアッシング方法において、前記離間工程が、昇降機を用いて前記基板を前記試料台から離間し、前記接触工程が、前記昇降機を用いて前記基板を前記試料台に接触させて設置することを特徴とする。
請求項7記載のアッシング方法は、請求項1または請求項2または請求項3または請求項4または請求項5のいずれかに記載のアッシング方法において、前記離間工程が、保持具により保持された前記基板に接触しないように前記試料台を降下して離間し、前記接触工程が、前記試料台を上昇させて保持具により保持された前記基板を前記試料台に接触させて設置することを特徴とする。
以上により、アッシング後のレジスト残りの発生を抑制できるアッシング方法を提供することができる。
本発明によるアッシング方法では、高温加熱された試料台から離れた位置に半導体基板などの基板がある状態で反応室を真空状態にし、大気状態で基板を高温にさせないようにすることによって、エッチング反応生成物とレジストとの反応によるレジストの硬化が発生しないため、半導体基板をレジスト残りが発生しないようにアッシングすることができ、アッシング後のレジスト残りの発生を抑制できるアッシング方法を提供することができる。
最初に今回のレジスト残りの発生原因について説明する。
本発明者らは上に説明したこのレジスト残りの原因を検討した。その結果、半導体基板上に形成した膜をレジストをマスクにして選択的にエッチングし、パターン形成したときに生じるエッチングガスと膜成分などのエッチング反応生成物が、まず、レジスト上に付着する。次に、このレジストをアッシングする際に、反応室を大気解放状態にして200℃程度に加熱された試料台に半導体基板を設置するが、そのとき、半導体基板表面にて急激な温度上昇が生じるため、エッチング反応生成物とレジストが反応し硬化する。この硬化物が生じたレジストを酸素プラズマでアッシングしてももはやエッチング除去が非常に困難になっているのでレジスト残りとなると推定された。本発明はこのような知見に基づいて考えたものである。
以下に本発明のアッシング装置について図1にて詳細に説明する。
図1は本発明のレジストのアッシング方法を実施するアッシング装置の模式的断面図である。
図1において、アッシング装置は、基板搬送装置100、反応室101、プラズマ室102の三つの主要部分から構成される。反応容器103は、アルミニウム(Al)などの金属で作製され、反応容器103の内部は、アルミニウム(Al)製の分離板104によってプラズマ室102と反応室101に分離されている。プラズマ室102に発生したプラズマの主にラジカルが選択的に反応室101に引き出される。なお、分離板104は反応容器103を介して接地されている。
反応容器103の内部では、石英(SiO)製のマイクロ波導入窓105で気密に封止されている。反応容器103の側壁にはプラズマ室102にガスを供給するガス導入孔106が設けられ、反応容器103の下部壁には排気口107が設けられている。排気口107は、排気装置(図示せず)に接続されている。排気口107には開閉バルブ108が接続されており、反応容器103を真空状態にする場合は、開閉バルブ108を開き、大気状態にする場合は開閉バルブ108を閉じるといった動作を行う。反応容器103の内部には、導波管110を介してマイクロ波発振器111が接続されている。
反応室101にはマイクロ波導入窓105と対向する位置に、半導体基板112を載置する試料台113が設けられている。試料台113は、半導体基板112を試料台113上に載置するための昇降機114を備えている。この昇降機114により、半導体基板112は試料台113表面から持ち上げられる。また、試料台113は、加熱機構115を内部に備え、試料台113の試料載置面の温度を300℃まで加熱することができる構成となっている。上記装置に設置されている基板搬送装置100、開閉窓116、昇降機動作モーター117、開閉バルブ108はシーケンスコントローラー118にて動作を制御している。
以下、図を用いて各実施の形態について説明する。
(実施の形態1)
まず、図1,図2,図3,図4を用いて実施の形態1について説明する。
この装置を用いて、半導体基板上に形成された膜のドライエッチング後、そのレジストのアッシングを行うのであるが、以下に述べる本発明によるレジストアッシング方法における半導体基板は、シリコンウエハ上にSiN膜を堆積後、所望のパターン形状に形成したレジストをマスクとして、CF、CHFガスを用いSiN膜をエッチングしたものである。半導体基板に形成されたレジストの膜厚は3.2μmとする。
本発明によるアッシング方法を次に説明する。
図2は本発明の実施の形態1におけるアッシング工程を説明する図であり、図1に示すアッシング装置を用いた本発明の実施の形態1によるアッシング工程において、試料台113の部分の動作を説明する図である。
図2(a)は反応室101への半導体基板112の搬送を示す模式図である。半導体基板搬送時には、まず、排気口107の開閉バルブ108を閉め、反応室101内を大気解放にした後、開閉窓116を開けて半導体基板112を大気状態にて反応室101に搬送できる状態にする。その後、基板搬送装置100の搬送アーム109にて半導体基板112を反応室101内に搬送する。このとき、反応室101内の昇降機114を上げて、昇降機114の先端にて半導体基板112を保持し、半導体基板112が200℃以上に加熱された試料台113に接触されないようにする。その後、図2(b)に示すように、基板搬送機100の搬送アーム109を反応室101内より出し、開閉窓116を閉め、排気口107の開閉バルブ108を開け真空引きを行い、反応室101を真空状態にする。このとき、半導体基板112は昇降機114で試料台113より持ち上げられた状態にて真空引きを行う。
次に、図2(c)に示すように、図2(b)における真空引きによって真空度が15Torr以下に達したところで昇降機114を下げて、半導体基板112を試料台113上に直接接触させて置いた状態にてOガスを導入して圧力を安定させ、マイクロ波を供給してプラズマを発生させレジストをアッシングする。このとき、半導体基板112は試料台113に接触して置かれているから、基板の温度は約200℃まで上昇しており、レジストは高速でアッシングされ、レジスト除去が終了する。
図3はレジスト残り分布を示す図であり、本実施の形態によるレジストのアッシング後の半導体基板表面、および従来のアッシング方法によるアッシング後の半導体基板表面のレジスト残り評価結果を示し、レジスト残り分布はチップ単位で表示している。色の濃い部分はレジスト残りの無い良品チップであり、薄い色部分はレジスト残りの有る不良チップである。
図3から明らかなように従来のアッシング方法と比較して、本発明のアッシング方法を用いるとレジスト残りの発生を抑制できる。これは、本発明者らがレジスト残りについて解析した結果に基づき、図1に示すアッシング装置の反応室101に、大気状態にて半導体基板を挿入したとき、200℃以上の高温に制御された試料台に直接接触して設置されないため、前工程でドライエッチングしたときの反応生成物とレジストが大気中で反応せずレジストが硬化されない。その後、反応室101内部を真空排気し、半導体基板を試料台に接触させて温度を上昇させても、真空雰囲気中では反応生成物とレジストはもはや反応硬化しないから、酸素プラズマによってレジストが完全に除去されたものである。
図4はレジスト残り分布の到達真空度依存性を示す図であり、図1の昇降機114で半導体基板112を試料台113より離した低温状態で大気圧から真空排気を行った際の到達真空度と、レジストアッシング後のレジスト残りとの関係について評価した結果を示す図である。この結果より真空度が15Torr以下の状態にすれば、真空排気後半導体基板を試料台上に設置し、温度を上昇させてもレジスト残りが生じないことがわかる。
以上の結果より、本発明は、200℃以上の高温に制御された試料台への半導体装置の接触を、反応室内部を真空排気してから行うことにより、ドライエッチングしたときの反応生成物とレジストの反応が抑制されてレジストが硬化しないので、反応室と真空排気室が同一のアッシング装置において、アッシング後のレジスト残りの発生を抑制できるアッシング方法を提供することができる。
(実施の形態2)
次に、図1,図5を用いて実施の形態2について説明する。
図5は本発明の実施の形態2におけるアッシング工程を説明する図である。
実施の形態1においては、アッシング装置に備えられた昇降機114を用い半導体基板112を保持したが、逆に、図5に示すような試料台113が上下に昇降することにより半導体基板と接触する機構でも同じようなアッシング方法は可能である。
図5(a)は図1に示すアッシング装置において反応室101への半導体基板112の搬送を示す模式図である。ただし、アッシング装置において昇降機114に代えて保持具119と上下自在の試料台113が取り付けられているものである。排気口107の開閉バルブ108を閉め、反応室101内を大気状態にした後、開閉窓116を開けて半導体基板112を大気状態にて反応室101に搬送できる状態にする。その後、基板搬送装置100の搬送アーム109にて半導体基板112を反応室101内の保持具119に搬送する。このとき、試料台113は保持具119より降下した位置にあり、半導体基板112と接触しない状態となっているので、半導体基板112は低温状態である。
次に、図5(b)のように真空引きを行い、反応室101を真空状態にするが、このとき、基板搬送機100の搬送アーム109を反応室101内より出し、開閉窓116を閉め、排気口107の開閉バルブ108を開け真空引きを行う。試料台113を保持具119より降下した位置にて、半導体基板112を試料台113より離した状態にしてある。
次に、図5(c)に示すように、真空度15Torr以下に達したところで試料台113を上げて、半導体基板112を試料台113と接触した状態にして半導体基板112の温度を200℃付近まで上昇させる。そして、Oガスを導入して圧力を安定させた後、マイクロ波を供給してプラズマを発生させ、下地膜のドライエッチングマスクとして使用された半導体基板112上のレジストを高速ドライアッシングする。
このようにしても、200℃以上の高温に制御された試料台への半導体装置の接触を、反応室内部を真空排気してから行うことにより、ドライエッチングしたときの反応生成物とレジストの反応が抑制されてレジストが硬化しないので、反応室と真空排気室が同一のアッシング装置において、アッシング後のレジスト残りの発生を抑制できるアッシング方法を提供することができる。
なお、本発明による以上のアッシング例では、アッシングガスとしOを示したが、酸素に希釈ガスであるN、Arを添加したものでも同様の結果が得られることはいうまでもない。また、アッシング対象となる膜はレジストだけでなく、ポリイミド、感光性ポリイミドなど他の有機樹脂膜であっても効果がある。さらに、以上の説明では半導体基板を例に挙げて説明しているが、そのほかの基板についても用いることができる。
本発明のアッシング方法は、アッシング後のレジスト残りの発生を抑制できるアッシング方法を提供することができ、半導体装置の製造方法におけるドライエッチングなどのレジスト除去工程に用い、反応室と真空排気室が同一であるアッシング方法等に有用である。
本発明のレジストのアッシング方法を実施するアッシング装置の模式的断面図 本発明の実施の形態1におけるアッシング工程を説明する図 レジスト残り分布を示す図 レジスト残り分布の到達真空度依存性を示す図 本発明の実施の形態2におけるアッシング工程を説明する図
符号の説明
100 基板搬送装置
101 反応室
102 プラズマ室
103 反応容器
104 分離版
105 マイクロ波導入窓
106 ガス導入孔
107 排気口
108 開閉バルブ
109 搬送アーム
110 導波管
111 マイクロ波発振機
112 半導体基板
113 試料台
114 昇降機
115 加熱機構
116 開閉窓
117 昇降機動作モーター
118 シーケンスコントローラー
119 保持具

Claims (7)

  1. 真空排気可能な反応室を用いてアッシングを行うに際し、
    前記反応室を大気状態にする工程と、
    アッシング対象となる基板を所定の高温に維持された試料台から離間された位置に保持する離間工程と、
    前記反応室を真空引きして反応室を真空状態にする工程と、
    前記基板を前記試料台に接触させて設置する接触工程と、
    前記反応室内にガスのプラズマを発生させて前記基板をアッシングする工程と
    を有することを特徴とするアッシング方法。
  2. 真空排気可能な反応室を用いてアッシングを行うに際し、
    基板の表面上に形成された膜上に有機樹脂膜のパターンを形成し、前記パターンをマスクとして前記膜を選択的に除去する工程と、
    前記反応室を大気状態にする工程と、
    アッシング対象となる前記基板を所定の高温に維持された試料台から離間された位置に保持する離間工程と、
    前記反応室を真空引きして反応室を真空状態にする工程と、
    前記基板を前記試料台に接触させて設置する接触工程と、
    前記反応室内にガスのプラズマを発生させて前記基板の前記有機樹脂膜をアッシングする工程と
    を有することを特徴とするアッシング方法。
  3. 前記有機樹脂膜はレジストであることを特徴とする請求項1または請求項2のいずれかに記載のアッシング方法。
  4. 前記試料台は200℃以上の高温に制御されたものであることを特徴とする請求項3記載のアッシング方法。
  5. 前記真空状態は真空度が15Torr以下であることを特徴とする請求項1または請求項2または請求項3または請求項4のいずれかに記載のアッシング方法。
  6. 前記離間工程が、昇降機を用いて前記基板を前記試料台から離間し、
    前記接触工程が、前記昇降機を用いて前記基板を前記試料台に接触させて設置する
    ことを特徴とする請求項1または請求項2または請求項3または請求項4または請求項5のいずれかに記載のアッシング方法。
  7. 前記離間工程が、保持具により保持された前記基板に接触しないように前記試料台を降下して離間し、
    前記接触工程が、前記試料台を上昇させて保持具により保持された前記基板を前記試料台に接触させて設置する
    ことを特徴とする請求項1または請求項2または請求項3または請求項4または請求項5のいずれかに記載のアッシング方法。
JP2004180362A 2004-06-18 2004-06-18 アッシング方法 Pending JP2006005181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004180362A JP2006005181A (ja) 2004-06-18 2004-06-18 アッシング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180362A JP2006005181A (ja) 2004-06-18 2004-06-18 アッシング方法

Publications (1)

Publication Number Publication Date
JP2006005181A true JP2006005181A (ja) 2006-01-05

Family

ID=35773292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180362A Pending JP2006005181A (ja) 2004-06-18 2004-06-18 アッシング方法

Country Status (1)

Country Link
JP (1) JP2006005181A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013174215A1 (zh) * 2012-05-21 2013-11-28 无锡华润上华半导体有限公司 微电机系统制造工艺中聚酰亚胺刻蚀后去除光刻胶的方法
CN108346571A (zh) * 2018-02-06 2018-07-31 无锡元创华芯微机电有限公司 一种干法刻蚀聚酰亚胺牺牲层的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013174215A1 (zh) * 2012-05-21 2013-11-28 无锡华润上华半导体有限公司 微电机系统制造工艺中聚酰亚胺刻蚀后去除光刻胶的方法
CN103424998A (zh) * 2012-05-21 2013-12-04 无锡华润上华半导体有限公司 微电机系统制造工艺中聚酰亚胺刻蚀后去除光刻胶的方法
CN108346571A (zh) * 2018-02-06 2018-07-31 无锡元创华芯微机电有限公司 一种干法刻蚀聚酰亚胺牺牲层的方法

Similar Documents

Publication Publication Date Title
EP0299247B1 (en) Processing apparatus and method
US5248636A (en) Processing method using both a remotely generated plasma and an in-situ plasma with UV irradiation
KR101773806B1 (ko) 기판의 클리닝 방법 및 기판의 클리닝 장치
US11901172B2 (en) Method and device for the surface treatment of substrates
US4875989A (en) Wafer processing apparatus
US4849067A (en) Method for etching tungsten
JPH06188229A (ja) エッチングの後処理方法
JP3275043B2 (ja) エッチングの後処理方法
JP4716370B2 (ja) 低誘電率膜のダメージ修復方法及び半導体製造装置
JP3170783B2 (ja) 半導体装置の配線形成方法及び製造装置
US4923562A (en) Processing of etching refractory metals
JP2003173951A (ja) 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
JP2006005181A (ja) アッシング方法
KR100481180B1 (ko) 포토레지스트 제거방법
EP0299245B1 (en) Processing apparatus and method
US4842687A (en) Method for etching tungsten
EP0299243B1 (en) Processing apparatus and method
US4857132A (en) Processing apparatus for wafers
JPH07201792A (ja) フォトレジストの除去方法
EP0299248B1 (en) Processing apparatus and method
EP0299244B1 (en) Processing apparatus and method
JP2008109050A (ja) 半導体装置の製造方法
JPH0793293B2 (ja) 後処理方法
JP2000012521A (ja) プラズマアッシング方法
JPH07263424A (ja) デジタルエッチング方法及び装置