JPH0684852A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0684852A
JPH0684852A JP23399192A JP23399192A JPH0684852A JP H0684852 A JPH0684852 A JP H0684852A JP 23399192 A JP23399192 A JP 23399192A JP 23399192 A JP23399192 A JP 23399192A JP H0684852 A JPH0684852 A JP H0684852A
Authority
JP
Japan
Prior art keywords
gas
semiconductor wafer
hydrogen
hydrogen fluoride
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23399192A
Other languages
English (en)
Inventor
Atsuhiro Tsukune
敦弘 筑根
Nobuhiro Misawa
信裕 三沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23399192A priority Critical patent/JPH0684852A/ja
Publication of JPH0684852A publication Critical patent/JPH0684852A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 半導体ウェーハ上にシリコンやタングステン
等の薄膜をCVD法等を使用して成長する際の半導体ウ
ェーハの前処理方法に関し、パーティクルの付着が少な
いドライ前処理方法を使用し、しかもCVD法を使用し
てシリコンやタングステン等の薄膜を成長するときに容
易に除去可能なアルキル基によりパッシベートする方法
を提供することを目的とする。 【構成】 大気圧以下の減圧下において半導体ウェーハ
表面にフッ化水素ガスを接触させて自然酸化膜を除去し
た後、アルコールガスを接触させて半導体ウェーハ表面
を処理するか、または、大気圧以下の減圧下において半
導体ウェーハ表面にフッ化水素ガスとアルコールガスと
を同時に接触させ、半導体ウェーハ表面の自然酸化膜を
除去するとゝもに、半導体ウェーハ表面を処理する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体ウェーハ上にシ
リコンやタングステン等の薄膜をCVD法等を使用して
成長する際の半導体ウェーハの前処理方法に関する。
【0002】
【従来の技術】半導体ウェーハの前処理方法にはウェッ
ト前処理とドライ前処理とがある。
【0003】ウェット前処理は、半導体ウェーハをフッ
酸液に浸漬して自然酸化膜等を除去した後、メチルアル
コール(CH3 OH)液やエチルアルコール(C2 5
OH)液に浸漬して半導体ウェーハ表面をアルキル基に
よりパッシベートするものである。
【0004】ドライ前処理は、窒素、水素等で稀釈され
たフッ化水素ガスを半導体ウェーハ表面に接触させて自
然酸化膜等を除去するものであり、半導体ウェーハ表面
は多くのフッ素原子でパッシベートされる。
【0005】
【発明が解決しようとする課題】ウェット前処理の場合
には、半導体ウェーハ表面に多量のパーティクルが付着
するという問題がある。
【0006】また、ドライ前処理の場合には、半導体ウ
ェーハ表面のフッ素原子が熱的に安定であって850℃
以下の温度では除去されないので、通常のCVD法等を
使用してシリコンやタングステン等の薄膜を成長する場
合にフッ素原子が表面から除去されずに残留し、そこに
欠陥が発生するという問題がある。
【0007】本発明の目的は、これらの欠点を解消する
ことにあり、パーティクルの付着が少ないドライ前処理
方法を使用し、しかもCVD法を使用してシリコンやタ
ングステン等の薄膜を成長するときに容易に除去可能な
アルキル基によりパッシベートする方法を提供すること
にある。
【0008】
【課題を解決するための手段】上記の目的は、大気圧以
下の減圧下において半導体ウェーハ表面にフッ化水素ガ
スを接触させて自然酸化膜を除去した後、アルコールガ
スを接触させて前記の半導体ウェーハ表面を処理する
か、または、大気圧以下の減圧下において半導体ウェー
ハ表面にフッ化水素ガスとアルコールガスとを同時に接
触させ、前記の半導体ウェーハ表面の自然酸化膜を除去
するとゝもに、この半導体ウェーハ表面を処理する工程
を有する半導体装置の製造方法によって達成される。
【0009】
【作用】フッ化水素ガスをシリコンウェーハ表面に接触
させることによってシリコンウェーハ表面の自然酸化膜
等は除去され、図1(a)に示すように、シリコンウェ
ーハ表面においてシリコン原子とフッ素原子または水素
原子とが結合した状態になる。
【0010】この状態のシリコンウェーハに例えばメチ
ルアルコール(CH3 OH)のガスを含む水素を接触さ
せると、フッ素原子と結合しているシリコンは
【0011】
【化1】 のように反応して、シリコン原子はメチル基と結合す
る。また、水素原子と結合しているシリコンは、
【0012】
【化2】 のように反応して、同様にシリコン原子はメチル基と結
合する。したがってメチルアルコールのガスを含む水素
で処理した後のシリコンウェーハ表面は、図1(b)に
示すように、メチル基でパッシベートされる。
【0013】
【実施例】以下、図面を参照して、本発明の二つの実施
例に係るシリコンウェーハの前処理方法について説明す
る。
【0014】第1例 図2参照 図2に前処理装置の構成図を示す。図において、1は処
理室であり、2はガス供給手段であり、3は排気手段で
あり、4はウェーハ支持台であり、5はフッ化水素ガス
ボンベであり、6は窒素等で稀釈されたアルコールガス
ボンベであり、7は水素、窒素等のボンベであり、8は
マスフローコントローラである。
【0015】シリコンウェーハ9をウェーハ支持台4上
に載置し、排気手段3を使用して処理室1内の圧力を1
0Torr程度とし、温度を室温としてガス供給手段2から
フッ化水素ガスを流量50cc/min をもって、また、
水素を流量500cc/minをもって1分間供給し、シ
リコンウェーハ表面の自然酸化膜等を除去する。
【0016】続いて、フッ化水素ガスの供給を停止し、
圧力、温度は同一に保持してエチルアルコール(C2
5 OH)ガスを流量10cc/min をもって、また、水
素を流量500cc/min をもって30秒間供給する。
この結果、シリコンウェーハ表面はアルキル基によりパ
ッシベートされる。
【0017】第2例 図2に示す前処理装置を使用し、処理室1内の圧力を1
0Torr、温度を室温として、ガス供給手段2からフッ化
水素ガスを10cc/min 、メチルアルコールガスを1
0cc/min 、水素を500cc/min の流量をもって
それぞれ10秒間同時に供給してシリコンウェーハ表面
の自然酸化膜等を除去するとゝもに表面をアルキル基に
よりパッシベートする。
【0018】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、半導体ウェーハ表面にフ
ッ化水素ガスを接触させた後アルコールガスを接触させ
るか、または、フッ化水素ガスとアルコールガスとを同
時に接触させて前処理を実施しているので、ウェット処
理に比べて半導体ウェーハ表面へのパーティクル付着量
が少なくなり、また、表面がアルキル基によりパッシベ
ートされるため、シリコン、タングステン等の薄膜を成
長するときの欠陥の発生が少なくなり、半導体装置の信
頼性向上に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】前処理装置の構成図である。
【符号の説明】
1 処理室 2 ガス供給手段 3 排気手段 4 ウェーハ支持台 5 フッ化水素ガスボンベ 6 アルコールガスボンベ 7 水素、窒素等のボンベ 8 マスフローコントローラ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 大気圧以下の減圧下において半導体ウェ
    ーハ表面にフッ化水素ガスを接触させて自然酸化膜を除
    去した後、アルコールガスを接触させて前記半導体ウェ
    ーハ表面を処理する工程を有することを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】 大気圧以下の減圧下において半導体ウェ
    ーハ表面にフッ化水素ガスとアルコールガスとを同時に
    接触させ、前記半導体ウェーハ表面の自然酸化膜を除去
    するとゝもに、該半導体ウェーハ表面を処理する工程を
    有することを特徴とする半導体装置の製造方法。
JP23399192A 1992-09-02 1992-09-02 半導体装置の製造方法 Withdrawn JPH0684852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23399192A JPH0684852A (ja) 1992-09-02 1992-09-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23399192A JPH0684852A (ja) 1992-09-02 1992-09-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0684852A true JPH0684852A (ja) 1994-03-25

Family

ID=16963836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23399192A Withdrawn JPH0684852A (ja) 1992-09-02 1992-09-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0684852A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005349A1 (en) * 2000-07-12 2002-01-17 California Institute Of Technology Electrical passivation of silicon-containing surfaces using organic layers
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
US7968440B2 (en) 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
JP4741769B2 (ja) * 1999-07-26 2011-08-10 東京エレクトロン株式会社 半導体装置の製造方法
WO2013046642A1 (ja) * 2011-09-29 2013-04-04 東京エレクトロン株式会社 堆積物除去方法
US8871670B2 (en) 2011-01-05 2014-10-28 The Board Of Trustees Of The University Of Illinois Defect engineering in metal oxides via surfaces
US9126229B2 (en) 2011-05-11 2015-09-08 Tokyo Electron Limited Deposit removal method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741769B2 (ja) * 1999-07-26 2011-08-10 東京エレクトロン株式会社 半導体装置の製造方法
WO2002005349A1 (en) * 2000-07-12 2002-01-17 California Institute Of Technology Electrical passivation of silicon-containing surfaces using organic layers
US7491642B2 (en) 2000-07-12 2009-02-17 The California Institute Of Technology Electrical passivation of silicon-containing surfaces using organic layers
US7564120B2 (en) 2000-07-12 2009-07-21 California Institute Of Technology Electrical passivation of silicon-containing surfaces using organic layers
US8114785B2 (en) 2000-07-12 2012-02-14 California Institute Of Technology Electrical passivation of silicon-containing surfaces using organic layers
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
US7968440B2 (en) 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
US8871670B2 (en) 2011-01-05 2014-10-28 The Board Of Trustees Of The University Of Illinois Defect engineering in metal oxides via surfaces
US9126229B2 (en) 2011-05-11 2015-09-08 Tokyo Electron Limited Deposit removal method
WO2013046642A1 (ja) * 2011-09-29 2013-04-04 東京エレクトロン株式会社 堆積物除去方法
US9177816B2 (en) 2011-09-29 2015-11-03 Tokyo Electron Limited Deposit removal method

Similar Documents

Publication Publication Date Title
ATE113757T1 (de) Verfahren und vorrichtung zum entfernen von schichten von substraten.
JPH03230522A (ja) タングステンの選択的付着方法
JP4036751B2 (ja) 洗浄並びにエッチング方法とその装置
EP0265504B1 (en) Production of semiconductor devices
JPH0684852A (ja) 半導体装置の製造方法
JP2618817B2 (ja) 半導体製造装置でのノンプラズマクリーニング方法
JP2726414B2 (ja) ケイ素系薄膜の製造方法
JP3058909B2 (ja) クリーニング方法
JP2003031548A (ja) 基板表面の処理方法
JPS62127397A (ja) 三フッ化窒素を使用して半導体ウエハを洗浄する方法
JPS63129633A (ja) 半導体表面処理方法
JPH03116727A (ja) 半導体装置の製造方法
JP2752643B2 (ja) 半導体装置の製造方法
JPH01244622A (ja) シリコン基板の処理装置
JPH09102490A (ja) 半導体装置の製造方法及び半導体製造装置
JP2537822B2 (ja) プラズマcvd方法
JPH01136970A (ja) プラズマcvd装置のクリーニング方法
US4271235A (en) Method of obtaining polycrystalline silicon and workpiece useful therein
JPH0777198B2 (ja) プラズマcvd方法
JP2836891B2 (ja) フッ化塩素ガスによるSiOxのクリーニング方法
JPH0210726A (ja) 半導体基板表面の自然酸化膜の除去方法
JP3354947B2 (ja) 半導体基板の製法
JPH02214121A (ja) 半導体用SiC質治具等のクリーニング方法
JP2001035801A (ja) 半導体製造装置でのノンプラズマクリーニング方法
US6458707B1 (en) Tool for semiconductor manufacturing apparatus and method for using the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102