JP3354947B2 - 半導体基板の製法 - Google Patents

半導体基板の製法

Info

Publication number
JP3354947B2
JP3354947B2 JP02298891A JP2298891A JP3354947B2 JP 3354947 B2 JP3354947 B2 JP 3354947B2 JP 02298891 A JP02298891 A JP 02298891A JP 2298891 A JP2298891 A JP 2298891A JP 3354947 B2 JP3354947 B2 JP 3354947B2
Authority
JP
Japan
Prior art keywords
wafer
fluorine
semiconductor substrate
gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02298891A
Other languages
English (en)
Other versions
JPH04239728A (ja
Inventor
明 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Water Inc filed Critical Air Water Inc
Priority to JP02298891A priority Critical patent/JP3354947B2/ja
Publication of JPH04239728A publication Critical patent/JPH04239728A/ja
Application granted granted Critical
Publication of JP3354947B2 publication Critical patent/JP3354947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板の製法に関
するものである。
【0002】
【従来の技術】近年、半導体産業の発展はめざましく、
各種の半導体製品が製造されている。また、このような
半導体製品を高精度なものとするための研究,開発も進
められており、半導体基板の品質に対してもその改善が
強く要望されている。従来、上記のような半導体基板
は、例えばつぎのようにして作製されている。すなわ
ち、不純物(例えば、ホウ素)をドープしたシリコン単
結晶を薄い板状(ウエハ)に切り出してこのシリコンウ
エハの表面を鏡面に研磨し、ついでウエツト酸化を施し
て、図2に示すように、シリコンウエハ10の表面にシ
リコン酸化膜(Si O2 )からなる絶縁層21を形成す
る。上記ウエツト酸化は、例えばつぎのようにして行わ
れる。すなわち、図5に示すような加熱炉25内にシリ
コンウエハ10を配設し、その状態でヒータ26で加熱
して上記加熱炉25内を1300℃以上の高温にし、つ
いで加熱炉25内に導入管27を介して純水を導入し、
これにより加熱炉25内に水蒸気を発生させ、この水蒸
気を利用してシリコンウエハ10の表面を酸化する。図
において、28は排出管、29は開閉弁である。
【0003】このようにして得られた半導体基板20
(図2に戻る)の上記シリコン酸化膜21に対し、フオ
トレジスト塗布,エツチング等を行つて窓を開け(図3
参照)、そののちベース拡散,電極形成等を行つて、半
導体製品を製造している。図4には、上記のようにして
得られたトランジスタの一部分が示されている。図にお
いて、22はアルミニウム、23,24はリード線であ
る。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
方法では、シリコンウエハ10を1300℃以上もの高
温状態にさらされなければならず、このため、シリコン
ウエハ自体が歪んで、製品化した場合に欠陥品が発生す
るという問題がある。
【0005】本発明は、このような事情に鑑みなされた
もので、ウエハに歪みがなく製品化した場合にも欠陥品
の発生がない半導体基板の製法提供をその目的とす
る。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、ウエハの表面を、NF 3 ,BF 3 ,CF
4 ,HF,SF 6 ,F 2 から選ばれた少なくとも一つの
フツ素源成分を不活性ガス中に含有させたフツ素系ガス
雰囲気下において加熱状態で保持することにより、上記
ウエハの表面の酸化物に代えてフツ化膜を生成するとと
もに、上記ウエハの表面に吸着されていた酸素を除去
た後、続いてNH 3 ガスを含有する窒化雰囲気下におい
て加熱状態で保持することにより、上記フツ化膜を除去
して上記ウエハの素地を形成するとともに、N原子を侵
入,拡散させて上記ウエハの表面層に窒化層からなる絶
縁層を形成した半導体基板の製法を要旨とする。
【0007】
【作用】すなわち、本発明の半導体基板の製法によって
得られた半導体基板は、ウエハの表面にフツ化膜に置き
換えて形成された窒化層からなる絶縁層が形成されてい
る。したがつて、本発明の半導体基板は、従来のような
シリコン酸化膜からなる絶縁膜と比べて、電気的特性が
安定しており、製品化した場合に素子特性が安定したも
のになる。また、本発明の方法は、ウエハを、NF 3
BF 3 ,CF 4 ,HF,SF 6 ,F 2 から選ばれた少な
くとも一つのフツ素源成分を不活性ガス中に含有させた
フツ素系ガス雰囲気下で加熱状態において保持すること
により、上記ウエハの表面の酸化物に代えてフツ化膜を
生成するとともに、上記ウエハの表面に吸着されていた
酸素を除去した後、続いてNH 3 ガスを含有する窒化雰
囲気下において加熱状態で保持して上記フツ化膜を除去
すると同時に、その除去跡(上記ウエハの表面層)に窒
化層からなる絶縁層を形成している。このように、窒化
処理に先立つてフツ化処理をすることにより、活性化し
たフツ素原子でウエハの表面に付着していた加工助剤等
の異物を破壊等して除去して上記ウエハの表面を清浄化
すると同時に活性化することができるため、後続の窒化
処理において、窒化層を均一にかつかなり深く迄形成す
ることができ、窒化層の層厚を均一にかつ厚くできるよ
うになる。しかも、上記フツ化処理時における加熱温度
および窒化処理時における加熱温度は、従来のように1
300℃以上の高温にする必要はないため、ウエハ自体
が歪むことがなく、製品化した場合にも欠陥品が発生す
ることがない。
【0008】つぎに、本発明について詳しく説明する。
【0009】本発明のフツ化処理に使用するフツ素系ガ
スとは、NF3 ,BF3 ,CF4 ,HF,SF6 ,F2
から選ばれた少なくとも一つのフツ素源成分をN2 等の
不活性ガス中に含有させたもののことをいう。これらフ
ツ素源成分の中でも、反応性,取扱い性等の点でNF3
が最も優れており実用的である。
【0010】本発明の窒化処理方法は、先に述べたよう
に、上記フツ素系ガス雰囲気下でウエハを、例えばNF
3 の場合、250〜400℃の温度に、好適には360
℃程度の温度に加熱保持し上記ウエハの表面を処理した
後、公知の窒化用ガス例えばアンモニアを用いて窒化処
理(または浸炭窒化処理)を行う。このようなフツ素系
ガスにおけるNF3 等のフツ素源成分の濃度は、例えば
1000〜100000ppmであり、好ましくは20
000〜70000ppm、より好ましいのは3000
0〜50000ppmである。このようなフツ素系ガス
雰囲気中での保持時間は、ウエハの形状や加熱温度等に
応じて適当な時間を選べばよく、通常は数分ないし数十
分である。
【0011】本発明の方法をより具体的に説明すると、
シリコンウエハ10を、図1に示す熱処理炉1に装入す
る。この炉1は、外殻2内に設けたヒータ3の内側に内
容器4を入れたピツト炉で、ガス導入管5と排気管6が
挿入されている。ガス導入管5にはボンベ14からNH
3 ガス(あるいはNH3 と炭素源を有するガス、例えば
RXガスとの混合ガス)が流量計16,バルブ18等を
経由して供給され、ボンベ15からフツ素系ガス、例え
ばNF3とN2 の混合ガスが流量計17,バルブ18等
を経由して供給される。内部の雰囲気はモータ7で回転
するフアン8によつて攪拌される。上記シリコンウエハ
10は金属製のコンテナ11に入れて炉内に装入され
る。図中、9はシリコンウエハ10の受け台、12は真
空ポンプ、13は除害装置である。この炉中にボンベ1
5からガス導入管5を介して上記NF3 とN2 の混合ガ
スを導入し、所定の反応温度に加熱する。NF3 は25
0〜400℃の温度で活性基のフツ素を発生し、これに
より上記シリコンウエハ10の表面に付着したいた加工
助剤や有機,無機系の汚染等を除去すると同時に、この
フツ素が上記シリコンウエハ10の表面のSi O2 等の
酸化物と次式に示すように反応し、上記シリコンウエハ
10の表面にごく薄いフツ化膜Si F4 を形成する。
【0012】Si O2 +4F→Si F4 +O2
【0013】この反応により、上記シリコンウエハ10
の表面の酸化皮膜はフツ化膜に変換され、表面に吸着さ
れていたO2 も除去される。そして、このようなフツ化
膜は、H2 ,H2 Oが存在しない場合、600℃以下の
温度で安定であつて、後続の窒化処理までの間における
金属素地への酸化皮膜の形成やO2 の吸着を防止する。
また、このようなフツ化処理では、その第1段階で炉材
表面に対してフツ化膜が形成されることとなることか
ら、その膜によつて以後の炉材表面に対するフツ素系ガ
スに基づく損傷が防止されるようになる。
【0014】そののち、熱処理炉1で窒化処理を行う。
すなわち、熱処理炉1内の上記NF3 とN2 の混合ガス
を排気管6から真空排気した後、ヒータ3で加熱して熱
処理炉1内を480〜700℃の温度に、好適には60
0℃程度の温度に昇温し、その状態でボンベ14からガ
ス導入管5を介して上記NH3 ガスを導入し、所定時間
保持する。これにより、上記フツ化膜がH2 または微量
の水分によつて例えば次式のように還元あるいは破壊さ
れ、それによつて活性な金属素地が形成される。
【0015】Si F4 +2H2 →Si +4HF
【0016】このようにして、活性な金属素地が形成さ
れると同時に、活性なN原子が金属内に侵入,拡散して
ゆき、その結果、金属素地の表面にSi 34 の窒化物
を含有する化合物層(窒化層)が形成される。
【0017】このような窒化層が形成されるのは、従来
の窒化法でも同様であるが、従来法では、常温より窒化
温度まで上昇する間に形成される酸化皮膜や、このとき
吸着されるO2 分によつて表面の活性度が低下している
ので、N原子の表面吸着の度合いが低く、不均一であ
る。また、このような不均一性は、NH3 の分解の度合
いを炉内で均一に保つことが実際上困難であることによ
つても拡大される。本発明では、シリコンウエハ10の
表面におけるN原子の吸着が均一かつ迅速に行われるの
で、上記のような問題は生じない。
【0018】また、このようにして得られたシリコンウ
エハ10は、その表面層に窒化層からなる絶縁層が形成
されていることから、従来のようなシリコン酸化膜から
なる絶縁膜と比べて電気的特性が安定している。また、
上記の方法は、窒化処理に先立つてフツ化処理をするこ
とにより、上記シリコンウエハ10の表面を清浄化する
と同時に活性化するため、窒化層を均一にかつかなり深
く迄形成することができ、窒化層の層厚を均一にかつ厚
くできるようになる。しかも、従来のように1300℃
以上もの高温下において酸化膜を形成するものではない
ため、シリコンウエハ10自体が歪むことがなく、製品
化した場合にも欠陥品が発生することがない。
【0019】なお、上記の説明では、本発明をシリコン
ウエハに適用した場合が説明されているが、これに限定
されるものではなく、ゲルマニウムウエハ,ガリウムひ
素ウエハ,または他の半導体ウエハに適用してもよい。
【0020】
【発明の効果】以上のように、本発明の半導体基板の製
法によって得られた半導体基板は、ウエハの表面にフツ
化膜に置き換えて形成された窒化層からなる絶縁層が形
成されていることから、従来のようなシリコン酸化膜か
らなる絶縁膜と比べて、電気的特性が安定しており、製
品化した場合に素子特性が安定したものになる。また、
本発明の方法は、ウエハを、NF 3 ,BF 3 ,CF 4
HF,SF 6 ,F 2 から選ばれた少なくとも一つのフツ
素源成分を不活性ガス中に含有させたフツ素系ガス雰囲
気下において加熱状態で保持することにより、上記ウエ
の表面の酸化物に代えてフツ化膜を生成するととも
に、上記ウエハの表面に吸着されていた酸素を除去した
後、続いてNH 3 ガスを含有する窒化雰囲気下において
加熱状態で保持して上記フツ化膜を除去すると同時に、
その除去跡(上記ウエハの表面層)に窒化層からなる絶
縁層を形成するようにしている。したがつて、フツ化処
理により清浄化され、同時に活性化されたウエハ表面層
に窒化層を均一にかつかなり深く迄形成することがで
き、窒化層の層厚を均一にかつ厚くできるようになる。
しかも、フツ化処理時における加熱温度および窒化処理
時における加熱温度を、従来のように1300℃以上の
高温にする必要がないため、ウエハ自体が歪むことがな
く、製品化した場合にも欠陥品が発生することがない。
【0021】
【実施例】シリコンウエハ(φ30mm)を、図1に示す
ような熱処理炉1に入れ、NF3を5000ppm含有
するN2 ガス雰囲気で360℃で15分間保持した。そ
の後600℃に加熱し、50%NH3 +50%N2 の混
合ガスを炉内に導入して3時間窒化処理を行い、しかる
のち空冷して取り出す。得られたシリコンウエハ表面の
窒化層の厚みは10〜70μmであり、その表面硬度は
1000〜1350Hvであり、シリコンウエハに歪み
はなかつた。
【図面の簡単な説明】
【図1】本発明の一実施例に用いる熱処理炉の断面図で
ある。
【図2】半導体基板の断面図である。
【図3】トランジスタの製造過程を示す説明図である。
【図4】トランジスタの一部分を示す説明図である。
【図5】従来例の加熱炉の説明図である。
【符号の説明】 1 熱処理炉 10 ウエハ 20 半導体基板 21 絶縁膜

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 ウエハの表面を、NF 3 ,BF 3 ,CF
    4 ,HF,SF 6 ,F 2 から選ばれた少なくとも一つの
    フツ素源成分を不活性ガス中に含有させたフツ素系ガス
    雰囲気下において加熱状態で保持することにより、上記
    ウエハの表面の酸化物に代えてフツ化膜を生成するとと
    もに、上記ウエハの表面に吸着されていた酸素を除去
    た後、続いてNH 3 ガスを含有する窒化雰囲気下におい
    て加熱状態で保持することにより、上記フツ化膜を除去
    して上記ウエハの素地を形成するとともに、N原子を侵
    入,拡散させて上記ウエハの表面層に窒化層からなる絶
    縁層を形成したことを特徴とする半導体基板の製法。
JP02298891A 1991-01-22 1991-01-22 半導体基板の製法 Expired - Fee Related JP3354947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02298891A JP3354947B2 (ja) 1991-01-22 1991-01-22 半導体基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02298891A JP3354947B2 (ja) 1991-01-22 1991-01-22 半導体基板の製法

Publications (2)

Publication Number Publication Date
JPH04239728A JPH04239728A (ja) 1992-08-27
JP3354947B2 true JP3354947B2 (ja) 2002-12-09

Family

ID=12097926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02298891A Expired - Fee Related JP3354947B2 (ja) 1991-01-22 1991-01-22 半導体基板の製法

Country Status (1)

Country Link
JP (1) JP3354947B2 (ja)

Also Published As

Publication number Publication date
JPH04239728A (ja) 1992-08-27

Similar Documents

Publication Publication Date Title
US4159917A (en) Method for use in the manufacture of semiconductor devices
JP2007513496A (ja) 統合されたアッシング及びインプラントアニーリング方法
KR20040048483A (ko) 반도체소자의 게이트 산화막 형성방법
JP2004343094A (ja) シリコン酸化膜の除去方法及び処理装置
JP3285723B2 (ja) 半導体熱処理用治具及びその表面処理方法
JP3354947B2 (ja) 半導体基板の製法
JPH0697140A (ja) 半導体基板処理方法
JPS63129633A (ja) 半導体表面処理方法
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
JP3904372B2 (ja) 半導体ウェハの製法
JPH1027795A (ja) 半導体装置の製造方法
JPH0624191B2 (ja) プラズマ処理方法
JPH05226315A (ja) 半導体装置の製造方法
KR100310461B1 (ko) 실리콘산화막의형성방법
JPH0223023B2 (ja)
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
JP5420077B2 (ja) 酸化膜の除去方法
JPH0562961A (ja) ウエハの洗浄方法
JPH03173131A (ja) 半導体装置の製造方法
JPH0341731A (ja) 酸化シリコン膜の形成方法
JPH11219907A (ja) ウエハ処理装置および処理方法
JPH06349801A (ja) 表面処理方法
KR100588217B1 (ko) 반도체 소자의 게이트 산화막 형성 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020903

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees