KR101096133B1 - 기판 처리방법 - Google Patents

기판 처리방법 Download PDF

Info

Publication number
KR101096133B1
KR101096133B1 KR1020090038198A KR20090038198A KR101096133B1 KR 101096133 B1 KR101096133 B1 KR 101096133B1 KR 1020090038198 A KR1020090038198 A KR 1020090038198A KR 20090038198 A KR20090038198 A KR 20090038198A KR 101096133 B1 KR101096133 B1 KR 101096133B1
Authority
KR
South Korea
Prior art keywords
substrate
gas
plasma
cleaning
chamber
Prior art date
Application number
KR1020090038198A
Other languages
English (en)
Other versions
KR20100119208A (ko
Inventor
김태훈
Original Assignee
피에스케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스케이 주식회사 filed Critical 피에스케이 주식회사
Priority to KR1020090038198A priority Critical patent/KR101096133B1/ko
Publication of KR20100119208A publication Critical patent/KR20100119208A/ko
Application granted granted Critical
Publication of KR101096133B1 publication Critical patent/KR101096133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판 처리 방법은 먼저, 제1 가스를 포함하는 식각 가스들에 의해 생성된 플라스마를 컨택홀이 형성된 기판에 제공하여 기판 상의 박막을 라이트 에치하고, 이어, 기판을 전 세정한다. 기판의 전 세정 과정은, 플라스마를 이용하여 기판에 반응막을 형성하는 과정 및 반응막을 제거하는 과정으로 이루어진다. 라이트 에치하는 과정과 반응막을 형성하는 과정은 모두 제1 가스가 이용되며, 동일 챔버 내에서 인-시츄(In-situ) 공정으로 이루어진다. 이에 따라, 기판 처리 방법은 라이트 에치 후 콘택홀에 자연산화막이 형성되는 것을 최소화할 수 있으므로, 전 세정 공정에 소요되는 시간을 단축시키고, 생산성을 향상시킬 수 있다.

Description

기판 처리방법{METHOD FOR TREATING SUBSTRATES}
본 발명은 반도체 소자를 처리하는 방법에 관한 것으로, 보다 상세하게는 플라즈마를 이용하여 반도체 기판을 처리하는 기판 처리 방법에 관한 것이다.
일반적으로, 반도체 메모리 제조 공정 시 배선의 형성하는 공정은 콘택홀을 형성한 후 콘택홀에 폴리 실리콘을 채워 배선을 형성한다.
그 과정을 구체적으로 살펴보면, 우선, 반도체 기판에 콘택홀을 형성한다. 이어, 기판을 애싱 처리한 후 습식 세정한다. 습식 세정이 완료되면, 콘택 저항을 최소화하기 위하여 콘택홀을 통해 노출된 박막을 라이트 에치한다. 이어, 기판을 전 세정(pre clean) 처리하여 콘택홀에 형성된 자연 산화막을 제거한 후, 폴리 실리콘을 콘택홀에 채워 배선을 형성한다.
일반적으로, 전 세정 처리는 습식 세정 방법이 주로 사용되나, 최근 플라스마를 이용한 건식 세정 방법이 시도되고 있다. 그러나, 전 세정 처리를 건식 세정 방법으로 처리할 경우, 플라스마를 이용하여 산화막을 형성하는 챔버와 산화막을 어닐링 처리하여 제거하는 챔버가 각각 필요하다. 라이트 에치 또한 전 세정 처리와는 별개로 이루어지는 공정이므로, 별도의 챔버에서 이루어진다. 이와 같이, 라 이트 에치와 산화막 형성이 별도의 챔버에서 이루어지므로, 기판이 대기 중에 노출되는 시간이 많다. 이로 인해, 라이트 에치 이후 콘택홀에 자연 산화막이 두껍게 형성되므로, 전 세정에 소요되는 시간이 증가하고, 전 세정 공정의 효율이 저하된다.
본 발명의 목적은 공정 시간을 단축시킬 수 있는 기판 처리 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 기판 처리 방법은 다음과 같다. 먼저, 제1 가스를 포함하는 식각 가스들에 의해 생성된 플라스마를 컨택홀이 형성된 기판에 제공하여 상기 콘택홀을 통해 노출된 상기 기판 상의 박막을 라이트 에치(lite etch)한다. 이어, 상기 기판을 전 세정(pre clean)한다. 기판의 전 세정과정은 다음과 같다. 먼저, 상기 기판에 세정 가스들에 의해 생성된 플라스마와 상기 제1 가스를 제공하여 반응막을 형성한다. 이어, 상기 반응막을 제거한다. 여기서, 상기 라이트 에치하는 단계와 상기 반응막을 형성하는 단계는 동일 챔버 내에서 인-시츄(In-situ) 공정으로 이루어지며, 상기 라이트 에치 시 상기 제1 가스는 상기 플라스마를 생성하는 플라스마 생성부에 주입된다. 또한, 상기 전 세정 시 상기 제1 가스는 상기 플라스마 생성부 아래에서 상기 챔버에 주입된다.
한편, 상기 세정 가스들은 상기 플라스마 생성부에 주입된다.
또한, 상기 라이트 에치 단계 및 상기 전 세정 단계에서 플라스마는 다운 스트림 방식으로 상기 기판에 제공된다.
상술한 본 발명에 따르면, 라이트 에치와 반응막 형성 과정이 동일 챔버 내 에서 인-시츄 공정으로 이루어지므로, 콘택홀에 자연 산화막이 형성되는 것을 최소화할 수 있다. 이에 따라, 전 세정 공정에 소요되는 시간을 단축시키고, 생산성을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 기판처리장치를 나타낸 도면이고, 도 2는 도 1에 도시된 플라스마 처리부를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 기판 처리 장치(1000)는 플라스마를 이용하여 기판을 처리하는 플라스마 처리부(400) 및 상기 플라스마 처리부(400)에서 처리된 기판을 어닐링 처리하는 어닐링 처리부(500)를 포함한다.
플라스마 처리부(400)는 처리 유닛(100), 플라스마 생성유닛(200), 제1 및 제2 배기관(310,320)을 포함한다.
상기 처리 유닛(100)은 플라스마를 이용한 기판의 처리 공정이 이루어지고, 상기 플라스마 생성유닛(200)은 상기 기판의 처리 공정에 필요한 플라스마를 생성하여 상기 처리 유닛(100)에 제공한다. 상기 제1 및 제2 배기관(310, 320)은 상기 처리 유닛(100) 내부의 가스와 반응 부산물을 외부로 배출하고, 상기 처리 유닛(100)의 내부 압력을 조절한다.
구체적으로, 상기 처리 유닛(100)은 챔버(110), 척(chuck)(120), 커버(130) 및 배플(140)을 포함한다.
상기 챔버(110)는 상기 기판의 처리 공정이 이루어지는 공정 공간(PS)을 제공하고, 바닥면(111)에는 상기 제1 및 제2 배기관(310, 320)과 각각 연통되는 제1 및 제2 배기홀(111a, 111b)이 형성된다. 상기 기판의 처리 공정 시, 상기 챔버(110)는 접지된다.
상기 척(120)은 상기 공정 공간(PS)에 설치되고, 상기 기판 처리시 상기 기판을 지지한다.
상기 척(120)의 상부에는 상기 커버(130)와 상기 배플(140)이 구비된다. 상기 커버(130)는 상기 챔버(110)의 상부에 구비되고, 상기 챔버(110)와 결합하여 상기 공정 공간(PS)을 밀폐시킨다. 또한, 상기 커버(130)는 상기 플라스마 생성유닛(200)과 결합하고, 상기 플라스마 생성유닛(200)으로부터의 플라스마가 유입되는 유입구(131)가 형성된다. 상기 커버(130)의 내부에는 상기 유입구(131)를 통해 유입된 플라스마를 상기 배플(130)에 제공하기 위한 유도 공간(GS)이 형성된다. 본 발명의 일례로, 상기 유도 공간(GS)은 역 깔때기(inverted funnel) 형상으로 형성된다.
상기 배플(140)은 상기 챔버(110)의 상부에 위치하고, 상기 척(120)과 마주한다. 상기 배플(140)은 플레이트 형상을 갖고, 다수의 분사홀(141)이 형성된다. 상기 분사홀들은 상기 플라스마 생성유닛(200)으로부터 상기 유도 공간(GS)에 유입된 플라스마를 상기 기판에 분사한다. 이에 따라, 상기 척(120) 상의 기판에 플라스마가 균일하게 분사된다.
한편, 상기 커버(130)의 상부에는 상기 플라스마 생성유닛(200)이 설치된 다.
상기 플라스마 생성유닛(200)은 플라스마 공급관(210), 안테나 코일(210), 전원부(230), 및 제1 및 제2 가스 공급관(240, 250)을 포함한다.
구체적으로, 상기 플라스마 공급관(210)은 상기 커버(130)의 유입구(131)와 연결되고, 내부에서 생성된 플라스마를 상기 유입구(131)를 통해 상기 커버(130)의 유도 공간(GS)에 제공한다. 상기 플라스마 공급관(120)의 내부에는 상기 플라스마를 생성하기 위한 반응가스가 공급된다.
상기 플라스마 공급관(210)의 외벽에는 상기 안테나 코일(220)이 설치되며, 상기 안테나 코일(220)은 상기 플라스마 공급관(210)을 부분적으로 둘러싼다. 상기 안테나 코일(220)은 일측이 상기 전원부(230)와 연결되고, 타측이 접지된다. 상기 전원부(230)로부터 상기 안테나 코일(220)에 고주파 전류가 공급되면, 상기 플라스마 공급관(210)의 내부에는 전기장이 유도된다. 상기 플라스마 공급관(210)에서 상기 전기장이 유도되는 공간(PGS)은 상기 안테나 코일(220)이 둘러싸는 공간(PGS)이며, 상기 플라스마가 생성된다.
즉, 상기 전기장이 유도되는 공간(PGS)에서 유도 전기장에 의해 상기 반응 가스가 이온화되어 상기 플라스마가 생성되고, 상기 플라스마는 상기 플라스마 공급관(210)을 통해 상기 커버(130) 내부로 제공된다. 이하, 설명의 편의를 위해, 상기 전기장이 유도되는 공간(PGS)을 플라스마 생성공간(PGS)이라 한다.
플라스마 공급관(210)의 상단에는 제1 가스 공급관(240)이 연결되고, 제1 가스 공급관(240)은 반응가스를 플라스마 공급관(210)에 제공한다. 또한, 플라스마 공급관(210)은 제2 가스 공급관(250)과 연결되어 제2 가스 공급관(250)으로부터 세정 가스를 공급받는다. 제2 가스 공급관(250)은 플라스마 공급관(210)에서 안테나 코일(220)이 설치된 영역의 아래에 연결되며, 제2 가스 공급관(250)으로부터 제공된 세정 가스는 플라스마를 생성하는 이용되지 않고 그대로 척(120)에 안착된 기판에 제공된다.
한편, 상기 챔버(110)의 아래에는 상기 제1 및 제2 배기관(310, 320)이 설치된다. 상기 제1 및 제2 배기관(310, 320)은 상기 챔버(110) 바닥면(111)에 결합되어 상기 챔버(110)의 바닥면(111)에 형성된 제1 및 제2 배기홀(111a, 111b)과 각각 연통되고, 상기 공정 공간(PS)에 유입된 가스와 공정과정에서 발생된 공정 부산물을 외부로 배출시킨다. 상기 제1 및 제2 배기관(310, 320)은 외부의 압력 조절장치(미도시)와 연결되고, 상기 제1 및 제2 배기관(310, 320)을 통해 상기 공정 공간의 압력이 조절된다.
이 실시예에 있어서, 상기 기판 처리 장치(501)는 두 개의 배기관(310, 320)을 구비하나, 상기 배기관(310, 320)의 개수는 상기 챔버(110)의 크기에 따라 증가하거나 감소할 수 있다.
도 3은 도 1에 도시된 어닐링 처리부를 나타낸 도면이다.
도 3을 참조하면, 어닐링 처리부(500)는 어닐링 챔버(510) 및 기판 지지부(520)를 포함할 수 있다. 어닐링 챔버(510)는 기판에 대한 어닐링 처리가 이루어지는 공간을 제공한다. 어닐링 챔버(510)의 상면에는 가스 주입구(511)가 형성되며, 어닐링 처리시 기판 지지부(520)로부터 기판으로의 열 전달을 촉진시키기 위한 가스가 가스 주입구(511)를 통해 어닐링 챔버(510) 내부로 유입된다.
어닐링 챔버(510) 내부에는 기판 지지부(520)가 설치된다. 기판 지지부(520)는 기판이 안착되는 지지 플레이트(521), 지지 플레이트(521) 내부에 설치된 가열 플레이트(522), 및 지지 플레이트(521)의 지지면으로부터 기판을 이격시키는 지지핀들(523)을 포함할 수 있다. 지지핀들(523)은 승강 및 하강이 가능하고, 어닐링 처리시 하강하여 기판을 지지 플레이트(522) 상면에 안착시킨다. 어닐링 처리시, 가열 플레이트(522)는 전력을 인가받아 열을 발생시키며, 가열 플레이트(522)로부터의 열은 기판에 전달되어 기판이 가열된다. 이에 따라, 기판의 어닐링 처리가 이루어지며, 기판에 형성된 반응막, 즉, 산화막이 제거된다.
이하, 도면을 참조하여 기판 처리 장치(1000)에서 기판을 처리하는 과정을 구체적으로 설명한다.
도 4는 도 1에 도시된 기판 처리장치에서 기판을 처리하는 과정을 나타낸 흐름도이고, 도 5는 도 2에 도시된 플라스마 처리부에서 플라스마를 이용하여 기판을 처리하는 동작 상태를 나타낸 도면이며, 도 6a 및 도 6b는 도 5에 도시된 플라스마 처리부에서 처리된 기판의 상태를 나타낸다.
도 4, 도 5 및 도 6a를 참조하면, 먼저, 감광층(미도시)을 이용한 식각 공정을 통해 기판(10)에 콘택홀(CH)을 형성하고, 애싱 처리하여 상기 감광층을 제거한다(단계 S110). 이 실시예에 있어서, 기판(10)은 베이스 기판(11) 및 베이스 기판상에 순차적으로 증착된 제1 및 제2 박막(12, 13)을 포함하고, 제2 박막(13)에는 제1 박막(12)을 부분적으로 노출하는 적어도 하나의 콘택홀(CH)이 형성된다. 여기서, 제1 박막(12)은 실리콘 재질로 이루어진다.
이어, 기판(10)을 습식 세정한다(단계 S120).
콘택홀(CH) 형성 후, 콘택홀(CH)을 통해 노출된 제1 박막(12)의 상면에 폴리머 등의 잔존물이 남아 있을 수 있다. 이를 방지하기 위하여, 습식 세정 이후에 플라스마 처리부(400)는 플라스마를 이용하여 기판(10)을 라이트 에칭하고, 이에 따라, 제1 박막(12)은 콘택홀(CH)을 통해 노출된 부분이 일부분 식각된다(단계 S130).
상기 라이트 에칭 과정을 살펴보면 다음과 같다. 먼저, 기판(10)을 척(120)에 안착시킨다. 이어, 제1 가스 공급관(240)이 반응 가스를 플라스마 공급관(210)에 제공하고, 안테나 코일(220)에 전력을 인가하여 플라스마 공급관(210) 내부에 유도 전기장을 형성한다. 이에 따라, 플라스마 공급관(210) 내에서 플라스마가 생성된다. 플라스마 공급관(210) 내에서 생성된 플라스마는 척(120)에 안착된 기판(10)에 제공된다. 이에 따라, 제1 박막(12)은 도 6b에 도시된 바와 같이 콘택홀(CH)을 통해 노출된 부분이 일부분 식각된다.
이때, 챔버(110) 내부의 압력은 100mTorr내지 2000mTorr이고, 안테나 코일(220)에 인가되는 전력은 100W 내지 5000W이며, 척(120)의 온도는 섭씨 0도 내지 섭씨 50도이고, 공정 시간은 약 15초 정도이다. 또한, 플라스마를 생성하기 위한 라이트 에칭용 반응 가스들로는 산소 가스 및 비활성 가스가 사용되며, 비활성 가스는 헬륨, 아르곤 및 질소 중 적어도 어느 하나를 포함한다.
본 발명의 일례로, 상기 라이트 에칭용 반응 가스들은 삼불화 질소 가스, 산소 가스, 헬륨 가스 및 질소 가스를 포함하고, 삼불화 질소 가스는 45sccm, 산소 가스는 15sccm, 헬륨 가스는 1500sccm로 주입된다. 삼불화 질소 가스 대신 CF4 가스를 이용할 수도 있으나, 후속 공정인 전 세정(pre clean) 공정에서 삼불화 질소 가스를 사용하므로, 챔버(110) 내부의 공정 환경을 안정화시키기 위해 삼불화 질소 가스를 사용한다.
라이트 에칭이 완료되면, 라이팅 에칭 과정에서 발생된 반응 부산물이 챔버(110) 외부로 모두 배출되도록 약 10초 정도 대기한다. 이때, 챔버(110) 내부의 압력은 0mTorr이며, 척(120)의 온도는 그대로 유지한다.
반응 부산물 배기 후, 기판(10)을 전 세정 처리한다(단계 S140).
도 4, 도 5 및 도 6b를 참조하여 상기 전 세정 처리 과정을 구체적으로 살펴보면 다음과 같다. 먼저, 플라스마 처리부(400)는 라이트 에칭 처리에 이어서 반응막(RR) 형성을 위한 플라스마를 생성하여 기판에 제공하고, 이에 따라, 콘택홀(10)을 통해 노출된 제1 박막(12)의 상면에 반응막(RR)이 형성된다(단계 S141). 이때, 플라스마 공급관(210)은 제1 가스 공급관(240)으로부터 수소 가스와 질소 가스를 공급받아 반응막(RR) 형성용 플라스마를 생성하고, 제2 가스 공급관(250)로부터 삼불화 질소 가스를 공급받아 기판(10)에 제공한다. 이와 같이, 삼불화 질소 가스는 제2 가스 공급관(250)을 통해 주입되므로, 플라스마 형태가 아닌 가스 형태 그대로 기판(10)에 제공된다. 플라스마 공급관(210)으로부터 제공된 플라스마와 삼불화 질소 가스가 콘택홀(CH)을 통해 노출된 제1 박막(12)과 반응하여 콘택홀(CH) 이 형성된 부분에 반응막(RR)이 형성된다. 여기서, 반응막(RR)은 산화막으로 이루어진다.
플라스마 처리부(400)에서 전 세정 처리시, 챔버(110) 내부의 압력은 100mTorr내지 2000mTorr이고, 안테나 코일(220)에 인가되는 전력은 100W 내지 5000W이며, 척(120)의 온도는 섭씨 0도 내지 섭씨 50도이고, 공정 시간은 약 20초 정도이다. 또한, 삼불화 질소 가스는 45sccm, 수소 가스는 320sccm, 질소 가스는 800sccm로 주입된다.
이와 같이, 라이트 에칭 공정과 반응막 형성 공정이 동일 챔버(110) 내에서 인-시츄 공정(in-situ process)로 진행되므로, 기판(10)의 대기중에 노출되는 것을 방지할 수 있다. 이에 따라, 콘택홀(CH)이 형성된 부분에 자연 산화막이 형성되는 것을 방지할 수 있으므로, 전 세정 공정의 시간을 단축시킬 수 있다.
한편, 반응막(RR) 형성이 완료되면, 기판(10)을 어닐링 처리하여 반응막(RR)을 제거한다(단계 S143).
이하, 도면을 참조하여 어닐링 처리 과정에 대해 구체적으로 설명한다.
도 7은 도 5에 도시된 어닐링 처리부에서 기판을 처리하는 동작 상태를 나타낸 도면이고, 도 8은 도 7에 도시된 어닐링 처리부에서 처리된 기판의 상태를 나타낸다.
도 4, 도 7 및 도 8을 참조하면, 먼저, 반응막(RR)(도 6b 참조)이 형성된 기판(10)을 플라스마 처리부(400)로부터 어닐링 처리부(500)로 이송하고, 기판 지지부(520) 상에 기판(10)을 안착시킨다. 이어, 어닐링 챔버(510) 내부에 촉진 가스 를 제공하고, 이와 함께, 가열 플레이트(522)를 가열하여 기판(10)을 가열한다. 이에 따라, 콘택홀(CH)에 형성된 반응막(RR)(도 6b 참조)이 제거된다. 이때, 어닐링 챔버(510) 내부의 압력은 1000mTorr이며, 기판 지지부(520)의 온도는 섭씨 200도 이며, 공정 시간은 약 30초 정도이다. 촉진 가스로는 질소 가스가 사용될 수 있으며, 질소 가스는 3600sccm 정도 주입된다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 기판처리장치를 나타낸 도면이다.
도 2는 도 1에 도시된 플라스마 처리부를 나타낸 도면이다.
도 3은 도 1에 도시된 어닐링 처리부를 나타낸 도면이다.
도 4는 도 1에 도시된 기판 처리장치에서 기판을 처리하는 과정을 나타낸 흐름도이다.
도 5는 도 2에 도시된 플라스마 처리부에서 플라스마를 이용하여 기판을 처리하는 동작 상태를 나타낸 도면이다.
도 6a 및 도 6b는 도 5에 도시된 플라스마 처리부에서 처리된 기판의 상태를 나타낸다.
도 7은 도 5에 도시된 어닐링 처리부에서 기판을 처리하는 동작 상태를 나타낸 도면이다.
도 8은 도 7에 도시된 어닐링 처리부에서 처리된 기판의 상태를 나타낸다.
* 도면의 주요 부분에 대한 부호 설명 *
400 : 플라스마 처리부 500 : 어닐링 처리부
1000 : 기판 처리 장치

Claims (11)

  1. 제1 가스를 포함하는 식각 가스들에 의해 생성된 플라스마를 컨택홀이 형성된 기판에 제공하여 상기 콘택홀을 통해 노출된 상기 기판 상의 박막을 라이트 에치(lite etch)하는 단계; 및
    상기 기판을 전 세정(pre clean)하는 단계를 포함하고,
    상기 전 세정하는 단계는,
    세정 가스들을 플라스마 생성부에 제공하여 플라스마를 생성하고, 생성된 상기 플라스마와 함께 상기 제1 가스를 상기 기판에 제공하여 상기 기판에 반응막을 형성하는 단계; 및
    상기 기판을 어닐링 챔버로 이송한 후, 질소 가스를 촉진 가스로 제공하여 상기 기판을 어닐링 처리함으로써 상기 반응막을 제거하는 단계를 포함하며,
    상기 라이트 에치하는 단계와 상기 반응막을 형성하는 단계는 동일 챔버 내에서 인-시츄(In-situ) 공정으로 이루어지고,
    상기 라이트 에치시 상기 제1 가스는 상기 플라스마를 생성하는 플라스마 생성부에 주입되며,
    상기 전 세정 시 상기 제1 가스는 상기 플라스마 생성부 아래에서 상기 챔버에 주입되고,
    상기 라이트 에치하는 단계 및 상기 기판에 반응막을 형성하는 단계 각각은, 상기 챔버 내부의 압력이 100mTorr 내지 2000mTorr이고, 상기 플라스마 생성부에 제공되는 전력은 100W 내지 5000W이며, 상기 기판이 안착되는 척의 온도는 섭씨 0도 내지 섭씨 50도인 것을 특징으로 하는 기판 처리 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 라이트 에치 단계 및 상기 전 세정 단계에서 플라스마는 다운 스트림 방식으로 상기 기판에 제공되는 것을 특징으로 하는 기판 처리 방법.
  4. 제3항에 있어서,
    상기 제1 가스는 탄화불소 또는 질화불소 계열의 가스인 것을 특징으로 하는 기판 처리 방법.
  5. 제4항에 있어서,
    상기 질화불소 계열의 가스는 삼불화 질소 가스인 것을 특징으로 하는 기판 처리 방법.
  6. 제4항에 있어서,
    상기 식각 가스들은 산소 가스 및 비활성 가스를 포함하고,
    상기 세정 가스들은 질소 및 헬륨 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 기판 처리 방법.
  7. 제6항에 있어서,
    상기 비활성 가스는 헬륨, 아르곤 및 질소 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 기판 처리 방법.
  8. 삭제
  9. 삭제
  10. 제1항 또는 제 3항 내지 제7항 중 어느 한 항에 있어서,
    상기 라이트 에칭 단계와 상기 전 세정 단계 사이에,
    상기 챔버의 압력을 상기 라이트 에칭 단계 및 상기 기판을 세정하는 단계보다 낮춰 상기 챔버 내의 반응 잔여물을 배출하는 단계를 더 포함하는 것을 특징으로 하는 기판 처리 방법.
  11. 제10항에 있어서,
    상기 라이트 에칭 단계 이전에,
    상기 기판을 플라스마 애싱 처리하는 단계; 및
    상기 기판을 습식 세정하는 단계를 더 포함하는 것을 특징으로 하는 기판 처리 방법.
KR1020090038198A 2009-04-30 2009-04-30 기판 처리방법 KR101096133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090038198A KR101096133B1 (ko) 2009-04-30 2009-04-30 기판 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090038198A KR101096133B1 (ko) 2009-04-30 2009-04-30 기판 처리방법

Publications (2)

Publication Number Publication Date
KR20100119208A KR20100119208A (ko) 2010-11-09
KR101096133B1 true KR101096133B1 (ko) 2011-12-20

Family

ID=43405307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090038198A KR101096133B1 (ko) 2009-04-30 2009-04-30 기판 처리방법

Country Status (1)

Country Link
KR (1) KR101096133B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431083B1 (ko) * 2013-01-04 2014-08-21 피에스케이 주식회사 웨이퍼 레벨 패키지용 기판을 처리하는 장치 및 방법
JP5886821B2 (ja) 2013-01-04 2016-03-16 ピーエスケー インコーポレイテッド 基板処理装置及び方法

Also Published As

Publication number Publication date
KR20100119208A (ko) 2010-11-09

Similar Documents

Publication Publication Date Title
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
TWI674617B (zh) 用於在電漿清潔製程之後執行電漿處理製程的方法
JP6373150B2 (ja) 基板処理システム及び基板処理方法
KR100656214B1 (ko) 플라즈마 처리 방법
JP5492574B2 (ja) 基板のクリーニング方法及び基板のクリーニング装置
JP7513775B2 (ja) 基板処理システム
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
KR101981738B1 (ko) 기판 처리 방법 및 장치
KR19990006332A (ko) 반도체 장치의 제조 방법 및 반도체 제조장치
US8992689B2 (en) Method for removing halogen-containing residues from substrate
US20220162757A1 (en) Plasma treatment device and method for manufacturing semiconductor device
KR101096133B1 (ko) 기판 처리방법
JP4947766B2 (ja) シリコン系薄膜の形成方法
JP3362093B2 (ja) エッチングダメージの除去方法
KR20070097875A (ko) 챔버 세정 방법 및 이를 수행하기 위한 챔버 세정 장치
TW201320241A (zh) 處理基板的系統與方法
JP2005109030A (ja) 電子デバイス製造方法
KR20100078953A (ko) 반도체 소자의 제조방법
JP2005142596A (ja) 半導体製造装置の洗浄方法、及び半導体装置の製造方法
KR20220082979A (ko) 기판 처리 장치를 이용한 기판 처리 방법
JP2004319694A (ja) 基板処理装置
KR20060134668A (ko) 반도체 소자의 제조에 사용되는 식각 장비의 세정 방법
KR20050112858A (ko) 웨이퍼 상의 레지스트 제거 방법
KR20070048539A (ko) 플라즈마 세정 장치 및 이를 이용한 세정 방법
KR20050112860A (ko) 반도체 소자의 레지스트 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee