KR20170042315A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20170042315A
KR20170042315A KR1020177006192A KR20177006192A KR20170042315A KR 20170042315 A KR20170042315 A KR 20170042315A KR 1020177006192 A KR1020177006192 A KR 1020177006192A KR 20177006192 A KR20177006192 A KR 20177006192A KR 20170042315 A KR20170042315 A KR 20170042315A
Authority
KR
South Korea
Prior art keywords
substrate
fluorine
based layer
layer
plasma
Prior art date
Application number
KR1020177006192A
Other languages
English (en)
Other versions
KR102396247B1 (ko
Inventor
칸다바라 엔 태필리
후미타카 아마노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170042315A publication Critical patent/KR20170042315A/ko
Application granted granted Critical
Publication of KR102396247B1 publication Critical patent/KR102396247B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

본 발명은, 표면을 산화로부터 보호하고 보다 긴 큐 시간을 허용하도록, 불소-기반 층으로 반도체 기판의 표면을 패시베이션하는 방법을 제공한다. 일 실시형태에 따르면, 상기 방법은, 산화층이 형성되어 있는 기판을 제공하는 제공 단계와, 상기 산화층을 불소-기반 층으로 대체하는 대체 단계와, 상기 불소-기반 층을 산화 분위기에 노출시키는 단계로서, 상기 불소-기반 층은 상기 산화 분위기에 의한 산화로부터 기판을 보호하는 것인 노출 단계, 그리고 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 기판으로부터 제거하는 제거 단계를 포함한다. 다른 실시형태에 따르면, 상기 방법은, 패시베이션된 기판을 진공 처리 툴 내에 제공하는 단계로서, 상기 패시베이션된 기판에는 산화 분위기에 의한 산화로부터 상기 패시베이션된 기판을 보호하기에 효과적인 불소-기반 층이 있는 것인 제공 단계와, 상기 진공 처리 툴 내에서 마이크로파 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 패시베이션된 기판으로부터 제거하는 단계로서, 이에 의해 클린 기판을 형성하는 것인 제거 단계, 그리고 상기 클린 기판을 진공 조건 하에서 처리하는 처리 단계를 포함한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 일반적으로 반도체 제조에서의 기판의 처리에 관한 것이고, 보다 구체적으로는 표면을 산화로부터 보호하고 보다 긴 큐 시간(queue time)을 허용하기 위해 불소-기반 층으로 반도체 기판의 표면을 패시베이션하는 방법에 관한 것이다.
SiGe, Ge 및 Ⅲ-Ⅴ 반도체 등과 같은 고 이동성 채널을 갖는 디바이스는, 종래의 Si-기반 디바이스를 능가하게 디바이스 성능이 향상될 가능성을 제공한다. 특히, Ge는 Si와 비교하여 전하 운반자에 대한 이동성이 높고 및 유효 질량이 낮기 때문에 선호하는 후보이다. Ge 및 Ⅲ-Ⅴ 화합물 등과 같은 고 이동성 채널의 주요 문제 중 하나는, 산화물 및 계면의 품질이 나빠서 디바이스 성능이 저하된다는 것이다.
일 실시형태에 따르면, 기판 처리 방법으로서, 산화층이 형성되어 있는 기판을 제공하는 제공 단계와, 상기 산화층을 불소-기반 층으로 대체하는 대체 단계와, 상기 불소-기반 층을 산화 분위기에 노출시키는 단계로서, 상기 불소-기반 층은 상기 산화 분위기에 의한 산화로부터 기판을 보호하는 것인 노출 단계, 그리고 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 기판으로부터 제거하는 제거 단계를 포함하는 것인 기판 처리 방법이 제공된다.
다른 실시형태에 따르면, 상기 방법은, Ge-함유 산화층이 형성되어 있는 Ge-함유 기판을 제공하는 제공 단계와, a) NH3 및 HF 또는 b) NF3 및 HF를 함유하는 세정 가스에 대한 노출에 의해, 상기 Ge-함유 기판으로부터 상기 산화층을 제거하는 단계로서, 상기 세정 가스에 대한 노출에 의해 추가적으로 상기 Ge-함유 기판이 불소-기반 층으로 패시베이션되는 것인 제거 단계를 포함한다. 상기 방법은, 상기 불소-기반 층을 산화 분위기에 노출시키는 단계로서, 상기 불소-기반 층은 상기 산화 분위기에 의한 산화로부터 기판을 보호하는 것인 노출 단계를 더 포함한다. 상기 방법은, H2 가스를 함유하는 마이크로파 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 Ge-함유 기판으로부터 제거하는 제거 단계와, 마이크로파 플라즈마 프로세스를 이용하여 상기 Ge-함유 기판에 산소-함유 계면층을 형성하는 형성 단계, 그리고 상기 산소-함유 계면층에 고 유전상수(high-k) 막을 성막하는 단계로서, 상기 불소-기반 층을 제거하기 전에서부터 상기 고 유전상수 막을 성막한 이후까지, Ge-함유 기판은 진공 조건 하에 유지되는 것인 성막 단계를 포함한다.
다른 실시형태에 따르면, 상기 방법은, 패시베이션된 기판을 진공 처리 툴 내에 제공하는 단계로서, 상기 패시베이션된 기판에는 산화 분위기에 의한 산화로부터 상기 패시베이션된 기판을 보호하기에 효과적인 불소-기반 층이 있는 것인 제공 단계와, 상기 진공 처리 툴 내에서 마이크로파 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 패시베이션된 기판으로부터 제거하는 단계로서, 이에 의해 클린 기판을 형성하는 것인 제거 단계, 그리고 상기 클린 기판을 진공 조건 하에서 처리하는 처리 단계를 포함한다.
첨부 도면에서,
도 1은 본 발명의 일 실시형태에 따른 기판 처리 방법에 대한 공정 흐름도이고;
도 2a~도 2f는 본 발명의 일 실시형태에 따른 기판 처리 방법의 단면도를 개략적으로 보여주며;
도 3은 본 발명의 다른 실시형태에 따른 기판 처리 방법에 대한 공정 흐름도이고;
도 4a~도 4h는 본 발명의 일 실시형태에 따른 기판 처리 방법의 단면도를 개략적으로 보여주며;
도 5는 Ge 기판에 있어서의 불소-기반 층의 O% 및 F% 함량을 큐 시간의 함수로서 보여주고;
도 6은 Si 기판에 있어서의 불소-기반 층의 O% 및 F% 함량을 큐 시간의 함수로서 보여주며;
도 7은 불소-기반 층의 서로 다른 기판 처리 후에, SiN 기판에 있어서의 불소-기반 층의 F% 함량을 보여주고;
도 8은 이면 SIMS(2차 이온 질량 분석기)에 의해 측정되는 SiN 기판에서의 상대적 F-함량을 보여주며;
도 9는 본 발명의 일 실시형태에 따라 기판을 처리하기 위한 마이크로파 플라즈마 소스를 구비하는 플라즈마 처리 시스템의 개략도이고;
도 10은 본 발명의 일 실시형태에 따라 기판을 처리하기 위한 마이크로파 플라즈마 소스를 구비하는 다른 플라즈마 처리 시스템의 개략도이며;
도 11은 도 10에 도시된 플라즈마 처리 시스템의 가스 공급 유닛의 평면도이고;
도 12는 안테나의 부분 단면도이다.
본 발명의 실시형태들은, 표면을 산화로부터 보호하고 보다 긴 큐 시간을 허용하기 위해, 불소-기반 층으로 반도체 기판의 표면을 패시베이션하는 방법을 제공한다. 반도체 디바이스를 형성하기 위한 프로세스들 사이의 대기 시간은 일반적으로 큐 시간이라고 지칭된다. 건식 표면 세정 프로세스가, 불소-기반 층으로 반도체 기판의 표면을 패시베이션하는 데 사용된다. 상기 불소-기반 층은, 기판의 추가적인 처리를 위한 클린 표면을 제공하도록 플라즈마 처리에 의해 제거될 수 있다. 상기 방법은, 계면 트랩 밀도(Dit), 이동성 및 문턱전압이하 스윙(SS) 등과 같은 반도체 디바이스 성능을 향상시킬 수 있게 한다.
본 발명의 실시형태들을 도면을 참조하여 이하에 설명한다. 일 실시형태에 따르면, 기판을 처리하는 방법이 제공된다. 상기 방법은, 산화층이 형성되어 있는 기판을 제공하는 제공 단계와, 상기 산화층을 불소-기반 층으로 대체하는 대체 단계와, 상기 불소-기반 층을 산화 분위기에 노출시키는 단계로서, 상기 불소-기반 층은 상기 산화 분위기에 의한 산화로부터 기판을 보호하는 것인 노출 단계, 그리고 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 기판으로부터 제거하는 제거 단계를 포함한다. 일 실시예에서, 상기 산화 분위기는 공기일 수 있다. 다른 실시예에서, 상기 산화 분위기는, 진공 처리 툴 내에서 빈번하게 발견되는, O2, H2O 및 CO2를 비롯한 산소-함유 가스를 포함할 수 있다. 이러한 산소-함유 가스는 일반적으로, 배기된 진공 처리 시스템에서 매우 낮은 농도로 발견되지만, 이러한 가스에 대한 반도체 기판의 노출은, 반도체 제조 프로세스에서 용납할 수 없는 기판의 산화를 초래할 수 있다.
다른 실시형태에 따르면, 상기 방법은, 패시베이션된 기판을 진공 처리 툴 내에 제공하는 단계로서, 상기 패시베이션된 기판에는 산화 분위기에 의한 산화로부터 상기 패시베이션된 기판을 보호하기에 효과적인 불소-기반 층이 있는 것인 제공 단계와, 상기 진공 처리 툴 내에서 마이크로파 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 패시베이션된 기판으로부터 제거하는 단계로서, 이에 의해 클린 기판을 형성하는 것인 제거 단계, 그리고 상기 클린 기판을 진공 조건 하에서 처리하는 처리 단계를 포함한다.
도 1은 본 발명의 일 실시형태에 따른 기판 처리 방법에 대한 공정 흐름도(1)이다. 도 2a도 참조해 보면, 이 방법은 101에서, 산화층(202)이 형성되어 있는 기판(200)을 제공하는 단계를 포함한다. 기판(200)은 실리콘(Si), 게르마늄(Ge), 화합물 반도체[예컨대, 갈륨 비소(GaAs) 또는 인듐 갈륨 비소(InGaAs)], 또는 이들의 2 이상의 조합을 포함할 수 있다. 일부 실시형태에서, 기판에는 Si, SiGe, SiC, 도핑된 Si(예컨대, 붕소, 안티몬, 인, 또는 비소 도핑), 혹은 도핑된 Ge 또는 SiGe(예컨대, 붕소, 안티몬, 인, 또는 비소 도핑), 혹은 이들의 2 이상의 조합이 들어있을 수 있다. 산화층(202)은, 공기 또는 다른 산화 분위기에 대한 노출에 의해, 기판(200) 상에 형성된 열 산화물 또는 산화물 층일 수 있다. 산화층(202)에는, 기판의 산화된 표면, 예컨대 SiOx, SiGeOx, 또는 GeOx가 포함될 수 있다.
상기 방법은 102에서, 산화층(202)을 불소-기반 층(206)으로 대체하는 대체 단계를 더 포함한다. 이는 도 2b~도 2d에 개략적으로 도시되어 있다. 도 2c는, 산화층(202)을 불소-기반 층(206)으로 부분적으로 대체한 것을 보여준다. 일 실시예에서, 산화층(202)을 a) NH3 및 HF 또는 b) NF3 및 HF를 함유하는 세정 가스(204)에 대해 노출시킴으로써, 산화층(202)이 불소-기반 층(206)으로 대체될 수 있는데, 이 경우 상기 세정 가스(204)에 대한 노출을 통해, 산화층(202)은 제거되고, 기판(200)은 불소-기반 층(206)으로 패시베이션된다.
일 실시형태에 따르면, 산화층(202)을 불소-기반 층(206)으로 대체하는 단계는, 기판(200)으로부터 산화층(202)을 제거하는 단계와, 그 후에 기판(200)을 불소-기반 층(206)으로 패시베이션하는 단계를 포함한다. 산화층(202)을 제거하는 단계는, 산화층(202)을 a) NH3 및 HF 또는 b) NF3 및 HF를 함유하는 세정 가스(204)에 대해 노출시키는 단계와, 그 후에 불소-기반 부산물을 기판(200)으로부터 제거하도록 기판(200)을 열처리하는 단계를 포함할 수 있다. Si 기판의 경우에, 상기 불소-기반 부산물은 (NH4)2SiF6을 포함할 수 있다. 열처리 이후에, 소량의 불소가 기판 상에 존재할 수 있지만, 이러한 소량의 불소는 산화 분위기에 의한 산화로부터 기판을 충분히 보호하지 못하며, 불소에 의한 기판의 추가적인 패시베이션이 요구될 수 있다. 패시베이션은 기판(200)을 불소-함유 플라즈마에 노출시키는 것을 포함할 수 있다. 마이크로파 플라즈마 소스를 이용하여, 진공 처리 툴에 유입되는 불소-함유 가스를 플라즈마 여기시키는 것에 의해, 또는 진공 처리 툴의 벽에서 유래되거나 혹은 진공 처리 툴의 로우 백그라운드 기체 불소-종에서 유래되는 기체 불소-종을 플라즈마 여기시키는 것에 의해, 불소-함유 플라즈마가 발생될 수 있다.
불소-기반 층(206)을 포함하는 기판(200)이 진공 처리 툴에서의 추가적인 처리를 위해 준비되면, 상기 방법은 플라즈마 프로세스를 이용하여 기판(200)으로부터 불소-기반 층(206)을 제거하는 것에 의해 클린 기판(200)을 마련하는 단계를 더 포함한다. 플라즈마 프로세스는, H2, N2, Ar, 또는 NH3, 또는 이들의 2 이상의 조합을 포함하는 플라즈마에 불소-기반 층을 노출시키는 단계를 포함할 수 있다. 그 후에, 도 2e에 도시된 클린 기판(200)은 진공 조건 하에서 추가적으로 처리될 수 있다. 본 발명의 실시형태에 따르면, 기판은 불소-기반 층(206)을 제거하기 전의 시간으로부터 클린 기판(200)을 처리한 후의 시간까지 진공 조건 하에서 유지될 수 있다. 이는, 복수의 진공 처리 툴 또는 챔버 사이에서 클린 기판(200)을 진공 조건 하에 이동시키는 것을 포함할 수 있다.
일 실시형태에 따르면, 도 2f에 도시된 바와 같이, 기판(200) 상에 산소-함유 계면층(208)을 형성하고, 산소-함유 계면층(208) 상에 고 유전상수 막(210)을 형성하는 것에 의해, 클린 기판(200)이 추가적으로 처리될 수 있다. 그 후에, 기판(200)은 해로운 영향 없이 공기에 노출될 수 있다. 일부 실시형태에서, 게이트 전극층(212)이 고 유전상수 막(210) 상에 증착될 수 있다. 일 실시예에서, 산소-함유 계면층(208)은, O, O3, H2O, 또는 이들의 조합을 포함하는 산소-함유 플라즈마에 기판(200)을 노출시킴으로써 형성될 수 있다. 플라즈마는 마이크로파 플라즈마 소스를 사용하여 발생될 수 있다. 고 유전상수 막의 예로는 HfO2, HfSiO, ZrO2, ZrSiO 및 희토류 산화물 및 실리케이트가 있다.
일 실시형태에 따르면, 상기 방법은, Ge 및 O를 함유하는 산화층이 형성되어 있는 Ge-함유 기판을 제공하는 제공 단계와, a) NH3 및 HF 또는 b) NF3 및 HF를 함유하는 세정 가스에 대한 노출에 의해, 상기 Ge-함유 기판으로부터 상기 산화층을 제거하는 단계로서, 상기 세정 가스에 대한 노출에 의해 상기 Ge-함유 기판이 불소-기반 층으로 패시베이션되는 것인 제거 단계를 포함한다. 상기 방법은, 상기 불소-기반 층을 산화 분위기에 노출시키는 단계로서, 상기 불소-기반 층은 상기 산화 분위기에 의한 산화로부터 기판을 보호하는 것인 노출 단계를 더 포함한다. 상기 방법은, 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 Ge-함유 기판으로부터 제거하는 제거 단계와, 그 후에 상기 Ge-함유 기판에 산소-함유 계면층을 형성하는 형성 단계, 그리고 상기 산소-함유 계면층에 고 유전상수 막을 성막하는 단계로서, 상기 불소-기반 층을 제거하기 전의 시간으로부터 상기 고 유전상수 막을 성막한 이후의 시간까지, Ge-함유 기판은 진공 조건 하에 유지되는 것인 성막 단계를 더 포함한다.
다른 실시형태에 따르면, 상기 방법은, 산화층이 형성되어 있는 기판을 제공하는 제공 단계로서, 상기 기판은 화합물 반도체를 포함하는 것인 제공 단계와, 상기 산화층을 불소-기반 층으로 대체하는 대체 단계, 그리고 상기 불소-기반 층을 산화 분위기에 노출시키는 단계로서, 상기 불소-기반 층은 상기 산화 분위기에 의한 산화로부터 기판을 보호하는 것인 노출 단계를 포함한다. 상기 방법은, 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 기판으로부터 제거하는 제거 단계와, 그 후에 H2, N2, 또는 알루미늄-함유 가스, 또는 이들의 2 이상의 조합을 포함하는 플라즈마에 기판을 노출시키는 것에 의해, 계면층을 기판 상에 형성하는 계면층 형성 단계를 더 포함한다. 그 후에, 고 유전상수 막이 상기 계면층 상에 성막될 수 있다. 일 실시예에서, 알루미늄-함유 가스는 트리메틸알루미늄(TMA)을 포함할 수 있다. 예를 들어, 상기 화합물 반도체는 GaAs 또는 InGaAs를 포함할 수 있다.
도 3은 본 발명의 일 실시형태에 따른 반도체 디바이스를 형성하기 위한 공정 흐름이다. 이 방법은 300에서, 패시베이션된 기판을 진공 처리 툴에 제공하는 단계를 포함한다. 상기 기판은 불소-기반 층으로 패시베이션될 수 있다. 상기 기판은 Si, Ge, 화합물 반도체(예컨대, GaAs 또는 InGaAs), 또는 이들의 2 이상의 조합을 포함할 수 있다. 일부 실시형태에서, 기판에는 Si, SiGe, SiC, 도핑된 Si(예컨대, 붕소, 안티몬, 인, 또는 비소 도핑), 혹은 도핑된 Ge(예컨대, 붕소, 안티몬, 인, 또는 비소 도핑), 혹은 이들의 2 이상의 조합이 들어있을 수 있다.
상기 불소-기반 층은, 상기 산화 분위기에 의한 산화로부터 기판을 보호하기에 효과적이다. 기판에 불소-기반 층이 존재함으로써, 불소-기반 층의 부재시 관찰되는 기판의 일반적인 산화가 방지되고 둔화된다. 이는, 불소-기반 층은 기판이 산화되는 일 없이 큐 시간을 길게 할 수 있는데 이용될 수 있음을 의미한다.
그 후에, 상기 방법은 302에서, 상기 진공 처리 툴 내에서 마이크로파 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 기판으로부터 제거함으로써, 클린 기판을 형성하는 단계를 포함한다. 마이크로파 플라즈마 프로세스는, H2, N2, Ar, 또는 NH3, 또는 이들의 2 이상의 조합을 포함하는 플라즈마에 불소-기반 층을 노출시키는 단계를 포함할 수 있다. 그 후에, 상기 방법은 304에서, 상기 클린 기판을 진공 조건 하에서 처리하는 단계를 더 포함한다. 본 발명의 실시형태에 따르면, 기판은 불소-기반 층을 제거하기 전으로부터 클린 기판을 처리한 후까지 진공 조건 하에서 유지될 수 있다.
도 4a~도 4h는 본 발명의 일 실시형태에 따른 기판 처리 방법의 단면도를 개략적으로 보여준다. 도 4a~도 4h에 도시된 실시형태는, 기판이 산화되는 일 없이 큐 시간을 크게 증가시키기 위해, 기판 상의 게이트 구조에 금속 게이트를 반도체 제조하는 데, 불소-기반 층이 어떻게 사용될 수 있는가를 보여준다. 도 4a는 기판(400)을 도시하고, 도 4b는 기판(400) 상에 증착된 제1 금속 게이트 층(402)을 도시한다. 일 실시예에서, 제1 금속 게이트 층(402)은, 두께가 0.5~1 ㎚인 TiN 층을 포함할 수 있다. 도 4b에는 도시되어 있지 않지만, 제1 금속 게이트 층(402)과 기판(400)의 사이에, 계면층, 고 유전상수 층, 또는 양자 모두가 존재할 수 있다. 도 4c는 제1 금속 게이트 층(402) 상에 형성되어 있는 불소-기반 층(406)을 도시한다. 불소-기반 층(406)은 전술한 바와 같이 형성될 수 있다. 불소-기반 층(406)은 산화로부터 제1 금속 게이트 층(402)을 보호하고, 이에 의해 필요에 따라 긴 큐 시간을 허용한다. 그 후에, 불소-기반 층(406)은 플라즈마 프로세스에 의해 제거될 수 있고, 도 4d는 그 결과 형성되는 구조로서, 깨끗한 제1 금속 게이트 층(402)을 포함하는 구조를 도시한다. 불소-기반 층을 제거하기 위한 플라즈마 프로세스가 위에 기술되어 있다.
도 4e는 제1 금속 게이트 층(402) 상에 증착되어 있는 일함수 조절층(408)을 도시한다. 일함수 조절층(408)은 TiC, TiAlC, 또는 이들의 조합을 포함할 수 있고, 그 두께가 2 ㎚ 내지 4 ㎚일 수 있다. 다른 실시형태에 따르면, 제1 금속 게이트 층(402)의 일함수를 조절하기 위해, 일함수 조절층(408)이 생략될 수 있고 대신에 제1 금속 게이트 층(402)이 H2 또는 O2를 함유하는 마이크로파 플라즈마에 노출될 수 있다.
도 4f는 일함수 조절층(408) 상에 형성되어 있는 불소-기반 층(410)을 도시한다. 불소-기반 층(410)은 전술한 바와 같이 형성될 수 있다. 도 4f의 불소-기반 층(410)은, 산화로부터 일함수 조절층(408)을 보호하고, 이에 의해 필요에 따라 긴 큐 시간을 허용한다. 그 후에, 불소-기반 층(410)은 플라즈마 프로세스에 의해 제거되고, 도 4g는 그 결과 형성되는 구조를 도시한다. 불소-기반 층(410)을 제거하기 위한 플라즈마 프로세스를 위에 기술하였다. 도 4h는 일함수 조절층(408) 상에 증착될 수 있는 제2 금속 게이트 층(412)을 도시한다. 일 실시예에서, 제2 금속 게이트 층(412)은, 두께가 3~4 ㎚인 TiN 층을 포함할 수 있다.
도 4a~도 4h를 계속 참조해 보면, 본 발명의 실시형태는, 긴 큐 시간이 종종 요구되는 경우에, 클린 표면을 제공하는 방법을 제공한다. 도 4a~도 4h에서 설명되는 실시예에서는, 가능한 긴 큐 시간 동안에 산화로부터 제1 금속 게이트 층(402) 및 일함수 조절층(408)을 보호하는 데 불소-기반 층(406 및 410)이 이용된다. 당업자라면, 도 4a~도 4h에 도시된 것과는 다른 층을 포함하는 하나 이상의 불소-기반 층이 반도체 제조에 이용될 수 있다는 것을 쉽게 인식할 것이다.
다른 실시형태에 따르면, 기판은 Si, Ge, 또는 화합물 반도체, 또는 이들의 2 이상의 조합을 포함할 수 있고, 금속을 더 포함할 수 있다. 일 실시예에서, 금속은 기판 상의 오목한 피처에 있어서의 금속 접촉부일 수 있다. 이 실시예에서는, 상기 금속 접촉부와 상기 오목한 피처의 다른 면을 산화로부터 보호하기 위해, 상기 금속 접촉부 상에 그리고 상기 오목한 피처의 다른 면 상에, 불소-기반 층이 형성될 수 있고, 이에 의해 필요에 따라 긴 큐 시간을 허용한다.
도 5는 Ge 기판에 있어서의 불소-기반 층의 O% 및 F% 함량을 큐 시간의 함수로서 보여준다. 엑스선 광전자 분광법(XPS)에 의해 상기 O% 및 F% 함량을 측정하였다. O, F 및 Ge의 서로 다른 감도에 대해, O% 및 F% 함량을 교정하였다. HF 및 NH3에 대한 노출에 의해 산화물 층을 제1 Ge 기판으로부터 제거하는, 표준 화학적 산화물 제거(COR) 프로세스가, 제1 Ge 기판에 행해졌고, 뒤이어 열처리가 행해졌다. 그 후에, 제1 Ge 기판이 공기에 노출되었다. 그 결과 형성되는 제1 Ge 기판에는, 기록 506으로 표시된 바와 같은 소량의 불소(~ 5%)와, 기록 504로 표시된 바와 같은 다량의 산소가 포함되었다. 도 5는, 단지 500분의 큐 시간 이후에 O%가 이미 ~65%로 포화되었기 때문에, 소량의 불소가 제1 Ge 기판을 산화로부터 효과적으로 보호하지 못한다는 것을, 분명히 보여준다. 추가적인 열처리 없이, HF 및 NH3에 대한 노출이 제2 Ge 기판에 행해졌고, 이에 의해 산화 분위기에 의한 산화로부터 제2 Ge 기판을 보호하는 불소-기반 층을 형성하였다. 그 결과 형성되는 제2 Ge 기판에는, 기록 502로 표시된 바와 같이 500분의 큐 시간에 다량의 불소(~ 50%)가 포함되었다. 기록 500에서 O%로 나타내어진 바와 같이, 이러한 다량의 불소가, 제2 Ge 기판을 산화로부터 보호하기에 매우 효과적이었고, 이에 의해 대기 시간을 길게 할 수 있었다.
도 6은 Si 기판에 있어서의 불소-기반 층의 O% 및 F% 함량을 큐 시간의 함수로서 보여준다. HF 및 NH3에 대한 노출에 의해 산화물 층을 제1 Si 기판으로부터 제거하는 COR 프로세스가, 제1 Si 기판에 행해졌고, 뒤이어 열처리가 행해졌다. 그 후에, 제1 Si 기판이 공기에 노출되었다. 그 결과 형성되는 제1 Si 기판에는, 기록 606으로 표시된 바와 같은 소량의 불소(~ 25%)와, 기록 604로 표시된 바와 같은 다량의 산소가 포함되었다. 도 6은, 단지 300분의 큐 시간 이후에 O%가 70%를 상회하였기 때문에, 소량의 불소가 제1 Si 기판을 산화로부터 효과적으로 보호하지 못한다는 것을, 분명히 보여준다. 추가적인 열처리 없이, HF 및 NH3에 대한 노출이 제2 Si 기판에 행해졌고, 이에 의해 산화 분위기에 의한 산화로부터 제2 Si 기판을 보호하는 불소-기반 층을 형성하였다. 그 결과 형성되는 제2 Si 기판에는, 기록 602로 표시된 바와 같이 300분의 큐 시간에 다량의 불소(~ 50%)가 포함되었다. 기록 600에서 O%로 나타내어진 바와 같이, 이러한 다량의 불소가, 제2 Si 기판을 산화로부터 보호하기에 매우 효과적이었고, 이에 의해 대기 시간을 길게 할 수 있었다.
도 7은 불소-기반 층의 서로 다른 기판 처리 후에, SiN 기판에 있어서의 불소-기반 층의 F% 함량을 보여준다. 초기 SiN 기판은 F%가 약 8.5%인 불소-기반 층을 갖는다(라벨 700). 다른 기판 처리로는, 1) Ar 플라즈마(라벨 702), 2) H2 플라즈마(라벨 704), 3) N2 플라즈마(라벨 706), 4) 700℃에서의 열처리(고온 어닐링)(라벨 708)가 있었다. 1)~3)의 기판 처리는 플라즈마를 생성하기 위해 마이크로파 플라즈마 소스를 사용하였다. 본원에 있어서의 기판 처리 및 다른 프로세스에 대한 처리 조건이 이하에 표 1에 나타내어져 있다. 도 7의 결과는, 마이크로파 플라즈마 처리가 고온 어닐링보다 불소 제거에 더 효과적이고, 특히 H2 플라즈마 처리가 기판으로부터의 불소 제거에 매우 효과적이라는 것을 보여준다.
Figure pct00001
표 1에서, Std COR은 COR 동안의 HF 및 NH3 노출을 지칭하고, std PHT는 기판으로부터 불소-함유 부산물을 제거하기 위한 후속 열처리를 지칭한다. SPA는 마이크로파 플라즈마 소스를 사용하는 플라즈마 처리를 지칭한다.
도 8은 이면 SIMS(2차 이온 질량 분석기)에 의해 측정되는 SiN 기판에서의 상대적 불소-함량을 보여준다. 기록 800은 SiN 기판에 있어서의 불소-기반 층에 대한 상대적 불소-함량을 보여주고, 기록 802는 SiN 기판에 있어서의 불소-기반 층을 H2 가스를 함유하는 마이크로파 플라즈마에 대해 노출시킨 후의 상대적 불소-함량을 보여준다. 도 8은 H2 마이크로파 플라즈마 처리가 SiN 기판으로부터의 불소 제거에 매우 효과적이라는 것을 보여준다.
예시적인 마이크로파 플라즈마 처리 시스템
도 9는 본 발명의 실시형태들에 따라 기판을 처리하기 위한 RLSA™ 플라즈마를 포함하는 마이크로파 플라즈마 처리 시스템의 개략도이다. 플라즈마 처리 시스템(510)에서 생성된 플라즈마는, 낮은 전자 온도 및 높은 플라즈마 밀도를 특징으로 한다. 플라즈마 처리 시스템(510)은, 플라즈마 처리 챔버(550)의 상부에 기판(558)보다 큰 개구부(551)를 갖는 플라즈마 처리 챔버(550)를 포함한다. 개구부(551)를 덮기 위해, 석영, 질화알루미늄, 또는 산화알루미늄으로 제조된 원통형 유전체 상판(554)이 제공된다.
가스 라인(572)은 상판(554)의 아래에서 플라즈마 처리 챔버(550)의 상부의 측벽에 위치해 있다. 일 실시예에서, 가스 라인(572)의 수는 16개일 수 있다(그 중의 2개만이 도 9에 도시되어 있음). 별법으로서, 다른 수의 가스 라인(572)이 사용될 수 있다. 가스 라인(572)은 플라즈마 처리 챔버(550)의 둘레에 배치될 수 있지만, 이는 본 발명에서 요구되는 것은 아니다. 프로세스 가스가, 가스 라인(572)으로부터 플라즈마 처리 챔버(550) 내의 플라즈마 구역(559)에 고르게 그리고 균일하게 공급될 수 있다.
플라즈마 처리 시스템(510)에서는, 마이크로파 파워가 복수의 슬롯(560A)을 갖는 슬롯 안테나(560)를 거쳐 상판(554)을 통해 플라즈마 처리 챔버(550)에 제공된다. 슬롯 안테나(560)는 처리 대상인 기판(558)과 면해 있고, 슬롯 안테나(560)는 예를 들어 구리 등의 금속판으로 제조될 수 있다. 마이크로파 파워를 슬롯 안테나(560)에 공급하기 위해, 도파로(563)가 상판(554) 상에 배치되어 있는데, 이 경우 도파로(563)는 예컨대 약 2.45 ㎓의 주파수를 갖는 마이크로파를 발생시키기 위해 마이크로파 파워 서플라이(561)에 연결되어 있다. 도파로(563)는, 하단부가 슬롯 안테나(560)에 접속되어 있는 평평한 원형의 도파로(563A)와, 원형의 도파로(563A)의 상면 측에 접속되어 있는 원형의 도파로(563B)와, 원형의 도파로(563B)의 상면 측에 접속되어 있는 동축 도파로 컨버터(563C)를 포함한다. 또한, 동축 도파로 컨버터(563C) 및 마이크로파 파워 서플라이(561)의 측면에는, 직사각형 도파로(563D)가 접속되어 있다.
원형의 도파로(563B)의 내부에는, 도전성 재료의 축방향 부분(562)이 동축으로 마련되어, 축방향 부분(562)의 일단부는 슬롯 안테나(560)의 상면의 중앙(또는 거의 중앙)부에 연결되고, 축방향 부분(562)의 타단부는 원형의 도파로(563B)의 상면에 연결되며, 이에 의해 동축 구조가 형성된다. 결과적으로, 원형의 도파로(563B)는 동축 도파로의 역할을 하도록 구성되어 있다. 마이크로파 파워는, 예를 들어 약 0.5 W/㎠ 내지 약 4 W/㎠일 수 있다. 별법으로서, 마이크로파 파워는 약 0.5 W/㎠ 내지 약 3 W/㎠일 수 있다. 마이크로파 조사(照射)는 약 300 ㎒ 내지 약 10 ㎓, 예를 들어 약 2.45 ㎓의 마이크로파 주파수를 포함할 수 있고, 플라즈마는 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5, 또는 5 eV, 또는 이들의 임의의 조합을 포함하는 5 eV 이하의 전자 온도를 포함할 수 있다. 다른 실시예들에서, 전자 온도는 5 eV 미만, 4.5 eV 미만, 4 eV 미만, 또는 심지어 3.5 eV 미만일 수 있다. 일부 실시예들에서, 전자 온도는 3.0 eV 내지 3.5 eV, 3.5 eV 내지 4.0 eV, 또는 4.0 eV 내지 4.5 eV일 수 있다. 플라즈마는 약 1×1011/㎤ 내지 약 1×1013/㎤ 또는 그보다 높은 밀도를 가질 수 있다.
추가적으로, 플라즈마 처리 챔버(550)에서, 기판(558)(예를 들어, 웨이퍼)을 지지하고 가열하기 위해, 기판 홀더(552)가 상판(554)에 대향하게 마련되어 있다. 기판 홀더(552)는 기판(525)을 가열하기 위한 히터(557)를 포함하는데, 이 히터(557)는 저항성 히터일 수 있다. 별법으로서, 히터(557)는 램프 히터 또는 임의의 다른 타입의 히터일 수 있다. 게다가, 플라즈마 처리 챔버(550)는 플라즈마 처리 챔버(550)의 하부 및 진공 펌프(555)에 연결된 배출 라인(553)을 포함한다.
플라즈마 처리 시스템(510)은, 기판(558)에 끌어당겨진 이온들의 에너지를 제어하기 위해, 및/또는 플라즈마를 발생시키기 위해, 기판 홀더(552) 및 기판(558)에 바이어스를 인가하도록 구성되어 있는 기판 바이어스 시스템(556)을 더 포함한다. 기판 바이어스 시스템(556)은 기판 홀더(552)에 파워를 연결하도록 구성된 기판 전원을 포함한다. 상기 기판 전원은 RF 발생기 및 임피던스 매칭 네트워크를 포함한다. 상기 기판 전원은, 기판 홀더(552)의 전극에 에너지를 공급함으로써, 기판 홀더(552)에 파워를 연결하도록 구성되어 있다. 대표적인 RF 바이어스용 주파수는 약 0.1 ㎒ 내지 약 100 ㎒의 범위일 수 있고, 13.56 ㎒일 수 있다. 일부 실시예에서, RF 바이어스는 1 ㎒ 미만, 예를 들어 0.8 ㎒ 미만, 0.6 ㎒ 미만, 0.4 ㎒ 미만, 또는 심지어 0.2 ㎒ 미만일 수 있다. 일 실시예에서, RF 바이어스는 약 0.4 ㎒일 수 있다. 별법으로서, RF 파워는 다수의 주파수로 전극에 인가된다. 기판 바이어스 시스템(556)은 0 W와 100 W의 사이, 100 W와 200 W의 사이, 200 W와 300 W의 사이, 300 W와 400 W의 사이, 또는 400 W와 500 W의 사이일 수 있는 RF 바이어스 파워를 공급하도록 구성되어 있다. 일부 실시예에서, RF 바이어스 파워는 예를 들어 100 W 미만, 50 W 미만, 또는 25 W 미만일 수 있다. 플라즈마 처리용 RF 바이어스 시스템은 당업자에게 잘 알려져 있다. 또한, 기판 바이어스 시스템(556)은 -5 ㎸와 +5 ㎸ 사이의 DC 바이어스를 기판 홀더(552)에 공급할 수 있는 DC 전압 발생기를 포함한다.
기판 바이어스 시스템(556)은 또한 RF 바이어스 파워를 선택적으로 펄스화하도록 구성되어 있다. 상기 펄스화 주파수는 1 ㎐보다 클 수 있고, 예컨대 2 ㎐, 4 ㎐, 6 ㎐, 8 ㎐, 10 ㎐, 20 ㎐, 30 ㎐, 50 ㎐, 또는 그 이상일 수 있다. 기판 바이어스 시스템(556)의 파워 레벨은 처리 중인 기판의 크기와 관련되어 있다는 것을 당업자가 알 것이라는 점에 주목해야 할 필요가 있다. 예를 들어, 300 ㎜의 Si 웨이퍼는 200 ㎜ Si 웨이퍼보다 처리 과정에서 필요한 전력 소비가 크다.
도 9를 계속 참조해 보면, 컨트롤러(599)는 플라즈마 처리 시스템(510)을 제어하도록 구성되어 있다. 컨트롤러(599)는 마이크로프로세서와, 메모리, 그리고 플라즈마 처리 시스템(510)과의 통신 및 입력 기동을 행할 뿐만 아니라 플라즈마 처리 시스템(510)으로부터의 출력을 모니터링하기에 충분한 제어 전압을 발생시킬 수 있는 디지털 I/O 포트를 포함할 수 있다. 또한, 컨트롤러(599)는 플라즈마 처리 챔버(550), 진공 펌프(555), 히터(557), 기판 바이어스 시스템(556), 및 마이크로파 파워 서플라이(561)에 연결되어 있고 정보를 교환한다. 메모리에 저장된 프로그램은, 저장된 공정 레시피에 따라 전술한 플라즈마 처리 시스템(510)의 구성요소를 제어하는 데 이용된다. 컨트롤러(599)의 일례로는 UNIX-기반 워크스테이션이 있다. 별법으로서, 컨트롤러(599)는 범용 컴퓨터, 디지털 신호 처리 시스템 등으로서 구현될 수 있다.
도 10은 본 발명의 다른 실시형태에 따라 기판을 처리하기 위한 RLSA™ 플라즈마를 포함하는 마이크로파 플라즈마 처리 시스템의 개략도이다. 도 10에 도시된 바와 같이, 플라즈마 처리 시스템(10)은 플라즈마 처리 챔버(20)(진공 챔버), 안테나 유닛(50) 및 기판 홀더(21)를 포함한다. 플라즈마 처리 챔버(20)의 내부는, 플라즈마 가스 공급 유닛(30)의 아래에 위치해 있는 플라즈마 발생 구역(R1)과, 기판 홀더(21)의 위에 있는 플라즈마 확산 구역(R2)으로 대략 분할된다. 플라즈마 발생 구역(R1)에서 발생된 플라즈마는, 수 전자볼트(eV)의 전자 온도를 가질 수 있다. 성막 프로세스가 행해지는 플라즈마 확산 구역(R2)으로 플라즈마가 확산되는 경우, 기판 홀더(21) 부근에서의 플라즈마의 전자 온도는 약 2 eV보다 낮은 값으로 떨어질 수 있다. 기판 홀더(21)는 플라즈마 처리 챔버(20)의 바닥부 상의 중앙에 위치하며, 기판(W)을 지지하는 기판 홀더의 역할을 한다. 기판 홀더(21) 내에는 절연 부재(21a)와, 냉각 재킷(21b), 그리고 기판 온도를 제어하기 위한 온도 제어 유닛(도시 생략)이 마련되어 있다.
플라즈마 처리 챔버(20)의 상부는 개방단이다. 플라즈마 가스 공급 유닛(30)은, 기판 홀더(21)에 대향 배치되어 있고, O링 등과 같은 밀봉 부재(도시 생략)를 통해, 플라즈마 처리 챔버(20)의 상부에 부착되어 있다. 유전체 창의 역할도 할 수 있는, 플라즈마 가스 공급 유닛(30)은, 산화알루미늄 또는 석영 등과 같은 재료로 제조될 수 있고, 평면을 갖는다. 플라즈마 가스 공급 유닛(30)의 평면에는, 복수의 가스 공급 구멍(31)이 기판 홀더(21)에 대향하게 마련되어 있다. 복수의 가스 공급 구멍(31)은 가스 유로(32)를 통해 플라즈마 가스 공급 포트(33)와 연통되어 있다. 플라즈마 가스 공급원(34)이 플라즈마 가스, 예를 들어 아르곤(Ar) 가스, 또는 그 밖의 불활성 가스 등을 플라즈마 공급 포트(33)에 제공한다. 이때, 플라즈마 가스는 복수의 가스 공급 구멍(31)을 통해 플라즈마 발생 구역(R1)에 균일하게 공급된다.
플라즈마 처리 시스템(10)은, 플라즈마 발생 구역(R1)과 플라즈마 확산 구역(R2)의 사이에서 프로세스 처리 챔버(20)의 중앙에 위치하는 프로세스 가스 공급 유닛(40)을 더 포함한다. 프로세스 가스 공급 유닛(40)은, 예를 들어 마그네슘(Mg)을 포함한 알루미늄 합금, 또는 스테인리스강 등의 도전성 재료로 제조될 수 있다. 플라즈마 가스 공급 유닛(30)과 유사하게, 프로세스 가스 공급 유닛(40)의 평면에는, 복수의 가스 공급 구멍(41)이 마련되어 있다. 프로세스 가스 공급 유닛(40)의 평면은 기판 홀더(21)에 대향하게 배치되어 있다.
플라즈마 처리 챔버(20)는 플라즈마 처리 챔버(20)의 하부에 연결된 배출 라인(26)과, 이 배출 라인(26)을 압력 제어 밸브(28) 및 진공 펌프(29)에 연결하는 진공 라인(27)을 더 포함한다. 압력 제어 밸브(28)는 플라즈마 처리 챔버(20) 내에 소기의 가스 압력을 달성하는 데 사용될 수 있다.
도 11에는 프로세스 가스 공급 유닛(40)의 평면도가 도시되어 있다. 이 도면에 도시된 바와 같이, 격자형 가스 유로(42)가 프로세스 가스 공급 유닛(40) 내에 형성되어 있다. 격자형 가스 유로(42)는 수직방향으로 형성된 복수의 가스 공급 구멍(41)의 상단부와 연통되어 있다. 복수의 가스 공급 구멍(41)의 하부는 기판 홀더(21)와 면하는 개구이다. 복수의 가스 공급 구멍(41)은 격자형 가스 유로(42)를 통해 프로세스 가스 공급 포트(43)와 연통되어 있다.
또한, 복수의 개구(44)가 프로세스 가스 공급 유닛(40)을 수직방향으로 관통하도록, 복수의 개구(44)가 프로세스 가스 공급 유닛(40)에 형성되어 있다. 복수의 개구(44)는, 플라즈마 가스, 예를 들어 아르곤(Ar) 가스, 헬륨(He) 가스, 또는 그 밖의 불활성 가스 등을, 기판 홀더(21) 위에 있는 플라즈마 확산 구역(R2)에 도입되게 한다. 도 11에 도시된 바와 같이, 복수의 개구(44)는 이웃하는 가스 유로(42)의 사이에 형성되어 있다. 프로세스 가스는, 별개인 3개의 프로세스 가스 공급원(45-47)으로부터 프로세스 가스 공급 포트(43)에 공급될 수 있다. 이들 프로세스 가스 공급원(45-47)은 H2 가스, O2 가스 및 Ar 가스를 공급할 수 있다. 그러나, 그 밖의 가스가 사용될 수 있다.
프로세스 가스는 격자형 가스 유로(42)를 통해 흐르고, 복수의 가스 공급 구멍(41)을 통해 플라즈마 확산 구역(R2)에 균일하게 공급된다. 플라즈마 처리 시스템(10)은 프로세스 가스의 공급을 제어하는 4개의 밸브(V1-V4)와 4개의 질량 유량 제어기(MFC1-MFC4)를 더 포함한다.
외부의 마이크로파 발생기(55)가 동축 도파로(54)를 통해 안테나 유닛(50)에 소정 주파수, 예컨대 2.45 ㎓의 마이크로파를 제공한다. 동축 도파로(54)는 내부 컨덕터(54B)와 외부 컨덕터(54A)를 포함할 수 있다. 마이크로파 발생기(55)로부터의 마이크로파는, 플라즈마 발생 구역(R1)에 있어서 플라즈마 가스 공급 유닛(30)의 바로 아래에 전기장을 발생시키고, 이에 따라 플라즈마 처리 챔버(20) 내에서 프로세스 가스의 여기가 야기된다.
도 12는 안테나 유닛(50)의 부분 단면도이다. 이 도면에 도시된 바와 같이, 안테나 유닛(50)은 평면 안테나 본체(51)와, 레이디얼 라인 슬롯 플레이트(52), 그리고 마이크로파의 파장을 단축시키는 유전체 플레이트(53)를 포함할 수 있다. 평면 안테나 본체(51)는 원형이면서 단부 개방형의 바닥면을 가질 수 있다. 평면 안테나 본체(51)와 레이디얼 라인 슬롯 플레이트(52)는 도전성 재료로 제조될 수 있다.
레이디얼 라인 슬롯 플레이트(52)에는 원편파를 발생시키도록 복수의 슬롯(56)이 마련되어 있다. 복수의 슬롯(56)은 서로 간에 약간의 간극을 두고서 실질적으로 T자 형태로 배치되어 있다. 복수의 슬롯(56)은 둘레방향을 따라 동심원 패턴 또는 나선 패턴으로 배치되어 있다. 슬롯(56a, 56b)은 서로 직각을 이루고 있으므로, 2개의 수직 편광 성분을 갖는 원편파가 레이디얼 라인 슬롯 플레이트(52)로부터 평면파로서 방사된다.
유전체 플레이트(53)는 저손실 유전체 재료, 예컨대 산화알루미늄(Al2O3) 또는 질화규소(Si3N4)로 제조될 수 있고, 레이디얼 라인 슬롯 플레이트(52)와 평면 안테나 본체(51)의 사이에 위치해 있다. 레이디얼 라인 슬롯 플레이트(52)가 커버 플레이트(23)와 밀접해 있도록, 레이디얼 라인 슬롯 플레이트(52)는 밀봉 부재(도시 생략)를 이용하여 플라즈마 처리 챔버(20)에 장착될 수 있다. 커버 플레이트(23)는 플라즈마 가스 공급 유닛(30)의 상면에 위치해 있고, 마이크로파 투과성 유전체 재료, 예컨대 산화알루미늄(Al2O3) 등으로 형성된다.
기판 홀더(21)에는, 매칭 네트워크(38)를 통해 외부 고주파 파워 공급원(22)이 전기 접속되어 있다. 외부 고주파 파워 공급원(22)은, 기판(W)에 끌어당겨지는 플라즈마 내의 이온의 에너지를 제어하기 위해 소정 주파수, 예컨대 13.56 ㎒의 RF 바이어스 파워를 발생시킨다. 파워 공급원(22)은 또한 RF 바이어스 파워를 선택적으로 펄스화하도록 구성되어 있다. 상기 펄스화 주파수는 1 ㎐보다 클 수 있고, 예컨대 2 ㎐, 4 ㎐, 6 ㎐, 8 ㎐, 10 ㎐, 20 ㎐, 30 ㎐, 50 ㎐, 또는 그 이상일 수 있다. 파워 공급원(22)은 0 W와 100 W의 사이, 100 W와 200 W의 사이, 200 W와 300 W의 사이, 300 W와 400 W의 사이, 또는 400 W와 500 W의 사이에 있는 RF 바이어스 파워를 공급하도록 구성되어 있다. 파워 공급원(22)의 파워 레벨이 처리 중인 기판의 크기와 관련되어 있다는 것을 당업자라면 알 것이다. 예를 들어, 300 ㎜의 Si 웨이퍼는 200 ㎜ Si 웨이퍼보다 처리 과정에서 필요한 전력 소비가 크다. 플라즈마 처리 시스템(10)은 -5 ㎸와 +5 ㎸ 사이의 DC 전압 바이어스를 기판 홀더(21)에 공급할 수 있는 DC 전압 발생기(35)를 더 포함한다.
기판을 처리하기 위한 여러 실시형태를 기술하였다. 본 발명의 실시형태에 대한 이상의 설명은 예시 및 설명을 목적으로 주어진 것이다. 개시된 특정 형태로 본 발명을 한정하거나 망라하려는 의도는 없다. 이상의 설명 및 이하의 청구범위는, 단지 설명의 목적으로 사용되고 있고 제한적인 것으로 해석되어서는 안 되는 용어를 포함한다. 당업자는, 상기의 교시 내용을 고려하여 다양한 수정 및 변형이 실시될 수 있음을 인식할 수 있다. 당업자는, 도면에 도시된 여러 구성요소에 대하여 다양한 등가의 조합과 대체물을 인지할 것이다. 따라서, 본 발명의 범위는 본 상세한 설명에 의해 한정되지 않고, 오히려 첨부된 청구범위에 의해 한정되도록 되어 있다.

Claims (20)

  1. 기판 처리 방법으로서:
    산화층이 형성되어 있는 기판을 제공하는 단계;
    상기 산화층을 불소-기반 층으로 대체하는 단계;
    상기 불소-기반 층을 산화 분위기에 노출시키는 단계로서, 상기 불소-기반 층은 상기 산화 분위기에 의한 산화로부터 기판을 보호하는 것인 단계; 및
    플라즈마 프로세스를 이용하여 상기 기판으로부터 상기 불소-기반 층을 제거하는 단계
    를 포함하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 대체하는 단계는,
    a) NH3 및 HF 또는 b) NF3 및 HF를 함유하는 세정 가스에 상기 산화층을 노출시키는 단계를 포함하고, 이 노출에 의해 상기 기판이 상기 불소-기반 층으로 패시베이션되는 것인 기판 처리 방법.
  3. 제1항에 있어서, 상기 대체하는 단계는,
    상기 산화층을 상기 기판으로부터 제거하는 산화층 제거 단계; 및
    그 후에, 상기 기판을 상기 불소-기반 층으로 패시베이션하는 단계
    를 포함하는 것인 기판 처리 방법.
  4. 제3항에 있어서, 상기 산화층 제거 단계는,
    a) NH3 및 HF 또는 b) NF3 및 HF를 함유하는 세정 가스에 상기 산화층을 노출시키는 단계; 및
    그 후에, 상기 기판을 열처리하는 단계
    를 포함하는 것인 기판 처리 방법.
  5. 제3항에 있어서, 상기 패시베이션 단계는,
    상기 기판을 불소-함유 플라즈마에 노출시키는 단계를 포함하는 것인 기판 처리 방법.
  6. 제5항에 있어서, 상기 불소-함유 플라즈마는 마이크로파 플라즈마 소스를 사용하여 발생되는 것인 기판 처리 방법.
  7. 제1항에 있어서, 상기 산화 분위기는 공기를 포함하는 것인 기판 처리 방법.
  8. 제1항에 있어서, 상기 불소-기반 층을 제거하는 단계는, H2, N2, Ar, 또는 NH3, 또는 이들의 2 이상의 조합을 포함하는 플라즈마에 상기 불소-기반 층을 노출시키는 단계를 포함하는 것인 기판 처리 방법.
  9. 제1항에 있어서, 상기 기판은 Si, SiGe, Ge, 또는 화합물 반도체를 포함하는 것인 기판 처리 방법.
  10. 제1항에 있어서,
    상기 불소-기반 층을 제거하는 단계 이후에, 상기 기판에 산소-함유 계면층을 형성하는 단계; 및
    고 유전상수(high-k) 막을 상기 산소-함유 계면층 상에 성막하는 단계
    를 더 포함하는 기판 처리 방법.
  11. 제10항에 있어서, 상기 기판에 산소-함유 계면층을 형성하는 단계는, O, O3, H2O, 또는 이들의 조합을 포함하는 산소-함유 플라즈마에 상기 기판을 노출시키는 단계를 포함하는 것인 기판 처리 방법.
  12. 제11항에 있어서, 상기 산소-함유 플라즈마는 마이크로파 플라즈마 소스를 사용하여 발생되는 것인 기판 처리 방법.
  13. 제12항에 있어서, 상기 불소-기반 층을 제거하기 전에서부터 상기 고 유전상수 막을 성막한 이후까지, 상기 기판은 진공 조건 하에 유지되는 것인 기판 처리 방법.
  14. 기판 처리 방법으로서:
    Ge-함유 산화층이 형성되어 있는 Ge-함유 기판을 제공하는 단계;
    a) NH3 및 HF 또는 b) NF3 및 HF를 함유하는 세정 가스에 대한 노출에 의해, 상기 Ge-함유 기판으로부터 상기 산화층을 제거하는 단계로서, 상기 세정 가스에 대한 노출에 의해 추가적으로 상기 Ge-함유 기판이 불소-기반 층으로 패시베이션되는 것인 단계;
    상기 불소-기반 층을 산화 분위기에 노출시키는 단계로서, 상기 불소-기반 층은 상기 산화 분위기에 의한 산화로부터 상기 Ge-함유 기판을 보호하는 것인 단계;
    H2 가스를 함유하는 마이크로파 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 Ge-함유 기판으로부터 제거하는 단계;
    그 후에, 마이크로파 플라즈마 프로세스를 이용하여 상기 Ge-함유 기판에 산소-함유 계면층을 형성하는 단계; 및
    상기 산소-함유 계면층에 고 유전상수 막을 성막하는 단계로서, 상기 불소-기반 층을 제거하기 전에서부터 상기 고 유전상수 막을 성막한 이후까지, Ge-함유 기판은 진공 조건 하에 유지되는 것인 단계
    를 포함하는 기판 처리 방법.
  15. 기판 처리 방법으로서:
    패시베이션된 기판을 진공 처리 툴 내에 제공하는 제공 단계로서, 상기 패시베이션된 기판에는 산화 분위기에 의한 산화로부터 상기 패시베이션된 기판을 보호하기에 효과적인 불소-기반 층이 있는 것인 제공 단계;
    상기 진공 처리 툴 내에서 마이크로파 플라즈마 프로세스를 이용하여 상기 불소-기반 층을 상기 패시베이션된 기판으로부터 제거하는 단계로서, 이에 의해 클린 기판을 형성하는 것인 단계; 및
    상기 클린 기판을 진공 조건 하에서 처리하는 처리 단계
    를 포함하는 기판 처리 방법.
  16. 제15항에 있어서, 상기 패시베이션된 기판은 Si, SiGe, Ge, 또는 화합물 반도체를 포함하는 것인 기판 처리 방법.
  17. 제15항에 있어서, 상기 패시베이션된 기판을 제공하는 제공 단계는,
    산화층이 형성되어 있는 기판을 제공하는 단계; 및
    상기 산화층을 불소-기반 층으로 대체하는 대체 단계
    를 포함하는 것인 기판 처리 방법.
  18. 제17항에 있어서, 상기 대체 단계는,
    a) NH3 및 HF 또는 b) NF3 및 HF를 함유하는 세정 가스에 상기 산화층을 노출시키는 노출 단계로서, 이 노출에 의해 상기 산화층은 제거되고 상기 기판은 상기 불소-기반 층으로 패시베이션되는 것인 노출 단계
    를 포함하는 것인 기판 처리 방법.
  19. 제18항에 있어서, 상기 기판은 상기 불소-기반 층을 제거하기 전에서부터 클린 기판을 처리한 후까지 진공 조건 하에서 유지되는 것인 기판 처리 방법.
  20. 제15항에 있어서, 상기 패시베이션된 기판은 오목한 피처와, 상기 오목한 피처 내의 금속 접촉부를 포함하는 것인 기판 처리 방법.
KR1020177006192A 2014-08-12 2015-08-11 기판 처리 방법 KR102396247B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462036474P 2014-08-12 2014-08-12
US62/036,474 2014-08-12
PCT/US2015/044623 WO2016025462A1 (en) 2014-08-12 2015-08-11 Substrate processing method

Publications (2)

Publication Number Publication Date
KR20170042315A true KR20170042315A (ko) 2017-04-18
KR102396247B1 KR102396247B1 (ko) 2022-05-09

Family

ID=55302680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177006192A KR102396247B1 (ko) 2014-08-12 2015-08-11 기판 처리 방법

Country Status (5)

Country Link
US (1) US9558962B2 (ko)
JP (1) JP6566430B2 (ko)
KR (1) KR102396247B1 (ko)
TW (1) TWI587389B (ko)
WO (1) WO2016025462A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
US10276469B2 (en) * 2015-04-17 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor device structure
US10876206B2 (en) 2015-09-01 2020-12-29 Silcotek Corp. Thermal chemical vapor deposition coating
US20170283943A1 (en) 2016-03-29 2017-10-05 Silcotek Corp. Treated article, system having treated article, and process incorporating treated article
US10580658B2 (en) * 2016-04-13 2020-03-03 Tokyo Electron Limited Method for preferential oxidation of silicon in substrates containing silicon and germanium
JP6742165B2 (ja) * 2016-06-14 2020-08-19 東京エレクトロン株式会社 窒化珪素膜の処理方法および窒化珪素膜の形成方法
US10707152B2 (en) * 2017-01-16 2020-07-07 Innolux Corporation High-frequency device and manufacturing method thereof
US11388809B2 (en) * 2019-03-25 2022-07-12 Recarbon, Inc. Systems for controlling plasma reactors
WO2020252306A1 (en) 2019-06-14 2020-12-17 Silcotek Corp. Nano-wire growth

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039859A (ko) * 1999-09-03 2001-05-15 조셉 제이. 스위니 연속 플루오르 및 수소 플라즈마에 의한 콘택 세척
JP2010056332A (ja) * 2008-08-28 2010-03-11 Iwatani Internatl Corp 半導体処理装置及び処理方法
KR20110081765A (ko) * 2010-01-08 2011-07-14 도쿄엘렉트론가부시키가이샤 기판의 클리닝 방법 및 기판의 클리닝 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579812B2 (en) 2001-05-22 2003-06-17 Macronix International Co Ltd. Method for removing residual polymer after the dry etching process and reducing oxide loss
US6872323B1 (en) * 2001-11-01 2005-03-29 Novellus Systems, Inc. In situ plasma process to remove fluorine residues from the interior surfaces of a CVD reactor
US6746970B2 (en) 2002-06-24 2004-06-08 Macronix International Co., Ltd. Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
US20050045206A1 (en) * 2003-08-26 2005-03-03 Smith Patricia Beauregard Post-etch clean process for porous low dielectric constant materials
US7977244B2 (en) * 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process
JP5084250B2 (ja) * 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP5374039B2 (ja) 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
US8133797B2 (en) 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
US20120273861A1 (en) * 2011-04-29 2012-11-01 Shanghan Institute Of Microsystem And Imformation Technology,Chinese Academ Method of depositing gate dielectric, method of preparing mis capacitor, and mis capacitor
US20130012012A1 (en) * 2011-07-10 2013-01-10 Chien-Liang Lin Semiconductor process
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) * 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039859A (ko) * 1999-09-03 2001-05-15 조셉 제이. 스위니 연속 플루오르 및 수소 플라즈마에 의한 콘택 세척
JP2010056332A (ja) * 2008-08-28 2010-03-11 Iwatani Internatl Corp 半導体処理装置及び処理方法
KR20110081765A (ko) * 2010-01-08 2011-07-14 도쿄엘렉트론가부시키가이샤 기판의 클리닝 방법 및 기판의 클리닝 장치

Also Published As

Publication number Publication date
JP6566430B2 (ja) 2019-08-28
US20160049309A1 (en) 2016-02-18
TWI587389B (zh) 2017-06-11
TW201614728A (en) 2016-04-16
WO2016025462A1 (en) 2016-02-18
JP2017526181A (ja) 2017-09-07
KR102396247B1 (ko) 2022-05-09
US9558962B2 (en) 2017-01-31
WO2016025462A9 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
KR102396247B1 (ko) 기판 처리 방법
TWI453802B (zh) 離子植入裝置及離子植入方法
KR101161468B1 (ko) 반도체 디바이스의 게이트 스택 처리 방법 및 반도체 디바이스의 게이트 스택 처리 시스템
US7655574B2 (en) Method of modifying insulating film
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR101938441B1 (ko) 반도체 디바이스의 형성 방법
US7163877B2 (en) Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
WO2012102237A1 (ja) 半導体装置の製造方法、および半導体装置
JP2005150637A (ja) 処理方法及び装置
US8835320B2 (en) Etching method and device
KR102083036B1 (ko) 수소 플라즈마를 사용하여 반도체 상에 계면층을 형성하는 방법
US7858155B2 (en) Plasma processing method and plasma processing apparatus
KR102396835B1 (ko) 마이크로파 플라즈마에 의한 나노와이어의 모서리 라운딩 및 트리밍 방법
KR101977120B1 (ko) 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법
JP4964736B2 (ja) プラズマ処理装置
KR20180043836A (ko) 게르마늄 함유 반도체 디바이스 및 그 형성 방법
WO2011040047A1 (en) Semiconductor device, method for fabricating the same and apparatus for fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant