JP5559988B2 - シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法 - Google Patents

シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法 Download PDF

Info

Publication number
JP5559988B2
JP5559988B2 JP2009134278A JP2009134278A JP5559988B2 JP 5559988 B2 JP5559988 B2 JP 5559988B2 JP 2009134278 A JP2009134278 A JP 2009134278A JP 2009134278 A JP2009134278 A JP 2009134278A JP 5559988 B2 JP5559988 B2 JP 5559988B2
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
film
forming
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009134278A
Other languages
English (en)
Other versions
JP2010283077A (ja
Inventor
松潤 康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009134278A priority Critical patent/JP5559988B2/ja
Priority to US13/375,346 priority patent/US8753988B2/en
Priority to KR1020117024723A priority patent/KR101321155B1/ko
Priority to CN2010800245009A priority patent/CN102804348A/zh
Priority to PCT/JP2010/058984 priority patent/WO2010140529A1/ja
Priority to TW099117776A priority patent/TW201109341A/zh
Publication of JP2010283077A publication Critical patent/JP2010283077A/ja
Application granted granted Critical
Publication of JP5559988B2 publication Critical patent/JP5559988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、化学蒸着（ＣＶＤ）法により基板上にシリコン酸化膜を成膜するためのシリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法に関する。
半導体デバイスの製造においては、層間絶縁膜等としてシリコン酸化膜が多用されている。このようなシリコン酸化膜の形成方法としては有機シラン系のガスであるＴＥＯＳ（テトラエチルオルソシリケート）と酸化剤とを用いてＣＶＤにより成膜する方法が知られている。最近ではＴＥＯＳを用いたプラズマＣＶＤにより良好な膜質のシリコン酸化膜が形成されており、特に、マイクロ波プラズマＣＶＤにより熱酸化膜と同等な膜質が得られるに至っており、従来、ＣＶＤでは適用が困難とされてきたゲート絶縁膜への適用も検討されている。
しかしながら、近時、半導体デバイスの微細化や高集積化にともない、アスペクト比が高い凹部にシリコン酸化膜を形成するケースが増加しており、ＴＥＯＳを用いたＣＶＤではステップカバレッジが悪く、このような高アスペクト比の凹部に成膜することが困難であるという問題点がある。
これに対して、特許文献１には、処理容器内に被処理体を載置し、この処理容器内にＴＥＯＳガスと酸素ガスと水素ガスとを導入し、処理容器内を減圧雰囲気下でＴＥＯＳガスの分解温度よりも低い温度で加熱することにより、ＴＥＯＳガスの気相中での分解を抑えつつＴＥＯＳガスを被処理体上に吸着させ、その後吸着されたＴＥＯＳを分解させてシリコン酸化膜を形成する方法が開示されている。この文献では、このような手法により良好なステップカバレッジが得られるとしている。
特開２００７−４２８８４号公報
しかしながら、ＴＥＯＳはその中に存在するＣ−Ｃ結合が切れやすく、活性なダングリングボンドが残りやすいため、本質的に付着しやすい。このため、上記特許文献１に示すような手法をとっても十分なステップカバレッジが得られず、良好なステップカバレッジが得られる成膜原料が求められている。
本発明はかかる事情に鑑みてなされたものであって、ＣＶＤ法により基板上にシリコン酸化膜を成膜する際に良好なステップカバレッジを得ることができるシリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法を提供することを目的とする。
本発明者は、上記課題を解決すべく検討を重ねた結果、アスペクト比が大きい凹部に高ステップカバレッジでシリコン酸化膜を形成するためには、付着係数の小さい、すなわち付着しにくい成膜原料を用いる必要があること、および成膜原料として、カルボニル基を有するシロキサン系化合物からなり、成膜処理の際にＣＯが脱離し、さらにＣＯの脱離によって生成した生成物が化学構造上ダングリングボンドが存在しないものとなるような化合物を用いれば、脱離したＣＯが成膜表面を覆って表面反応がブロックされるとともに、生成物に活性な部分が存在せず安定であるため、生成物が成膜表面に付着し難くなり、ステップカバレッジが良好になることを見出した。
本発明はこのような知見に基づいてなされたものであり、第１の観点では、化学蒸着法により基板上にシリコン酸化膜を成膜するためのシリコン酸化膜用成膜原料であって、カルボニル基を有するシロキサン系化合物からなり、エネルギーが与えられることにより分解してＣＯが脱離し、ＣＯが脱離して生成された成膜に寄与する生成物が化学構造上ダングリングボンドが存在せず、環状シロキサンの骨格の一部にカルボニル基が入り込んだ構造を有することを特徴とするシリコン酸化膜用成膜原料を提供する。
上記第１の観点において、環状シロキサンを構成するＳｉの一部をカルボニル基で置換した構造を有してもよいし、環状シロキサンを構成するＯの一部をカルボニル基で置換した構造を有してもよいし、環状シロキサンを構成するＳｉとＯとの間の一部にカルボニル基が入り込んだ構造を有してもよいし、環状シロキサンを構成するＳｉにカルボニル基を介してアルキル基が結合した構造を有してもよい。また、環状シロキサンを構成するＳｉにカルボニル基を有する基が結合した構造を有してもよい。
本発明の第２の観点では、処理容器内に被処理基板を配置し、前記処理容器内に上記第１の観点のシリコン酸化膜用成膜原料と酸化剤とを導入し、前記シリコン酸化膜用成膜原料にエネルギーを与えてＣＯを脱離させて成膜表面に付着させ、ＣＯが脱離して生成された化学構造上ダングリングボンドが存在しない成膜に寄与する生成物と酸化剤との反応により被処理基板上にシリコン酸化膜を成膜することを特徴とするシリコン酸化膜の成膜方法を提供する。
上記第２の観点において、前記エネルギーは前記処理容器内にプラズマを生成することにより与えられるようにすることができる。前記プラズマはマイクロ波により生成されることが好ましく、具体的には、前記プラズマは平面アンテナから放射されたマイクロ波によって形成されることが好ましい。
本発明によれば、脱離したＣＯが成膜表面を覆って表面反応がブロックされるとともに、ＣＯが脱離して生成された成膜に寄与する生成物に活性な部分が存在せず安定であるため、生成物が成膜表面に付着し難くなる。このため、成膜表面にアスペクト比が大きい凹部が存在する場合でも、凹部内の内壁の表面はＣＯにより表面反応がブロックされ、生成物は活性な部分が存在しない安定な化合物であるため、生成物は凹部の壁部に付着せずに凹部の内部に入り込み、酸化剤であるＯ２と反応してシリコン酸化膜が堆積する。このため良好なステップカバレッジでシリコン酸化膜を成膜することができる。
本発明のシリコン酸化膜用成膜原料の成膜の際の状態を示す模式図である。 本発明のシリコン酸化膜用成膜原料の構造例とその主要部の結合エネルギーを示す模式図である。 図２のシリコン酸化膜用成膜原料からＣＯが脱離する状態を示す模式図である。 本発明のシリコン酸化膜用成膜原料の製造方法の一例を説明するための図である。 本発明のシリコン酸化膜成膜方法を実施するためのＲＬＳＡマイクロ波プラズマ処理装置を示す断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
本発明は、化学蒸着（ＣＶＤ）法により基板上にシリコン酸化膜を成膜するためのシリコン酸化膜用成膜原料を対象とする。
ＣＶＤ法においては、処理容器内に被処理基板を配置し、処理容器内にシリコン酸化膜用成膜原料ガスと酸化剤（例えばＯ２）とを供給し、エネルギーを与えることによりシリコン酸化膜成膜用原料を分解して基板上にシリコン酸化膜を成膜する。ＣＶＤとしては熱エネルギーによりシリコン酸化膜用成膜原料ガスを分解する熱ＣＶＤでもよいが、良好な膜質を得る観点からは、プラズマエネルギーによりシリコン酸化膜用成膜原料を分解するプラズマＣＶＤが好ましい。プラズマＣＶＤの中では低電子温度で高プラズマ密度が得られるマイクロ波プラズマＣＶＤが好ましい。
本発明では、成膜原料として、カルボニル基を有するシロキサン系化合物からなり、エネルギーが与えられることにより分解してＣＯが脱離し、ＣＯが脱離して生成された成膜に寄与する生成物が化学構造上ダングリングボンドが存在しないものとなる化合物を用いる。
このような化合物は、脱離したＣＯが成膜表面を覆って表面反応がブロックされるとともに、ＣＯが脱離して生成された成膜に寄与する生成物に活性な部分が存在せず安定であるため、生成物が成膜表面に付着し難くなる。このため、図１に示すように、成膜表面１にアスペクト比が大きい凹部２がある場合でも、凹部２内の内壁の表面はＣＯにより表面反応がブロックされ、かつ生成物は活性な部分が存在しない安定な化合物であるため、生成物は凹部２の壁部に付着せずに凹部２の内部に入り込み、酸化剤であるＯ２と反応してシリコン酸化膜が堆積する。このように、本発明の成膜原料では、成膜に寄与する生成物の付着係数が低く、アスペクト比の高い凹部２の内部にも入り込むため良好なステップカバレッジでシリコン酸化膜を成膜することができる。
アスペクト比が１０の凹部に高カバレッジで膜を形成するためには、計算上付着係数γが２．５×１０−４以下であることが必要であるという結果が報告されているが、成膜原料として従来のＴＥＯＳを用いる場合には、エネルギーが与えられることにより優先的にＣ−Ｃ結合が切れて活性なダングリングボンドが残るため、付着係数が大きいものとなり、アスペクト比１０の凹部に必要なγ≦２．５×１０−４は全く満たし得ない。また、単にＣＯが脱離して凹部の内壁表面を覆っただけで生成物にダングリングボンドが残存している場合、およびＣＯの脱離がなく分解生成物にダングリングボンドが存在しない場合には、ある程度付着係数を低下させることができるが、γ≦２．５×１０−４を満たすことは困難である。これに対して、本発明では、ＣＯによる表面ブロック効果とＣＯ脱離後の生成物が安定である効果の両方により、低い付着係数を実現してアスペクト比が１０以上でも良好なステップカバレッジでシリコン酸化膜を成膜することができる。
本発明に係るシリコン酸化膜成膜用原料を構成する具体的な化合物としては、環状シロキサンの骨格の一部にカルボニル基が入り込んだ構造を挙げることができる。例えば、以下の構造式（１）に示すような、環状シロキサンのＯの一部をカルボニル基に置換したような構造とすることができる。
Figure 0005559988
ただし、Ｒはメチル基、エチル基、プロピル基、ブチル基等のアルキル基を示す。アルキル基の炭素数は１〜４が好ましい。また、上記構造式（１）では環状骨格が三量体の例を示すが、四量体以上であってもよい。四量体の例を下記の構造式（２）に示す。
Figure 0005559988
上記構造式（１）において、Ｒがメチル基である化合物は以下の構造式（３）となる。
Figure 0005559988
 その結合エネルギーは、図２に示すように、Ｓｉとカルボニル基のＣの結合エネルギーが３．０ｅＶ、ＳｉとＯの結合エネルギーが４．６ｅＶ、Ｓｉとメチル基のＣの結合エネルギーが３．３ｅＶ、メチル基のＣとＨの結合エネルギーが４．２ｅＶであり、Ｓｉとカルボニル基のＣとの間で結合が切れやすく、図３に示すように、ＣＯが優先的に脱離する。そして、脱離後の生成物は以下の構造式（４）に示すように、化学構造上ダングリングボンドの存在しない安定な化合物となる。
Figure 0005559988
カルボニル基は成膜原料を構成する化合物の１分子中１個に限らず、例えば、以下の構造式（５）、（６）、（７）に示すように２個であってもよく、３個以上であってもよい。
Figure 0005559988
環状シロキサンの骨格の一部にカルボニル基が入り込んだ構造としては、下記の構造式（８）に示すように、環状シロキサンのＳｉの一部をカルボニル基に置換したような構造とすることもできる。この場合に、カルボニル基のＣと環状シロキサンのＯとの結合エネルギーは３．５ｅＶであり、やはりカルボニル基のＣＯが優先的に脱離し、ＣＯが脱離した後のＯとＯとが結合して化学構造上ダングリングボンドの存在しない安定な化合物となる。
Figure 0005559988
また、下記の構造式（９）に示すように環状シロキサンのＳｉとＯとの間にカルボニル基が入り込んだような構造とすることもできる。この場合にもカルボニル基のＣと環状シロキサンのＳｉの結合エネルギーおよびカルボニル基のＣと環状シロキサンのＯとの結合エネルギーは上述のように低いので、やはりカルボニル基のＣＯが優先的に脱離し、ＣＯが脱離した後のＳｉとＯとが結合して化学構造上ダングリングボンドの存在しない安定な化合物となる。
Figure 0005559988
さらに、下記の構造式（１０）に示すように、環状シロキサンを構成するＳｉにカルボニル基を介してアルキル基が結合したような構造とすることもできる。この場合にもカルボニル基のＣと環状シロキサンのＳｉの結合エネルギーは上述のように３．０ｅＶと低く、またカルボニル基のＣとアルキル基のＣとの結合エネルギーも３．４ｅＶと低いので、やはりカルボニル基のＣＯが優先的に脱離し、ＣＯが脱離した後のＳｉとアルキル基とが結合して化学構造上ダングリングボンドの存在しない安定な化合物となる。
Figure 0005559988
さらにまた、下記の構造式（１１）に示すように、環状シロキサンを構成するＳｉにカルボニル基を有する基が結合した構造とすることもできる。この場合にもやはりカルボニル基のＣＯが優先的に脱離し、脱離した後のＣ同士が結合して化学構造上ダングリングボンドの存在しない安定な化合物となる。
Figure 0005559988
なお、上記構造式（１）において、Ｒがメチル基以外の例として、エチル基の例、およびターシャリブチル基の例をそれぞれ以下の構造式（１２）および（１３）に示す。
Figure 0005559988
本発明の成膜原料を構成する化合物は、適宜のシロキサン系化合物に所定の操作を加えた後、ＣＯを反応させること等により製造することができる。例えば、上記構造式（３）に示す化合物は、図４に示すように、ヘキサメチルトリシロキサンにＣｌ２を反応させてジクロロヘキサメチルトリシロキサンとした後、Ｎａにより脱塩素処理を行って、Ｃｌが結合していたＳｉ同士を結合させて環状骨格を形成し、その後Ｐｔ触媒を用いてＣＯを反応させることにより製造することができる。
次に、本発明のシリコン酸化膜成膜用原料を用いてＣＶＤによりシリコン酸化膜を形成する手法について説明する。
ここでは、ＣＶＤ成膜装置として、複数のスロットを有する平面アンテナであるＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させるＲＬＳＡマイクロ波プラズマＣＶＤ成膜装置を用いてシリコン酸化膜を形成する例について説明する。
図５は、このようなＲＬＳＡマイクロ波プラズマＣＶＤ装置を示す断面図である。マイクロ波プラズマＣＶＤ成膜装置１００は、気密に構成されたアルミニウムまたはステンレス鋼等の金属材料からなる略円筒状の接地されたチャンバ（処理容器）１１を有しており、その中で被処理基板である半導体ウエハ（以下単にウエハと記す）Ｗにシリコン酸化膜が成膜される。チャンバ１１の上部には、処理空間にマイクロ波を導入するためのマイクロ波導入部３０が設けられている。
チャンバ１１内には被処理体であるウエハＷを水平に支持するためのサセプタ１２が、チャンバ１１の底部中央に立設された筒状の支持部材１３により支持された状態で設けられている。
サセプタ１２の内部には、温度調整用のヒータ１５が埋設されている。ヒータ１５にはヒータ用電源１６が接続され、ヒータ１５はこの電源１６から給電されて発熱し、サセプタ１２を介してウエハＷを所定温度に加熱するようになっている。サセプタ１２には、ウエハＷを支持して昇降させるための３本のウエハ支持ピン（図示せず）がサセプタ１２の表面に対して突没可能に設けられている。
チャンバ１１の底部には排気管２５が接続されており、この排気管２５には自動圧力制御バルブおよび高速真空ポンプ等を含む排気装置２６が接続されている。そしてこの排気装置２６を作動させることによりチャンバ１１内が排気され、チャンバ１１内が所定の真空度まで高速に減圧することが可能となっている。また、チャンバ１１の側壁には、ウエハＷの搬入出を行うための搬入出口７０と、この搬入出口７０を開閉するゲートバルブ７１とが設けられている。
マイクロ波導入部３０は、サセプタ１２の側から順に、マイクロ波透過板２８、平面アンテナ３１、遅波材３３を有している。これらは、シールド部材３４、押えリング３６およびアッパープレート２９によって覆われ、環状の押えリング３５で固定されている。マイクロ波導入部３０が閉じられた状態においては、チャンバ１１の上端とアッパープレート２９とがシール部材（図示せず）によりシールされた状態となるとともに、後述するようにマイクロ波透過板２８を介してアッパープレート２９に支持された状態となる。
マイクロ波透過板２８は、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ、サファイヤ、ＳｉＮ等のセラミックスからなり、マイクロ波を透過しチャンバ１１内の処理空間に導入するマイクロ波導入窓として機能する。マイクロ波透過板２８の下面（サセプタ１２側）は平坦状に限らず、マイクロ波を均一化してプラズマを安定化させるため、例えば凹部や溝を形成してもよい。このマイクロ波透過板２８は、マイクロ波導入部３０の外周下方に環状に配備されたアッパープレート２９の内周面の突部２９ａにより、シール部材（図示せず）を介して気密状態で支持されている。したがって、チャンバ１１内を気密に保持することが可能となる。
平面アンテナ３１は、円板状をなしており、マイクロ波透過板２８の上方位置において、シールド部材３４の内周面に係止されている。この平面アンテナ３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板からなり、マイクロ波などの電磁波を放射するための多数のスロット孔３１ａが所定のパターンで貫通して形成され、ＲＬＳＡを構成している。
遅波材３３は、真空よりも大きい誘電率を有しており、平面アンテナ３１の上面に設けられている。この遅波材３３は、例えば、石英、セラミックス、ポリテトラフルオロエチレン等のフッ素系樹脂やポリイミド系樹脂のような誘電体により構成されており、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ３１とマイクロ波透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ密着させても離間させてもよい。
シールド部材３４には、冷却水流路３４ａが形成されており、そこに冷却水を通流させることにより、シールド部材３４、遅波材３３、平面アンテナ３１、マイクロ波透過板２８を冷却するようになっている。なお、シールド部材３４は接地されている。
シールド部材３４の中央には、開口部３４ｂが形成されており、この開口部３４ｂには導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した、例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ３１へ伝搬されるようになっている。マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド部材３４の開口部３４ｂから上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂと同軸導波管３７ａとの間のモード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管３７ａの中心には内導体４１が延在しており、内導体４１は、その下端部において平面アンテナ部材３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ部材３１へ放射状に効率よく均一に伝播される。
チャンバ１１内のサセプタ１２とマイクロ波導入部３０との間には、シリコン酸化膜用成膜原料ガスを導入するためのシャワープレート５１が水平に設けられている。このシャワープレート５１は、格子状に形成されたガス流路５２と、このガス流路５２に形成された多数のガス吐出孔５３とを有しており、格子状のガス流路５２の間は空間部５４となっている。このシャワープレート５１のガス流路５２にはチャンバ１１の外側に延びる配管５５が接続されている。この配管５５には、シリコン酸化膜用成膜原料ガス供給源５６が接続されている。配管５５には流量制御用のマスフローコントローラ５７およびその前後に設けられた一対のバルブ５８が設けられている。シリコン酸化膜用成膜原料ガスとしては、上述したようなカルボニル基を有するシロキサン系化合物が用いられる。シリコン酸化膜用成膜原料が常温で液体である場合には、バブリングや加熱、気化器による気化等の適宜の方法で気化させて供給する。
一方、チャンバ１１のシャワープレート５１の上方位置には、リング状のプラズマガス導入部材６０がチャンバ壁に沿って設けられており、このプラズマガス導入部材６０には内周に多数のガス吐出孔が設けられている。このプラズマガス導入部材６０には、配管６１が接続されており、配管６１はＡｒガス配管６２およびＯ２ガス配管６３に分岐しており、それぞれＡｒガス供給源６４およびＯ２ガス供給源６５に接続されている。Ａｒガス配管６２には流量制御用のマスフローコントローラ６６およびその前後に設けられた一対のバルブ６７が設けられている。また、Ｏ２ガス配管６３には流量制御用のマスフローコントローラ６８およびその前後に設けられた一対のバルブ６９が設けられている。Ａｒガス供給源６４からチャンバ１１内に導入されたＡｒガスは、マイクロ波導入部３０を介してチャンバ１１内に導入されたマイクロ波によりプラズマ化され、このプラズマがＯ２ガス供給源６５からチャンバ１１内に導入されたＯ２ガスをプラズマ化するとともに、プラズマはシャワープレート５１の空間部５４を通過しシャワープレート５１のガス吐出孔５３から吐出されたシリコン酸化膜用成膜原料ガスに作用する。
マイクロ波プラズマＣＶＤ成膜装置１００の各構成部は、制御部８０により制御されるようになっている。制御部８０はコンピュータで構成され、演算処理を行うコントローラ（マイクロプロセッサ）、オペレータがマイクロ波プラズマＣＶＤ装置１００の各構成部を管理するためにコマンドの入力操作等を行うキーボードや、装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース、さらに、マイクロ波プラズマＣＶＤ成膜装置１００で実行される各種処理をコントローラの制御にて実現するための制御プログラムや、処理条件に応じてエッチング装置１００の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部が接続されている。処理レシピは記憶媒体に記憶された状態で格納されている。記憶媒体はハードディスクのような固定的なものであってもよいし、半導体メモリー、ＣＤＲＯＭ、ＤＶＤ等の可搬性のものであってもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。そして、必要に応じて、ユーザーインターフェースからの指示等にて任意のレシピを呼び出してコントローラに実行させることで、マイクロ波プラズマＣＶＤ成膜装置１００での処理が行われる。
次に、以上のように構成されたマイクロ波プラズマＣＶＤ成膜装置１００を用いて実施される本実施形態のエッチング方法について説明する。
まず、ヒータ１５によりサセプタ１２を所定温度に加熱しておき、ウエハＷをチャンバ１１内に搬入し、サセプタ１２上に載置する。この状態で、ウエハＷを例えば１００〜４００℃に加熱し、チャンバ１１内の圧力が１．３３〜１３３０Ｐａ（１０ｍＴｏｒｒ〜１０Ｔｏｒｒ）になるようにその中を排気した後、Ａｒガス供給源６４からチャンバ１１内にＡｒガスを導入しつつ、マイクロ波発生装置３９からのマイクロ波を、マッチング回路３８を経て導波管３７に導き、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通過させて内導体４１を介して平面アンテナ３１に供給し、平面アンテナ部材３１のスロット孔３１ａからマイクロ波透過板２８を介してチャンバ１１内に放射させる。マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ部材３１に向けて伝搬されていき、平面アンテナ部材３１から透過板２８を経てマイクロ波がチャンバ１１に放射され、このマイクロ波によりチャンバ１１内で電磁界が形成されて、プラズマ生成ガスであるＡｒガスがプラズマ化する。そして、Ｏ２ガス供給源６５からチャンバ１１内に導入されたＯ２ガスがＡｒプラズマによりプラズマ化するとともに、このプラズマがシャワープレート５１の空間部５４を通過しシャワープレート５１のガス吐出孔５３から吐出されたシリコン酸化膜用成膜原料ガスに作用する。
シリコン酸化膜用成膜原料としては、上述したように、カルボニル基を有するシロキサン系化合物からなり、エネルギーが与えられることにより分解してＣＯが脱離し、ＣＯが脱離して生成された成膜に寄与する生成物が化学構造上ダングリングボンドが存在しないものとなる化合物を用いるので、プラズマエネルギーによりＣＯが脱離し、脱離後の成膜に寄与する生成物は化学構造上ダングリングボンドが存在しないものとなる。
このため、上述の図１に示すように、成膜表面１にアスペクト比が大きい凹部２がある場合でも、シリコン酸化膜用成膜原料から脱離したＣＯが凹部２の内壁の表面を覆って表面反応をブロックするとともに、脱離後の生成物は活性部分であるダングリングボンドが存在しない安定な化合物であるため、この生成物は付着係数が低く、凹部２の内壁に付着せずに凹部２の内部に入り込む。このため、脱離後の生成物とプラズマ化したＯ２ガスとの反応がアスペクト比の高い凹部２の内部でも生じてステップカバレッジの良好なシリコン酸化膜（ＳｉＯ２膜）の成膜が実現される。
この成膜の際に形成されるプラズマは、マイクロ波が平面アンテナ３１の多数のスロット孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．５ｅＶ以下の低電子温度プラズマとなる。このため、下地にダメージを与えることなく良質のシリコン酸化膜を成膜することができる。
なお、本発明は、上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態ではシリコン酸化膜の成膜装置として、ＲＬＳＡマイクロ波プラズマＣＶＤ成膜装置を用いたが、これに限らず、誘導結合型プラズマＣＶＤ成膜装置や容量結合型（平行平板型）プラズマＣＶＤ成膜装置等、他のプラズマＣＶＤ成膜装置を用いてもよいし、プラズマＣＶＤ成膜装置に限らず、プラズマエネルギーを用いずに熱エネルギーのみを用いる熱ＣＶＤ成膜装置を用いてもよい。また、酸化剤としてはＯ２ガスに限らず、Ｈ２Ｏ、Ｏ３等他のガスであってもよい。また、プラズマ生成ガスとしてＡｒガスを用いたが、Ｈｅ等他のガスを用いてもよいし、プラズマ生成ガスを用いずに、成膜原料ガスと酸化剤のみを用いてもよい。
さらに、被処理基板としては、半導体ウエハに限らず例えば液晶表示装置用基板に代表されるＦＰＤ用基板等の他の基板であってもよい。
１；成膜表面
２；凹部
１１；チャンバ
１２；サセプタ
１５；ヒータ
２６；排気装置
２８；マイクロ波透過板
３０；マイクロ波導入部
３１；平面アンテナ
３１ａ；スロット孔
３７；導波管
３９；マイクロ波発生装置
４０；モード変換器
５１；シャワーヘッド
５６；シリコン酸化膜用成膜原料ガス供給源
６５；Ｏ２ガス供給源
８０；制御部
１００；マイクロ波プラズマＣＶＤ成膜装置
Ｗ…半導体ウエハ（被処理基板）

Claims (10)

  1. 化学蒸着法により基板上にシリコン酸化膜を成膜するためのシリコン酸化膜用成膜原料であって、カルボニル基を有するシロキサン系化合物からなり、エネルギーが与えられることにより分解してＣＯが脱離し、ＣＯが脱離して生成された成膜に寄与する生成物が化学構造上ダングリングボンドが存在せず、環状シロキサンの骨格の一部にカルボニル基が入り込んだ構造を有することを特徴とするシリコン酸化膜用成膜原料。
  2. 環状シロキサンを構成するＳｉの一部をカルボニル基で置換した構造を有することを特徴とする請求項１に記載のシリコン酸化膜用成膜原料。
  3. 環状シロキサンを構成するＯの一部をカルボニル基で置換した構造を有することを特徴とする請求項１に記載のシリコン酸化膜用成膜原料。
  4. 環状シロキサンを構成するＳｉとＯとの間の一部にカルボニル基が入り込んだ構造を有することを特徴とする請求項１に記載のシリコン酸化膜用成膜原料。
  5. 環状シロキサンを構成するＳｉにカルボニル基を介してアルキル基が結合した構造を有することを特徴とする請求項１に記載のシリコン酸化膜用成膜原料。
  6. 環状シロキサンを構成するＳｉにカルボニル基を有する基が結合した構造を有することを特徴とする請求項１に記載のシリコン酸化膜用成膜原料。
  7. 処理容器内に被処理基板を配置し、
    前記処理容器内に請求項１から請求項６のいずれか１項のシリコン酸化膜用成膜原料と酸化剤とを導入し、
    前記シリコン酸化膜用成膜原料にエネルギーを与えてＣＯを脱離させて成膜表面に付着させ、ＣＯが脱離して生成された化学構造上ダングリングボンドが存在しない成膜に寄与する生成物と酸化剤との反応により被処理基板上にシリコン酸化膜を成膜することを特徴とするシリコン酸化膜の成膜方法。
  8. 前記エネルギーは前記処理容器内にプラズマを生成することにより与えられることを特徴とする請求項７に記載のシリコン酸化膜の成膜方法。
  9. 前記プラズマはマイクロ波により生成されることを特徴とする請求項８に記載のシリコン酸化膜の成膜方法。
  10. 前記プラズマは平面アンテナから放射されたマイクロ波によって形成されることを特徴とする請求項９に記載のシリコン酸化膜の成膜方法。
JP2009134278A 2009-06-03 2009-06-03 シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法 Expired - Fee Related JP5559988B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009134278A JP5559988B2 (ja) 2009-06-03 2009-06-03 シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法
US13/375,346 US8753988B2 (en) 2009-06-03 2010-05-27 Starting material for use in forming silicon oxide film and method for forming silicon oxide film using same
KR1020117024723A KR101321155B1 (ko) 2009-06-03 2010-05-27 실리콘 산화막용 성막 원료 및 그것을 이용한 실리콘 산화막의 성막 방법
CN2010800245009A CN102804348A (zh) 2009-06-03 2010-05-27 硅氧化膜用成膜原料及使用该原料的硅氧化膜的成膜方法
PCT/JP2010/058984 WO2010140529A1 (ja) 2009-06-03 2010-05-27 シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法
TW099117776A TW201109341A (en) 2009-06-03 2010-06-02 Starting material for use in forming silicone oxide film and method for forming silicone oxide film using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009134278A JP5559988B2 (ja) 2009-06-03 2009-06-03 シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2010283077A JP2010283077A (ja) 2010-12-16
JP5559988B2 true JP5559988B2 (ja) 2014-07-23

Family

ID=43297665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134278A Expired - Fee Related JP5559988B2 (ja) 2009-06-03 2009-06-03 シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法

Country Status (6)

Country Link
US (1) US8753988B2 (ja)
JP (1) JP5559988B2 (ja)
KR (1) KR101321155B1 (ja)
CN (1) CN102804348A (ja)
TW (1) TW201109341A (ja)
WO (1) WO2010140529A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102106885B1 (ko) 2013-03-15 2020-05-06 삼성전자 주식회사 실리콘 산화막 증착용 전구체 조성물 및 상기 전구체 조성물을 이용한 반도체 소자 제조 방법
SG10202000545RA (en) * 2014-10-24 2020-03-30 Versum Materials Us Llc Compositions and methods using same for deposition of silicon-containing films
US10468264B2 (en) * 2016-07-04 2019-11-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
CN114497199B (zh) * 2020-10-23 2024-05-17 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2989559A (en) * 1958-06-27 1961-06-20 Union Carbide Corp Carbonyl-containing organopolysiloxanes
JPH09162184A (ja) * 1995-12-07 1997-06-20 Sony Corp 半導体装置の製造方法
US5789516A (en) 1997-04-07 1998-08-04 Dow Corning Corporation Method of making silicone-organic block copolymers
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
JP2005252012A (ja) * 2004-03-04 2005-09-15 Advanced Lcd Technologies Development Center Co Ltd 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
JP4624207B2 (ja) 2005-08-03 2011-02-02 東京エレクトロン株式会社 成膜方法及び成膜装置
TW200710260A (en) 2005-08-10 2007-03-16 Taiyo Nippon Sanso Corp Material for an insulating film, film forming method and insulating film using the same
JP2007318067A (ja) * 2006-04-27 2007-12-06 National Institute For Materials Science 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
JP4451457B2 (ja) * 2007-02-26 2010-04-14 富士通株式会社 絶縁膜材料及びその製造方法、多層配線及びその製造方法、並びに、半導体装置の製造方法

Also Published As

Publication number Publication date
TW201109341A (en) 2011-03-16
WO2010140529A1 (ja) 2010-12-09
KR20120011014A (ko) 2012-02-06
CN102804348A (zh) 2012-11-28
US8753988B2 (en) 2014-06-17
KR101321155B1 (ko) 2013-10-22
US20120071006A1 (en) 2012-03-22
JP2010283077A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP6742165B2 (ja) 窒化珪素膜の処理方法および窒化珪素膜の形成方法
KR101364834B1 (ko) 플라즈마 질화 처리 방법
KR20200143254A (ko) 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
JP5229711B2 (ja) パターン形成方法、および半導体装置の製造方法
JP5078617B2 (ja) 選択的プラズマ処理方法およびプラズマ処理装置
JP4979575B2 (ja) 基板の窒化処理方法および絶縁膜の形成方法
JP2007042951A (ja) プラズマ処理装置
US20060269694A1 (en) Plasma processing method
JP2010087187A (ja) 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2011199003A (ja) シリコン酸化膜の形成方法、及びプラズマ処理装置
WO2012011480A1 (ja) 層間絶縁層形成方法及び半導体装置
WO2016151684A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP2009170788A (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP5559988B2 (ja) シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法
JP5357487B2 (ja) シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
WO2010038885A1 (ja) 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2005322900A (ja) ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2009246131A (ja) 高ストレス薄膜の成膜方法及び半導体集積回路装置の製造方法
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
KR20230096113A (ko) 기판 처리 방법 및 기판 처리 장치
JP2014089976A (ja) プラズマ処理装置及びこれに用いる遅波板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R150 Certificate of patent or registration of utility model

Ref document number: 5559988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees