JPH021154A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分ｇｙ） 本発明は、例えばＬＳＩチップ等に搭載される積み上げ
型キャパシタ構造の半導体装置の製造方法に関する。

（従来の技術） 例えば、ダイナミックＲ，ＡＭ（ＤＲＡＭ）は１個のＭ
ＯＳ−ＦＥＴ　　とキャパシタによってメモリセルが構
成され、このようなメモリセル等を高集積化したＬＳＩ
が開発されている。こ１のようなＬＳＩチップに搭載さ
れる従来のキャパシタとしては、誘電体としてシリコン
酸化膜（８ｉ０．膜）を使用した平面キャパシタが広く
用いられてきた。しかし、ＬＳＩの一層の高集積化に伴
なって、キャパシタは、その面積が縮小化される一方、
必要とされる容量は殆んど変っていないため、誘電体で
あるＳｉｎ、膜の薄膜化だけでこれに対応することは困
難になってきていた。

このため、誘電体としてＳｔＯ，膜単体に代えて、これ
にＳｔＯ，膜よりも誘電率の高いシリコン窒化膜（Ｓ’
ａＮ４膜）を組合わせた８１０．膜７８１ｓＮ。

膜の積層構造や、Ｓ　ｉ　Ｏ，膜／　Ｓｉｓ　Ｎ４膜の
積層構造のものが現われてきており、さらに１６メガＤ
ＲＡＭのような超高密度集積のＶＬＳＩでは、より一層
の高誘電率を有する誘電体の開発が不可欠になってきて
いる。

そして、このような高誘電率誘電体として、金属酸化物
である酸化タンタルＴａ、Ｏ，が最も広く研究開発が行
なわれている。その理由は、’ｐａ、　ｏ。

の比誘電率が２５〜３０でＳｉｎ、０６〜８倍、また８
ｉ、Ｎ、０３〜４倍であり、従って、同一のキャパシタ
容量を得るのに必要な膜厚は、その倍率分だけ厚くても
よいことになるからである。またＴａは材料としての精
製技術も、最も進んでいる中の１つである。Ｔｉの比誘
電率も高いが、Ｔｉの酸化物は、準安定相の存在のため
、正規組成であるＴｉｅｔから組成ずれが起こりやすく
、酸素欠損の生ずる確率も高い。従って電気的な絶縁性
の点でＴａ、Ｏ，に劣ってしまうため、現在では、Ｔａ
、Ｏ，の実用化に向けて研究開発が進んでいる。

このような高誘電率のＴａ、Ｏ，もＳｉ上に薄膜として
形成する場合、薄膜にするほど比誘電率が低下してしま
う。例えば２００ＡのＴａ、０．　　を形成した時、実
効的比誘電率は、１２〜１４．５と低い。

それは、界面に８ｉ０．やＴａ５ｉｘＯｙなどの低誘電
率の界在膜が存在するためである。特にＡｒと酸素の混
合ガス中でＴａターゲットを化成スパッタしてＳｉ上に
Ｔａ、Ｏ，膜を形成する場合、界面に２０〜４０ＡのＳ
　ｒ　Ｏｔが形成される。これは、主として酸素プラズ
マによるプラズマ酸化と言われている。一方、Ｍｏやｐ
ｔ上では、’ｐａ、０．の比誘電率が膜厚依存性をもた
ないと言われている。Ｗ上でも同様である。従って金属
電極を用いた場合には、２５〜３０という高い比誘電率
を実現する事ができる。しかしながら、蒸着やスパッタ
法で形成した金属膜は、高純度なＭ程、針状結晶となり
、表面の微細な凹凸のために、その上に形成した例えば
スパッタＴ　ａ、　Ｏ，膜のリーク電流は、大きくなっ
てしまう。その原因として、Ｔａ！０．膜厚の不均一性
し、針状結晶故の電界集中効果が考えられる。

これを改善するために、橋本民地（特開昭６ｌ−２６５
８５６）は、下部電極表面の凹凸を小さくした構造と、
その製法を提案している。製法としては、（１）電極膜
形成時、又、形成後に酸素や窒素を導入し、非晶質化す
る。（２）非常忙薄くする。（３）高温で熱処理して粒
径を大きくする。なでである。

これらの対策はある程度の成効を収めたが、例えば、４
ＭｄＲＡＭ、ｘ６ＭｄＲＡＭ以上の高い集積度の素子に
対しては、信頼性上問題があり、積極的に高信頼性を得
るための施策が必要である。

（発明が解決しようとする課題） 従来の金属／高誘電率誘電体／金属構造のキャパシタで
は、下部電極金属の表面形状に起因する高誘電率誘電体
膜の膜厚不均一性及び、下ｇｌＳ１！極表面の凹凸によ
る電界集中効果のため、リーク電流が大きい。従来のリ
ーク低減対策では、単一素子計画の段階では、かなりリ
ーク電流を低減できたが、大規模集積回路では問題が残
るため、本質的な対策が望まれていた。

本発明は、上記１１ｔｒｔｆｔに基づいてなされたもの
で、高誘電体膜本来の高い誘電率を保持しつつ、リーク
電流の増加を抑制する減≠キャパシタ構造の製造方法で
あり、ＶＬＳＩ又はＵＬＳＩチ、プ等に搭載するのに極
めて好適な中ヤパシタの製造方法を提供する事を目的と
する。

〔発明の構成〕

（課題を解決するための手段） 本発明の基本は、多結晶Ｓｉ上に形成した金属膜に対し
て、乾式エツチング又は陽極酸化を行ない表面を平坦化
した後、高誘電体膜を形成する事によって、下部電極表
面の凹凸に起因する高誘電体膜厚の不均一性及びリーク
電流の増加を抑制する事が可能となる。また、下部電極
形成後化６００’Ｃ以上の高温アニールする場合、金属
膜がシリサイドを形成しないように反応障壁材を設ける
事も特徴となっている。

（作用） 金Ｎ／高誘電体膜／金属構造のリーク電流を信頼性良く
低減化せしめ、高誘電体膜本来の高い誘電率を５００Ａ
以下の薄膜においても実現可能となる。

（実施例） 以下、本発明の詳細を図示の実施例を用いて説明する。

第１図（ａ）〜（ｄ）は、本発明の一実施例を説明する
ための製造工程を示す断面模式図である。第１図（ａ）
ニオイテ６Ωｃｍ（１００）Ｐ型Ｓｉ基板１１にＣＶＤ
法により１　μｍ０８ｉＯ１［１２を形成し、次いで積
み上げキャパシタ形成領域にフォ）　ＩＪソゲラフイー
と反応性イオンエツチングを用いて０．８μｍの寸法の
開口部を設ける。しかる後にＡ　ｓ　ｌ−ｌ３である。

９０００Ｃにてデンシファイする事によって１多結晶シ
リコンが低抵抗化すると同時にＡｓ拡散層１４が形成さ
れる。次いでＨｌとＷＦ、を用いたＬＰｃＶＤ炉で約０
．２５μｍのＷ膜１５を形成する。基板温度は、４２０
’Ｃであり、堆積中圧力は９．５’ｌ’ｏｒｒである。

この時Ｗ膜の表面は、結晶粒表面の九まりと粒界の存在
に起因する凹凸が生じ、大概５００Ａ程度の振幅の凹凸
となる。ＣＶＤ−Ｗ粒先端の曲率半径は、スパッタや蒸
着の場合大きいが、表面の凹凸は、大きく平滑化を必要
とする。

被着したＣｖＤＷは、ＣＦ、５Ｑ　ｓｃｃｍ、０゜１３
Ｑｓｃｃｍ、Ｎ２１（ｌｃｃｍを導入したエツチング室
中にて、ＲＦ電力６００Ｗ、圧力０．２Ｔｏｒｒ　ｙ）
条件でエツチングを行なう。第１図（ａ）のＷ表面の凹
凸は、同図（ｂ）のように平滑化される。理由は、エツ
チングする際、反応ガスとＷとの反応速度に比べ、エツ
チングガスの供給速度が小さく、供給律速モードとなっ
ているため、凹部のように供給不充分の領域はエツチン
グが進まず、次第に平坦化されていく事で説明される。

続いて酸素とＡｒを５０％ずつ混合したガスを用いて９
９．９９９９％のＴａターゲットをスパッタして第１図
（Ｃ）に示すように１８ＯＡのＴ　ａ、　Ｏ，膜１６を
形成する。スパッタ中の圧力は、８　Ｘ　１０　Ｔｏｒ
ｒである。４５０°Ｃ窒素中で６０分のアニールを行な
った後、５０００Ａの純Ａ１１ｔ極１７を形成すム最後
、第１図（ｄ）のように１．２μｍｘ１．５μｍ寸法に
加工する。加工は、ＲＩＥで行なうが、ＡＩは、ＢＣＩ
ｔでエツチングし、次いでＣＦ４−０．−Ｎ。

系でＴａ、０．及びＷ膜をエツチングし、最後にＣ１系
ガスを用いて、多結晶シリコンをパターニングする。マ
スク上の寸法に対するエツチング後退歳は、０．１μｍ
であった。第１図の方法に従って形成した１、８μｍ２
のキャパシタは、１００ＫＨｚにおいて２５ｆＦ〜２７
　ｆＦを示した。１０１ケを合体させたＱ、　ｌ　ｍｍ
ｇのキャパシタでリーク電流を測定すると、第２図（ａ
）の特性が得られた。バイアス条件は、ゲートが正バイ
アスである。従って、従来の表面平滑化しない場合は、
特性（Ｃ）となる。

一方、ＣＶＤ−Ｗ膜厚を２０〜３０Ａと薄膜化した場合
でも本発明で形成したものと比べ特性（ｂ）のように４
桁程度リーク電流が大きくなっている。

従って、Ｔａ、Ｏ，膜堆積前のＷ表面の平滑化が有効な
事が示される。１セル当りのリーク電流は、５■バイア
ス時８Ｘ１０”Ａであり、ｄＲＡＭセルで要求されるリ
ーク電流レベルであるＩＸＩＱ”Ａ以下を満足する。さ
らに、Ｔａ、Ｏ，自体の比誘電率も２８．５と高い。。

第３図（ａ）〜（Ｃ）は、第１図の製造工程で形成され
る積み上げキャパシタ構造の変形例を示す。第３図（ａ
）　〜（Ｃ）において、３１はＰ型（１００）Ｓ　ｉ基
板、３２はＳｉＯ鵞膜、３３は多結晶Ｓｉ膜、３４は多
結晶Ｓｉ膜からのＮ型不純物導入層、３５はＷ膜、（ａ
）であり、また誘電体膜のリーク電流をさらに低下させ
るために１誘電体膜下地の平坦化、第１図（ｄ）と同様
にした第３図の）の構造も有効である。第３図（Ｃ）の
構造は、キャパシタ面積の減少に有効である。又第３図
（ａ）、（ｂ）はＷ膜を堆積する際に多結晶Ｓｉ上にの
み選択成長させる方法を用いる。

第１図及び第３図は下部電極金属を堆積後に６００°Ｃ
以下の熱工程を経る場合について示したが、第４図は、
下部電極金属を堆積後に６５０’Ｃ以上の熱工程を得る
場合を示す。第４図（ａ）〜（ｅ）　ＩＣおいて、４１
はＰ型（Ｚｏｏ）Ｓｌ基板、４２はＳｉｑ膜、４３は多
結晶Ｓｉ膜、４４は多結晶Ｓｉ膜からのＮ型不純物導入
層、４５はＴｉＮなどの反応障壁層であり、Ｗ膜４６と
多結晶Ｓ１膜４３との反応を抑制する。バリアメタルと
して働くその形成方法は、例えば、Ｎ、と人ｒの混合ガ
ス中でＴｉをＤＣマグネトロン法でスパッタしてＴｉＮ
を形成する。膜厚としては１００Ａ以上あれば、１００
０°Ｃという高温工程でもＷ／Ｓ１間反応障壁層として
機能する。Ｗ膜４６の表面の凹凸を平滑化した後にＴ　
ａ、　Ｏ，膜４７を形成する。４８は上部電極である。

第５図は、種々の金属の酸化物に対する平衡酸素分圧の
温度依存性を示す。平衡酸素分圧が低い事は、酸素との
結合が起こりやすく、酸化物になりやすい事を示す。従
ってＴａ、Ｏ，の上下部電極として、もし熱工程を通過
させるならＮｂ、Ｗ、ＣＯ，Ｍｏ、Ｃｕや、Ｔｉ、Ｚｒ
、Ｈｆ、Ｔａ、Ｎｂなどの窒化物、炭化物などが望まし
いと言え、そのような金属を選択する事によってＴａ、
Ｏ，を還元する反応を防ぐ事ができる。

次に、本発明の他の実施例を説明する。第６図はこの実
施例で′あり、タングステン金属電極上に酸化タンタル
膜をキャパシタ絶縁膜として利用したスタックドキャパ
シタセルを有するＤＲＡＭの製造工程を示す断面図であ
る。

先ず、第６図は（ａ）に示す□ように比抵抗１０Ω。

ｃｍ　　を有し、表面が（１００）面であるＰ型のシリ
コン基板６１上に、素子分離を行うための例えば熱酸化
膜６２を選択的に形成し、その後ゲート酸化膜となる薄
い熱酸化膜６３を形成し、続いてゲート電極となる第１
のｎ中型多結晶Ｓｉ膜６４を形成した後、通常の写真食
刻工程を経てバターニングを行う。その後、ゲート酸化
膜６３及びゲー）　’＋ｆＥ　画６４からなるゲートを
マスクにイオン注入を行い、自己整合的にｎ−型層６５
を形成する。

次に第６１１（ｂ）に示すように厚いＣＶＤ酸化膜６６
を全面に形成した後、通常の写真食刻工程を経て前記ｎ
−型層６５の一部と接続する開口部６７を形成する。

次に、第６図（Ｃ）の如く、全面に第２のｎ生型多結晶
Ｓｔ膜６８を形成し、さらにその上にタングステン膜６
９を、スパッター法により形成した後、−旦前記タング
ステン膜６９に対し電解溶液中で陽極酸化を行い、タン
グステン酸化膜７０を形成する。

しかる後に、第６図（ｄ）　Ｋ示すようにタングステン
酸化膜７０を例えばアンモニア水溶液中でエツチング除
去し、通常の写真食刻工程を経て前記ｎ＋型多結晶Ｓｉ
膜６８及びタングステン膜６９を所望のパターンにバタ
ーニングし、その後にキャパシタ絶縁膜となるタンタル
酸化膜（Ｔａ、Ｏ，）７１をＣＶＤ法により形成する。

最後に、第６図（ｅ）に示すように、キャパシタ電極と
なる第３のｎ生型多結晶Ｓｉ膜７２を全面に形成後、通
常の写真食刻工程を経てバターニングすることによって
メモリセルを完成する。

ここで、タングステン膜６９の陽極酸化による効果の様
子を第７図（ａ）〜（Ｃ）を用いて詳しく説明１る。

第７図は、第６図の多結晶８ｉ６８上のタングステン６
９部分の詳細な形状を示す断面図である。

まず、タンゲス、テン膜６９表面は第７図（ａ）に示す
ように、無数の針状結晶８ｏにより急峻な凹凸８１が存
在している。次に、このタングステン膜６９に対し酸化
性電解溶液中で陽極酸化を行うと、特に急峻な凹凸はど
電界が集中し、酸化が増速する。

この結果１第７図（ｂ）に示すようにタングステン６９
−タングステン酸化膜７０界面は凹凸形状が緩和されて
なだらかＫなる。その後、アンモニア水溶液中でタング
ステン酸化膜７ｏをエツチング除去すれば、第７図（Ｃ
）に示すように、タングステン膜６９表面はなだらかな
形状になることができる。

以上の製造方法によれば、金属電極表面上にリーク電流
が少なく絶縁耐圧にすぐれる高誘電体膜を形成すること
ができる。シリコン表面上に金属電極を形成した場合、
針状の微結晶によって金属電極表面に微小で急峻な凹凸
が生じるため、この上にキャパシタを形成すると個々の
凹凸部分て電界が集中し、著しいリーク電流の増大を引
き起こす。この様な従来構造のキャパシタ断面を第８図
（ａ）に示す。多機結晶の先端の形状は明らかではない
が、今簡単の・ため半球と考えて、電界の増加の度合い
を計算により見積もる。＠８図（ｂ）に、先端部の曲率
半径とキャパシタ絶縁膜の膜厚の比と電界の増加率の関
係を示した。曲率半径がキャパシタ絶Ｒ膜の膜厚に比べ
て小さくなると、急激に電界が増大することが分かる。

特にこの曲率半径が膜厚のｌ／１０以下になると電界の
増加率は４倍以上にも達し、逆に絶縁耐圧は１／４以下
に低下してしまう。しかし、このような凹凸の急峻さを
緩和すれば、電界の集中を抑制しリーク１２框減するこ
とができる。本発明によれば、シリコン表面上に合間電
極を形成した後、−旦この金属電極表面に陽極酸化法に
より酸化膜を形成し、さらにその酸化膜をエツチング除
去することによって、金属電極表面の凹凸を緩和するこ
とができる。つまりより平坦化して曲率半径／膜厚を２
．０以上にでき、電界増加率を低く抑えることができる
。陽極酸化時には、金属電極表面には電界が印加されて
いるが、この場合も表面の凹凸の急峻な部分忙おいては
電界が集中するため、酸化が促進される。

すなわち、急峻な部分はど酸化が進み、結果的に金属酸
化膜−金属界面の凹凸は緩和されることになる。このの
ち、この金属酸化膜をエツチング除去すれば平坦な表面
を有する金属電極が得られる。

しかるのち、この金属電極表面上に高誘電体膜を形成す
れば、リーク電流が少なく絶縁耐圧にすぐれ−かつ高誘
電率をもつキャパシタ絶縁膜を得ることができる。した
がって、本発明によれば、すぐれた電気的特性を有する
キャパシタ絶縁膜を金属電極表面上に形成することがで
きる。

このような実施例の効果を次に説明する。上記実施例に
従ってタングステン表面の平坦処理を行った後にキャパ
シタ絶縁膜を形成した場合（以下本構造と呼ぶ）と、そ
うでない従来法による場合（以下従来構造と呼ぶ）のス
タックキャパシタのリーク特性を比較した。第９図はそ
の比較データである。図から明らかなように、本実施例
では従来例に比べてリーク電流が大幅に低減している。

こうして本実施例によれば、高誘電率を有しかつリーク
電流の少ないキャパシタ絶縁膜を提供することができる
。。

本発明では、スタックドキャパシタに限らず一般的に金
属電極上における遷移金属酸化膜を有する場合に応用で
きる。この実施例でも先の実施例と同様の材料を金属膜
、高誘電率貌電体膜に採用することができ、また同様な
反応障壁膜を設けることもできる。この膜にも同様の材
料を採用できる０ 尚、本発明は上記実施例に限られることなくその主旨を
逸脱しない範囲内で種々変形して実施する事ができる。

〔発明の効果〕

以上説明したように、本発明によれば、下部電極表面の
凹凸を低減でき、高誘電体膜本来の高誘電率の特長を生
かしつつ、そのリーク電流を再現性よく低減する事が可
能となり、１６ＭｄＢＡＭ。

６４Ｍｄ−ＲＡＭを始め種々の集積回路に対し、小シ、
・化、大容量化のメリットを十分に生かす事ができ１７
゜ ３７゜ ４８゜ １・・・上部電極。

る。

【図面の簡単な説明】

第１図は本発明の一実施例による方法を説明するための
工程断面模式図、第２図は従来例と本発明ニヨリ形成し
たＡＡ’／Ｔ　ａｔ　Ｏｓ　／Ｗ／Ｎ＋多結晶８１侮造
のキャパシタの電界強度とり−ク′α流密度の関係を示
す図、第３図及び第４図は、本発明による方法で形成さ
れつるキャパシタ９造の変形例を示す工程断面模式図、
第５図は、種々の金ｒ４酸化物の平衡酸素分圧を示す図
、第６図は本発明の他の実施例を示す図、第７図、第８
図及び第９図は他の実施例を説明する図である。 １１．３１，４１，６２・・・Ｓｉ基板、１２．３２，
４２．６２・・・絶縁膜、１３．３３，４３，６３．６
８・・・多結晶Ｓ１膜、１４．３４，４４．６５・・・
拡散層、１５．３５，４６・・・第１の金属、

Claims (8)

【特許請求の範囲】
1. （１）半導体基板上に形成した絶縁膜に開口部を設けた
   後、多結晶シリコン膜を被着し、次いで金属膜を形成し
   た後、乾式エッチングで金属表面を平滑化して形成した
   電極上にＳｉＯ＿２より高誘電率の誘電体膜を形成する
   工程と、その上に上部電極を形成する工程を具備した事
   を特徴とする半導体装置の製造方法。
2. （２）半導体基板上に形成した絶縁膜に開口部を設けた
   後、多結晶シリコン膜を被着し、次いで金属膜を形成し
   た後、陽極酸化で金属表面を平滑化して形成した電極上
   にＳｉＯ＿２より高誘電率の誘電体膜を形成する工程と
   、その上に上部電極を形成する工程を具備した事を特徴
   とする半導体装置の製造方法。
3. （３）多結晶シリコン膜を被着する工程と第１の金属膜
   を形成する工程との間に、反応障壁膜を形成する事を特
   徴とする請求項１又は２記載の半導体装置の製造方法。
4. （４）反応障壁膜が、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａの
   窒化物、硼化物、又は炭化物である事を特徴とする請求
   項３記載の半導体装置の製造方法。
5. （５）乾式エッチングは、金属膜とエッチングガスとの
   反応速度と比べて表面へのエッチングガスの供給が遅く
   なる条件で行なう事を特徴とする請求項１記載の半導体
   装置の製造方法。
6. （６）金属膜が、タングステン、モリブデン、銅を主成
   分とする金属で構成される事を特徴とする請求項１又は
   ２記載の半導体装置の製造方法。
7. （７）高誘電率貌電体膜が、Ｔａ、Ｎｂ、Ｔｉ、Ｚｔ、
   Ｈｆ、Ｙの少なくとも１つを含む酸化物である事を特徴
   とする請求項１又は２記載の半導体装置の製造方法。
8. （８）多結晶シリコンは、被着時又は被着後に、Ｐ型又
   はＮ型導電不純物を導入したものである事を特徴とする
   請求項１又は２記載の半導体装置の製造方法。